KR100626740B1 - 반도체 소자의 층간절연막 형성 방법 - Google Patents

반도체 소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR100626740B1
KR100626740B1 KR1020000036727A KR20000036727A KR100626740B1 KR 100626740 B1 KR100626740 B1 KR 100626740B1 KR 1020000036727 A KR1020000036727 A KR 1020000036727A KR 20000036727 A KR20000036727 A KR 20000036727A KR 100626740 B1 KR100626740 B1 KR 100626740B1
Authority
KR
South Korea
Prior art keywords
film
forming
hsq
metal wiring
layer metal
Prior art date
Application number
KR1020000036727A
Other languages
English (en)
Other versions
KR20020002525A (ko
Inventor
이성은
박성기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036727A priority Critical patent/KR100626740B1/ko
Publication of KR20020002525A publication Critical patent/KR20020002525A/ko
Application granted granted Critical
Publication of KR100626740B1 publication Critical patent/KR100626740B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전율 층간절연막의 유전율 감소를 방지하기 위한 층간절연막의 형성 방법에 관한 것으로, 본 발명의 층간절연막의 형성 방법은 반도체 기판 상에 제 1층 금속배선을 형성하는 단계, 상기 제 1층 금속배선 상에 HSQ 박막을 형성하는 단계, 상기 HSQ박막 표면에 수소원자를 주입시켜 수소에 의한 보호화를 실시하는 단계, 감광막을 마스크로 이용하여 상기 HSQ박막을 선택적으로 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계, 상기 감광막을 제거하는 단계, 및 상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계를 포함하여 이루어진다.
저유전율 층간절연막, 스핀온도포법, 비아홀, 금속배선, HSQ, FSG, MSQ

Description

반도체 소자의 층간절연막 형성 방법{METHOD FOR FORMING INTER LAYER DIELECTRIC IN SEMICONDUCTOR DEVICE}
도 1 내지 도 4는 본 발명의 실시예에 따른 층간절연막의 형성 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 실리콘기판 22 : 워드라인
23 : 불순물접합층 25 : 제 1 층간절연막
26 : 비트라인 27 : 제 2 층간절연막
30 : 캐패시터 31 : 제 3 층간절연막
32 : 티타늄 33 : 제 1 티타늄질화막
34 : 알루미늄 35 : 제 2 티타늄질화막
36 : 제 1 산화막 37 : HSQ막
38 : 제 2 산화막 39a : 제 1층 금속배선
39b : 제 2층 금속배선
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 저유전율을 갖는 층간절연막의 형성 방법에 관한 것이다.
최근에 소자의 집적도가 증가함에 따라 금속배선 폭의 감소로 금속배선저항 증가와 금속배선 사이의 간격이 좁아짐에 따라 기생 캐패시터 증가로 소자특성이 열화(전기신호처리 속도 지연문제)되는 문제가 대두되고 있는데, 이를 개선할 수 있는 방법으로 금속배선의 저항을 낮추어 주거나 금속배선 사이의 층간 절연막의 유전율(Dielectric constant)을 낮추는 것이다.
이 중 금속배선의 저항을 낮추는 방법으로는 구리(Cu)와 같은 재료가 최근 관심이 부각되고 있으나, 실용화에 어려움이 많고, 종래기술의 알루미늄금속배선을 이용할 수 있는 방법으로 층간절연막의 저유전율화가 최근에 연구되고 있다.
그 대표적인 예로, FSG(Fluorine doped Silicate Glass; FSG)와 MSQ(Methyl SilsesQuioxane), HSQ(Hydrogen SilsesQuioxane) 등이 가장 보편적으로 연구되고 있다. 이 중 FSG는 유전율이 3.5 정도되어 일반적인 산화막(SiO2)의 유전율(3.9)보다 약간 낮고 MSQ는 2.5∼2.7, HSQ는 3.0 정도로 FSG에 비해 훨씬 낮기 때문에 최근 FSG보다도 활발히 연구되고 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 저유전율 층간절연막의 유전율 증가를 억제하고, 금속배선저항 및 금속배선 사이의 기생캐패시터의 증가를 방지하는데 적합한 층간절연막의 형성 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 층간절연막 형성 방법은 반도체 기판 상에 제 1층 금속배선을 형성하는 단계, 상기 제 1층 금속배선 상에 HSQ 박막을 형성하는 단계, 상기 HSQ박막 표면에 수소원자를 주입시켜 수소에 의한 보호화를 실시하는 단계, 감광막을 마스크로 이용하여 상기 HSQ박막을 선택적으로 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계, 상기 감광막을 제거하는 단계, 및 상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 메모리 소자의 금속배선 형성 방법을 나타낸 공정 단면도이다.
도 1에 도시된 바와 같이, 트랜지스터 및 캐패시터 즉, 실리콘기판(21) 상에 워드라인(22), 불순물접합층(23), 제 1 층간절연막(Inter Level Dielectric; ILD) (24)을 형성하고, 상기 워드라인(22) 양측의 불순물접합층(23)에 접속되는 콘택을 형성하고, 제 1 층간절연막(24) 상에 비트라인(26)을 형성한 다음, 상기 비트라인 (26) 상에 제 2 층간절연막(27)을 형성한다. 이어 상기 제 2 층간절연막(27)과 제 1 층간절연막(24)을 선택적으로 식각하여 상기 불순물접합층(23)과 접속되는 캐패시터콘택(28)을 형성하고, 상기 캐패시터콘택(28)을 포함한 전면에 캐패시터산화막 (29)를 형성한다. 이어 상기 캐패시터산화막(29)을 선택적으로 식각하여 상기 캐패시터콘택(28)을 통해 불순물접합층(23)과 접속되는 캐패시터(30)를 형성한 다음, 상기 캐패시터의 전면에 제 3 층간절연막(31)을 형성한 후, 화학적기계적평탄화 (Chemical Mechanical Polishing; CMP) 공정으로 제 3 층간절연막(31)을 평탄화한다.
도 2에 도시된 바와 같이, 상기 제 3 층간절연막(31) 상에 알루미늄배선 접착층인 티타늄(32)과 제 1 티타늄질화막(33)을 증착하고, 후속 열처리를 실시한 다음, 상기 제 1 티타늄질화막(33) 상에 알루미늄(34) 및 제 2 티타늄질화막(35)을 증착한다. 이어 노광 공정 및 식각 공정을 실시하여 상기 티타늄(32), 제 1 티타늄질화막(33), 알루미늄(34), 제 2 티타늄질화막(35)으로 이루어진 제 1층 금속배선 (39a)을 형성한다.
도 3에 도시된 바와 같이, 상기 제 1층 금속배선(39a) 상에 제 1 산화막(36)을 형성한 다음, 상기 제 1 산화막(36) 상에 HSQ막(37)을 스핀코우터를 이용하여 코팅한다.
도 4에 도시된 바와 같이, 상기 HSQ막(37) 상에 수소이온의 이온주입을 실시하거나 큐어링시 N2/H2 분위기에서 큐어링을 실시하여 후속 비아식각시나 감광막제 거시 산소플라즈마에 의한 HSQ 박막(37) 내의 Si-H본드가 파괴되는 것을 방지한다.
이어, 상기 HSQ막(37) 상에 제 2 산화막(38)을 증착하고 상기 제 2 산화막 (38) 상에 감광막을 도포하고 노광 및 현상 공정으로 패터닝한 다음, 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 2 산화막(38), HSQ막(37), 제 1 산화막 (36)을 식각하여 일측 제 1층 금속배선(39a) 상에 비아홀을 형성한다. 여기서, 상기 비아홀 형성시 사용되는 가스는 통상 CF4, C2F6 등의 CF계 가스와 O 2 가스가 사용되고, 또한 감광막 제거시에도 O2 가스가 사용된다. 상기 HSQ막(37)은 Si-H 결합으로 인해 박막의 유전율을 낮추는데, 만약 산소 가스에 노출되면 Si-H 결합이 파괴되어 Si-O 결합을 형성하므로써 유전율이 증가하게 되는데, 상기 수소이온주입이나 N2/H2 분위기에서의 큐어링은 상기 Si-H 결합의 파괴를 방지한다.
이어 상기 비아홀을 포함한 전면에 알루미늄배선 접착층인 티타늄과 티타늄질화막을 증착하고 후속 열처리 공정을 실시한 다음 알루미늄막 및 티타늄질화막을 증착하여 노광 공정 및 식각 공정을 통하여 제 2층 금속배선(39b)을 형성한다.
여기서, 상기 HSQ막(37)의 수소 보호화(H2 Passivation) 방법에 대해 자세히 설명하면, 상기 HSQ막(37) 코팅후 코우터에서 80℃, 120℃, 180℃에서 각각 1∼2분 동안 베이킹한 다음, 노에서 열처리시 N2/H2 의 혼합가스 분위기에서 열처리를 실시한다. 이 때, N2/H2 의 혼합가스의 가스비는 20:1∼5:1이다.
또한, 다른 방법으로 HSQ막(37) 콘팅 후, 코우터에서의 베이킹을 거친다음, 노에서 질소(N2)가스 분위기에서 열처리하기 전이나 후에 이온주입기를 이용하여 수소(H2)이온을 주입한다. 여기서, 상기 노에서의 열처리시 온도는 350℃∼550℃이고, 10분∼60분 동안 실시되며, 상기 수소이온 주입시 이온주입에너지는 HSQ막(37)의 두께에 따라 30∼160keV 이고, 이온주입농도는 1014 ∼1016cm-3범위이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 HSQ박막의 실리콘-수소 결합의 파괴를 방지하여 유전율이 저하되는 것을 억제하므로써 층간절연막을 안정화시킬 수 있는 효과가 있다.

Claims (13)

  1. 반도체 소자의 제조 방법에 있어서,
    반도체 기판 상에 제 1층 금속배선을 형성하는 단계;
    상기 제 1층 금속배선 상에 HSQ 박막을 형성하는 단계;
    상기 HSQ박막 표면에 수소원자를 주입시켜 수소에 의한 보호화를 실시하는 단계;
    감광막을 마스크로 이용하여 상기 HSQ박막을 선택적으로 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계;
    상기 감광막을 제거하는 단계; 및
    상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계
    를 포함하는 층간절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 HSQ 박막을 형성하는 단계는,
    상기 HSQ 박막을 스핀코팅한 후, 80℃, 120℃, 180℃에서 각각 1∼2분 동안 베이킹하여 이루어지는 것을 특징으로 하는 층간절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 수소에 의한 보호화를 실시하는 단계는,
    수소이온주입에 의해 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 수소에 의한 보호화를 실시하는 단계는,
    수소원자를 포함하는 분위기에서 열처리하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  5. 제 3 항에 있어서,
    상기 수소이온주입은 상기 HSQ 박막의 베이킹 전 또는 후에 실시하는 것을 특징으로 하는 층간절연막의 형성 방법.
  6. 제 3 항에 있어서,
    상기 수소이온의 이온주입에너지는 30keV∼160keV이며, 이온주입농도는 1×1014∼1×1016cm-3인 것을 특징으로 하는 층간절연막의 형성 방법.
  7. 제 4 항에 있어서,
    상기 열처리는 상기 HSQ 박막의 베이킹후, N2/H2 분위기의 노(furnace)에서 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 N2/H2의 가스비는 20:1∼ 5:1인 것을 특징으로 하는 층간절연막의 형성 방법.
  9. 제 7 항에 있어서,
    상기 열처리는 350℃∼550℃에서 10분∼60분동안 실시되는 것을 특징으로 하는 층간절연막의 형성 방법.
  10. 제 1 항에 있어서,
    상기 제 1층 금속배선 및 제 2층 금속배선은 각각 티타늄, 제 1 티타늄질화막, 알루미늄 및 제 2 티타늄질화막의 적층구조로 이루어진 것을 특징으로 하는 층간절연막의 형성 방법.
  11. 반도체 소자의 제조 방법에 있어서,
    반도체 기판 상에 제 1층 금속배선을 형성하는 단계;
    상기 제 1층 금속배선 상에 제 1 산화막을 형성하는 단계;
    상기 제 1 산화막 상에 스핀온도포법으로 HSQ막을 형성하는 단계;
    상기 HSQ막 상에 상기 HSQ막내의 실리콘-수소 결합의 파괴를 방지하기 위한 수소보호화를 실시하는 단계;
    상기 수소 보호화된 HSQ막 상에 제 2 산화막을 형성하는 단계;
    상기 제 2 산화막 상에 감광막을 도포하고 선택적으로 패터닝하는 단계;
    상기 패터닝된 감광막을 마스크로 하여 상기 제 2 산화막, HSQ막, 제 1 산화막을 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계; 및
    상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  12. 제 11 항에 있어서,
    상기 HSQ막의 수소 보호화는, N2/H2 의 혼합가스 분위기에서 열처리하여 이루어지는 것을 특징으로 하는 층간절연막의 형성 방법.
  13. 제 11 항에 있어서,
    상기 HSQ막의 수소보호화는, 수소 이온 주입에 의해 이루어지는 것을 특징으로 하는 층간절연막의 형성 방법
KR1020000036727A 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법 KR100626740B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036727A KR100626740B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036727A KR100626740B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20020002525A KR20020002525A (ko) 2002-01-10
KR100626740B1 true KR100626740B1 (ko) 2006-09-22

Family

ID=19675040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036727A KR100626740B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100626740B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792392B1 (ko) * 2002-01-10 2008-01-09 주식회사 하이닉스반도체 저유전율 절연막을 이용한 금속배선 형성방법
KR100508531B1 (ko) * 2003-04-04 2005-08-17 동부아남반도체 주식회사 반도체 소자의 층간 절연막 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037294A (ko) * 1997-10-23 1999-05-25 가네꼬 히사시 복합 배선층을 갖는 반도체 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037294A (ko) * 1997-10-23 1999-05-25 가네꼬 히사시 복합 배선층을 갖는 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20020002525A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US7816280B2 (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
US6028015A (en) Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
TWI226677B (en) Electronic device manufacturing method
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
KR20010006900A (ko) 반도체 집적회로장치 및 그 제조방법
KR19980025015A (ko) 반도체장치 및 반도체장치의 제조방법
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US20070059922A1 (en) Post-etch removal of fluorocarbon-based residues from a hybrid dielectric structure
US6492257B1 (en) Water vapor plasma for effective low-k dielectric resist stripping
KR100760923B1 (ko) 불소 확산 방지막을 구비한 반도체 장치 및 그 제조방법
KR100626740B1 (ko) 반도체 소자의 층간절연막 형성 방법
US6794298B2 (en) CF4+H2O plasma ashing for reduction of contact/via resistance
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
JP2001313338A (ja) 半導体装置の製造方法
US20210358856A1 (en) Method for fabricating semiconductor device
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JP3439189B2 (ja) 半導体装置及びその製造方法
EP0660392A1 (en) Method and interlevel dielectric structure for improved metal step coverage
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR20020002533A (ko) 반도체 소자의 층간절연막 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR100277181B1 (ko) 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법
JP2004179424A (ja) 半導体集積回路装置の製造方法
KR101044611B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee