KR20020002533A - 반도체 소자의 층간절연막 형성 방법 - Google Patents

반도체 소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR20020002533A
KR20020002533A KR1020000036735A KR20000036735A KR20020002533A KR 20020002533 A KR20020002533 A KR 20020002533A KR 1020000036735 A KR1020000036735 A KR 1020000036735A KR 20000036735 A KR20000036735 A KR 20000036735A KR 20020002533 A KR20020002533 A KR 20020002533A
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
low dielectric
layer metal
Prior art date
Application number
KR1020000036735A
Other languages
English (en)
Inventor
이성은
박성기
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036735A priority Critical patent/KR20020002533A/ko
Publication of KR20020002533A publication Critical patent/KR20020002533A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전율 층간절연막의 유전율 감소를 방지하기 위한 층간절연막의 형성 방법에 관한 것으로, 반도체 기판 상에 제 1층 금속배선을 형성하는 단계, 상기 제 1층 금속배선 상에 제 1 산화막을 형성하는 단계, 상기 제 1 산화막 상에 스핀온도포법으로 HSQ막을 형성하는 단계, 상기 HSQ막 상에 상기 HSQ의 실리콘-수소 결합의 파괴를 방지하기 위한 보호막을 형성하는 단계, 상기 보호막 상에 제 2 산화막을 형성하는 단계, 상기 제 2 산화막 상에 감광막을 도포하고 선택적으로 패터닝하는 단계, 상기 패터닝된 감광막을 마스크로 하여 상기 제 2 산화막, 보호막, HSQ막, 제 1 산화막을 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계, 및 상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 층간절연막 형성 방법{METHOD FOR FORMING INTER LAYER DIELECTRIC IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로, 특히 저유전율을 갖는 층간절연막의 형성 방법에 관한 것이다.
최근에 소자의 집적도가 증가함에 따라 금속배선 폭의 감소로 금속배선저항 증가와 금속배선 사이의 간격이 좁아짐에 따라 기생 캐패시터 증가로 소자특성이 열화(전기신호처리 속도 지연문제)되는 문제가 대두되고 있는데, 이를 개선할 수 있는 방법으로 금속배선의 저항을 낮추어 주거나 금속배선 사이의 층간 절연막의 유전율(Dielectric constant)을 낮추는 것이다.
이 중 금속배선의 저항을 낮추는 방법으로는 구리(Cu)와 같은 재료가 최근 관심이 부각되고 있으나, 실용화에 어려움이 많고, 종래기술의 알루미늄금속배선을 이용할 수 있는 방법으로 층간절연막의 저유전율화가 최근에 연구되고 있다.
그 대표적인 예로, FSG(Fluorine doped Silicate Glass; FSG)와 MSQ(Methyl SilsesQuioxane), HSQ(Hydrogen SilsesQuioxane) 등이 가장 보편적으로 연구되고 있다. 이 중 FSG는 유전율이 3.5 정도되어 일반적인 산화막(SiO2)의 유전율(3.9)보다 약간 낮고 MSQ는 2.5∼2.7, HSQ는 3.0 정도로 FSG에 비해 훨씬 낮기 때문에 최근 FSG보다도 활발히 연구되고 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 저유전율 층간절연막의 유전율 증가를 억제하고, 금속배선저항 및 금속배선 사이의 기생캐패시터의 증가를 방지하는데 적합한 층간절연막의 형성 방법을 제공함에 그 목적이 있다.
도 1 내지 도 4는 본 발명의 실시예에 따른 층간절연막의 형성 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 실리콘기판 22 : 워드라인
23 : 불순물접합층 25 : 제 1 층간절연막
26 : 비트라인 27 : 제 2 층간절연막
30 : 캐패시터 31 : 제 3 층간절연막
32 : 티타늄 33 : 제 1 티타늄질화막
34 : 알루미늄 35 : 제 2 티타늄질화막
37 : HSQ막 38 : 보호막
40a : 제 1 금속배선 40b : 제 2 금속배선
상기의 목적을 달성하기 위한 본 발명의 층간절연막 형성 방법은 반도체 기판 상에 제 1층 금속배선을 형성하는 단계, 상기 제 1층 금속배선 상에 제 1 저유전율박막을 형성하는 단계, 후속공정인 상기 제 1 저유전율박막의 식각공정에서 상기 제 1 저유전율박막의 결정결합파괴를 방지하기 위하여 상기 제 1 저유전율박막상에 제 2 저유전율박막을 형성하는 단계, 상기 제 1, 2 저유전율박막을 선택적으로 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계, 상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하며, 본 발명의 다른 예는 반도체 기판 상에 제 1층 금속배선을 형성하는 단계, 상기 제 1층 금속배선 상에 제 1 산화막을 형성하는 단계, 상기 제 1 산화막 상에 스핀온도포법으로 HSQ막을 형성하는 단계, 상기 HSQ막 상에 상기 HSQ의 실리콘-수소 결합의 파괴를 방지하기 위한 보호막을 형성하는 단계, 상기 보호막 상에 제 2 산화막을 형성하는 단계, 상기 제 2 산화막 상에 감광막을 도포하고 선택적으로 패터닝하는 단계, 상기 패터닝된 감광막을 마스크로 하여 상기 제 2 산화막, 보호막, HSQ막, 제 1 산화막을 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계, 및 상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계를 포함하여이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 메모리 소자의 금속배선 형성 방법을 나타낸 공정 단면도이다.
도 1에 도시된 바와 같이, 트랜지스터 및 캐패시터 즉, 실리콘기판(21) 상에 워드라인(22), 불순물접합층(23), 제 1 층간절연막(Inter Level Dielectric; ILD) (24)을 형성하고, 상기 워드라인(22) 양측의 불순물접합층(23)에 접속되는 콘택을 형성하고, 제 1 층간절연막(24) 상에 비트라인(26)을 형성한 다음, 상기 비트라인 (26) 상에 제 2 층간절연막(27)을 형성한다. 이어 상기 제 2 층간절연막(27)과 제 1 층간절연막(24)을 선택적으로 식각하여 상기 불순물접합층(23)과 접속되는 캐패시터콘택(28)을 형성하고, 상기 캐패시터콘택(28)을 포함한 전면에 캐패시터산화막 (29)를 형성한다. 이어 상기 캐패시터산화막(29)을 선택적으로 식각하여 상기 캐패시터콘택(28)을 통해 불순물접합층(23)과 접속되는 캐패시터(30)를 형성한 다음, 상기 캐패시터의 전면에 제 3 층간절연막(31)을 형성한 후, 화학적기계적평탄화 (Chemical Mechanical Polishing; CMP) 공정으로 제 3 층간절연막(31)을 평탄화한다.
도 2에 도시된 바와 같이, 상기 제 3 층간절연막(31) 상에 알루미늄배선 접착층인 티타늄(32)과 제 1 티타늄질화막(33)을 증착하고, 후속 열처리를 실시한 다음, 상기 제 1 티타늄질화막(33) 상에 알루미늄(34) 및 제 2 티타늄질화막(35)을 증착한다. 이어 노광 공정 및 식각 공정을 실시하여 상기 티타늄(32), 제 1 티타늄질화막(33), 알루미늄(34), 제 2 티타늄질화막(35)으로 이루어진 제 1 금속배선 (40a)을 형성한다.
도 3에 도시된 바와 같이, 상기 제 1 금속배선(40a) 상에 제 1 산화막(36)을 형성한 다음, 상기 제 1 산화막(36) 상에 HSQ막(37)을 스핀코우터를 이용하여 코팅한다.
도 4에 도시된 바와 같이, 상기 HSQ막(37) 상에 FSG 또는 MSQ를 코팅하여 후속 비아식각시나 감광막제거시 산소플라즈마에 의한 HSQ 박막(37) 내의 Si-H본드가 파괴되는 것을 방지하는 보호막(38)을 형성한다.
이어, 상기 보호막(38) 상에 제 2 산화막(39)을 증착하고 상기 제 2 산화막 (39) 상에 감광막을 도포하고 노광 및 현상 공정으로 패터닝한 다음, 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 2 산화막(39), 보호막(38), HSQ막(37), 제 1 산화막(36)을 식각하여 일측 제 1 금속배선(40a) 상에 비아홀을 형성한다. 여기서, 상기 비아홀 형성시 사용되는 가스는 통상 CF4, C2F6등의 CF계 가스와 O2가스가 사용되고, 또한 감광막 제거시에도 O2가스가 사용된다. 상기 HSQ막(37)은 Si-H 결합으로 인해 박막의 유전율을 낮추는데, 만약 산소 가스에 노출되면 Si-H 결합이 파괴되어 Si-O 결합을 형성하므로써 유전율이 증가하게 되는데, 상기 보호막(38)은 상기 Si-H 결합의 파괴를 방지한다.
이어 상기 비아홀을 포함한 전면에 알루미늄배선 접착층인 티타늄과 티타늄질화막을 증착하고 후속 열처리 공정을 실시한 다음 알루미늄막 및 티타늄질화막을 증착하여 노광 공정 및 식각 공정을 통하여 제 2 금속배선(40b)을 형성한다.
여기서, 상기 HSQ막(37)의 수소 보호화(H2Passivation) 방법에 대해 자세히 설명하면, 상기 HSQ막(37) 코팅후 코우터에서 80∼250℃에서 1∼5분 동안 베이킹을 처리한 다음, 수소 보호막(38)으로서 FSG막 또는 MSQ막을 코팅한다. 이 때, 상기 HSQ막(37)은 5000∼10000Å두께로 코팅되며, 상기 FSG 또는 MSQ막은 500∼2000Å두께로 코팅된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 HSQ박막의 실리콘-수소 결합의 파괴를 방지하여 유전율이 저하되는 것을 억제하므로써 층간절연막을 안정화시킬 수 있는 효과가 있다.

Claims (10)

  1. 반도체 소자의 제조 방법에 있어서,
    반도체 기판 상에 제 1층 금속배선을 형성하는 단계;
    상기 제 1층 금속배선 상에 제 1 저유전율박막을 형성하는 단계;
    후속공정인 제 1 저유전율박막의 식각공정에서 상기 제 1 저유전율박막의 결정결합파괴를 방지하기 위하여 상기 제 1 저유전율박막상에 제 2 저유전율박막을 형성하는 단계;
    상기 제 1, 2 저유전율박막을 선택적으로 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계;
    상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 저유전율박막은 HSQ인 것을 특징으로 하는 층간절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 저유전율박막은 FSG 또는 MSQ 중 어느 하나인 것을 특징으로 하는 층간절연막의 형성 방법.
  4. 제 2 항에 있어서,
    상기 HSQ는 스핀코팅후, 80∼250℃에서 1∼5분 동안 베이킹되는 것을 특징으로 하는 층간절연막의 형성 방법.
  5. 제 2 항에 있어서,
    상기 HSQ는 5000∼10000Å두께로 형성되는 것을 특징으로 하는 층간절연막의 형성 방법.
  6. 제 3 항에 있어서,
    상기 FSG 또는 MSQ는 스핀코팅후, 80∼250℃에서 1∼5분 동안 베이킹되는 것을 특징으로 하는 층간절연막의 형성 방법.
  7. 제 3 항에 있어서,
    상기 FSG 또는 MSQ는 500∼2000Å두께로 형성되는 것을 특징으로 하는 층간절연막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1층 금속배선 및 제 2층 금속배선은 각각 티타늄, 제 1 티타늄질화막, 알루미늄 및 제 2 티타늄질화막의 적층구조로 이루어진 것을 특징으로 하는 층간절연막의 형성 방법.
  9. 반도체 소자의 제조 방법에 있어서,
    반도체 기판 상에 제 1층 금속배선을 형성하는 단계;
    상기 제 1층 금속배선 상에 제 1 산화막을 형성하는 단계;
    상기 제 1 산화막 상에 스핀온도포법으로 HSQ막을 형성하는 단계;
    상기 HSQ막 상에 상기 HSQ의 실리콘-수소 결합의 파괴를 방지하기 위한 보호막을 형성하는 단계;
    상기 보호막 상에 제 2 산화막을 형성하는 단계;
    상기 제 2 산화막 상에 감광막을 도포하고 선택적으로 패터닝하는 단계;
    상기 패터닝된 감광막을 마스크로 하여 상기 제 2 산화막, 보호막, HSQ막,제 1 산화막을 식각하여 상기 제 1층 금속배선이 노출되는 비아홀을 형성하는 단계; 및
    상기 비아홀을 통해 상기 제 1층 금속배선과 전기적으로 연결되는 제 2층 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  10. 제 9 항에 있어서,
    상기 보호막은 MSQ 또는 FSG 중 어느 하나를 이용하는 것을 특징으로 하는 층간절연막의 형성 방법.
KR1020000036735A 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법 KR20020002533A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036735A KR20020002533A (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036735A KR20020002533A (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020002533A true KR20020002533A (ko) 2002-01-10

Family

ID=19675048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036735A KR20020002533A (ko) 2000-06-30 2000-06-30 반도체 소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20020002533A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867754B2 (en) 2001-06-04 2005-03-15 Samsung Sdi Co., Ltd. Method for resetting plasma display panel for improving contrast

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867754B2 (en) 2001-06-04 2005-03-15 Samsung Sdi Co., Ltd. Method for resetting plasma display panel for improving contrast

Similar Documents

Publication Publication Date Title
KR100266749B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
JP3193335B2 (ja) 半導体装置の製造方法
US6472315B2 (en) Method of via patterning utilizing hard mask and stripping patterning material at low temperature
JP4623949B2 (ja) 半導体集積回路装置の製造方法
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
KR20020002533A (ko) 반도체 소자의 층간절연막 형성 방법
KR100626740B1 (ko) 반도체 소자의 층간절연막 형성 방법
JP2000012686A (ja) 半導体集積回路装置およびその製造方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR100476371B1 (ko) 금속층간의평탄화절연막형성방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100648858B1 (ko) 반도체 장치의 제조방법
KR20010096346A (ko) 버퍼산화막을 이용한 반도체소자 평탄화방법
KR100640965B1 (ko) 반도체 소자의 형성방법
KR100447730B1 (ko) 반도체 소자 및 그 제조 방법
KR100574645B1 (ko) 텅스텐 플러그 형성 방법
KR0172541B1 (ko) 다층 금속 배선 형성방법
JPH098137A (ja) 半導体装置及びその製造方法
KR100265828B1 (ko) 반도체소자 제조방법
JPH118244A (ja) 半導体装置の製造方法
KR101044611B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100369339B1 (ko) 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination