KR100624598B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100624598B1
KR100624598B1 KR1019990052597A KR19990052597A KR100624598B1 KR 100624598 B1 KR100624598 B1 KR 100624598B1 KR 1019990052597 A KR1019990052597 A KR 1019990052597A KR 19990052597 A KR19990052597 A KR 19990052597A KR 100624598 B1 KR100624598 B1 KR 100624598B1
Authority
KR
South Korea
Prior art keywords
layer
stripe portion
buried layer
mask
algan
Prior art date
Application number
KR1019990052597A
Other languages
English (en)
Other versions
KR20000035672A (ko
Inventor
야마구찌다까시
고바야시도시마사
기지마사또루
고바야시다까시
아사쯔마쯔네노리
아사노다께하루
히노도모노리
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20000035672A publication Critical patent/KR20000035672A/ko
Application granted granted Critical
Publication of KR100624598B1 publication Critical patent/KR100624598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

GaN계 반도체 레이저는 p형 AlGaN 클래드층 상에 형성된 리지 스트라이프부(ridge stripe portion)의 대향측을 매립하는 AlGaN 매립층을 포함한다. SiO2막을 에칭 마스크로서 사용하여 p형 AlGaN 클래드층의 상부 및 p형 GaN 콘택트층을 리지 스트라이프 형상으로 패터닝하고나서, 리지 스트라이프부 상에 SiO2막이 존재하는 상태에서 AlGaN 매립층을 기판 전면에 비선택적으로 성장시켜 리지 스트라이프부의 양측을 매립한 후, SiO2막을 에칭 정지층으로서 사용하여 에칭하여 상기 리지 스트라이프부로부터 AlGaN 매립층을 선택적으로 제거함으로써, AlGaN 매립층을 형성한다. 이에 의해, GaN계 반도체 레이저는 횡 모드를 안정화시킬 수 있고, 고 출력을 확보할 수 있으며, 수명을 연장시킬 수 있게 된다.
반도체 발광 소자, GaN계 반도체 레이저, 매립층, 리지 스트라이프부, 횡 모드

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD}
도 1은 본 발명의 제1 실시예에 따른 GaN계 반도체 레이저의 단면도.
도 2는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 3은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 7은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 8은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 9는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 10은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 11은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 12는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 13은 본 발명의 제2 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 14는 본 발명의 제3 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 15는 본 발명의 제3 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 16은 본 발명의 제3 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 17은 본 발명의 제4 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
도 18은 본 발명의 제4 실시예에 따른 GaN 반도체 레이저의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 사파이어 기판
4 : n형 GaN 콘택트층
5 : n형 AlGaN 클래드층
6 : 활성층
7 : p형 AlGaN 클래드층
8 : p형 GaN 콘택트층
9 : AlGaN 매립층
11 : p측 전극
12 : n측 전극
21, 23 : SiO2 막
22 : 레지스트 패턴
24, 31 : 레지스트막
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 특히 매립된 리지 구조를 가지는 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 이용하는 반도체 발광 소자 및 그 제조 방법에 응용하기 적합하다.
질화 갈륨(GaN)으로 대표되는 질화물계 Ⅲ-Ⅴ족 화합물 반도체는, 녹색으로부터 청색 또는 자외선에 이르기까지 넓은 범위에 걸쳐 광을 방출할 수 있는 발광 소자, 고주파 전자 소자 및 내환경(anti-environmental) 전자 소자 등의 재료로서 유망하다. 특히, 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 이용하는 발광 다이오드가 실제 사용된 이후에, 질화물계 Ⅲ-Ⅴ족 화합물 반도체는 크게 주목되고 있다. 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 이용한 반도체 레이저의 실현도 이미 보고되었으며, 광디스크 장치의 광원으로서 그들을 이용하는 것도 기대되고 있다.
종래의 GaN계 반도체가 여기에서 설명된다. 종래의 GaN계 반도체에서는, c면 사파이어 기판 상에 저온 성장법에 의해, 제1 GaN 버퍼층을 통해, n형 GaN 콘택트층, n형 AlGaN 클래드층, 활성층, p형 AlGaN 클래드층 및 p형 GaN 콘택트층이 순차적으로 적층된다. 활성층은, GaN층을 발광층으로서 포함하는 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가진다. p형 AlGaN 클래드층의 상층부 및 p형 GaN 콘택트층은 한 방향으로 연장하는 소정의 리지 스트라이프 형상(ridge stripe configuration)을 갖는다. n형 GaN 콘택트층의 상층부, n형 AlGaN 클래드층, 활성층 및 p형 AlGaN 클래드층의 하층부는, 리지 스트라이프부의 연장 방향과 평행한 방향으로 연장하는 소정의 메사 형상(mesa configuration)을 갖는다. p형 GaN 콘택트층 상에는, Ni/Pt/Au 전극 또는 Ni/Au 전극과 같은 p측 전극이 오믹 콘택트되어 형성되고, 메사부에 인접한 부분의 n형 GaN 콘택트층 상에 Ti/Al/Pt/Au 전극과 같은 n측 전극이 오믹 콘택트되어 형성된다.
상기에 간단하게 설명한 것과 같은 구조를 가지는 종래의 GaN계 반도체에서는, p형 AlGaN 클래드층의 상부와 p형 GaN 콘택트층이 리지 스트라이프 형상으로 패터닝되어 전류 경로를 제한함으로써, 동작 전류를 감소시키고, 리지 스트라이프부와 그 양측 부분의 유효 굴절률 차이를 이용하여 횡 모드(transverse mode)를 제어한다.
상술한 구조를 갖는 종래의 GaN계 반도체 레이저는 다음과 같이 제조된다. 즉, c면 사파이어 기판 상에, 유기 금속 화학 기상 성장(MOCVD)법에 의해 제1 GaN 버퍼층이 저온에서 성장된다. 그 다음, MOCVD에 의해, 제1 GaN 버퍼층 상에, 제2 GaN 버퍼층, n형 GaN 콘택트층, n형 AlGaN 클래드층, 활성층, p형 AlGaN 클래드층 및 p형 GaN 콘택트층이 순차적으로 적층된다.
그 다음, p형 GaN 콘택트층 상에 한 방향으로 연장하는 소정의 스트라이프 형상의 마스크를 형성한 후, 그 마스크를 이용하여 반응성 이온 에칭법(RIE)에 의해, p형 AlGaN 클래드층의 중간 깊이까지 에칭함으로써, 리지 스트라이프부를 형성한다. 그 다음, 마스크는 제거된다. 그 후, p형 GaN 콘택트층 및 리지 스트라이프부 양측의 p형 GaN 콘택트층 영역 상에, 한 방향으로 연장하는 소정의 스트라이프 형상의 마스크가 형성되고, 이 마스크를 이용하여 RIE에 의해 n형 GaN 콘택트층의 중간 깊이까지 에칭함으로써 그루브를 형성한다. 그 다음, 마스크를 제거한 후, p형 GaN 콘택트층 상에 p측 전극이 형성되고, n형 GaN 콘택트층 상에 n측 전극이 형성된다.
그 다음, 상술된 바와 같이 이러한 단계를 통해 레이저 구조가 형성되어 있는 사파이어 기판을 리지 스트라이프부의 연장 방향에 수직인 방향을 따르는 바(bar) 형상으로 클리빙(cleaving)하는 단계, 또는 건식 에칭 단계를 통해, 대향 공진기 단부(opposite cavity edge)가 형성된다. 그 다음, 각각의 바는 다이싱 또는 스크라이빙에 의해 칩으로 분할된다. 이러한 단계들을 통해, 원하는 GaN계 반도체 레이저가 완성된다.
상술한 종래의 GaN계 반도체 레이저에서는, 리지 스트라이프부와 그 양측 부분 사이의 유효 굴절률의 차이를 이용하여 횡 모드가 제어되긴 하지만, 매립된 리지형 AlGaAs 화합물 반도체 레이저 또는 AlGaInP 화합물 반도체 레이저와는 달리, 리지 스트라이프부 양측 상의 반도체층을 매립하도록 구성되지는 않는다. 따라서, 종래의 GaN계 반도체 레이저는, 횡 방향의 굴절률을 제어하기 어렵기 때문에 횡 모드를 안정화하기 어려우며, 열 방산성도 낮기 때문에 고출력화와 긴 수명을 실현하기가 어렵다. 또한, 리지 스트라이프부에 의해 요철 구조가 유지되기 때문에, 그 위에 형성된 콘택트용 전극이 레벨 차이에 의해 손상되는 경향이 있었다. 이러한 이유들과 그 밖의 이유들로 인해, 레이저의 신뢰성이 감소되는 경향이 있었다. 이러한 점들을 고려할 때, GaN계 반도체 레이저에서도 리지 스트라이프부의 양측에 적절한 재료를 매립하는 것이 강하게 요망된다.
따라서, 본 발명의 목적은, 질화물계 Ⅲ-Ⅴ 화합물 반도체를 이용하는 반도체 발광 소자의 횡 모드를 안정화하고 고출력화 및 긴 수명이 가능하게 하는 반도체 발광 소자 및 그 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 한 양태에 따르면, 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 반도체 발광 소자에 있어서,
제1 도전형의 제1 클래드층,
제1 클래드층 상의 활성층,
활성층 상의 제2 도전형의 제2 클래드층,
제2 클래드층에 형성된 스트라이프부, 및
스트라이프부의 대향측을 매립하는 매립층
을 포함하되,
매립층은, 스트라이프부 상에 마스크가 존재하는 상태에서 제2 클래드층 상에 매립층을 비선택적으로 성장시키고, 그 후에 스트라이프부 상의 마스크를 에칭 정지층으로서 사용하여 에칭하여 스트라이프부 상에서 매립층을 선택적으로 제거함으로써 형성되는 반도체 발광 소자가 제공된다.
본 발명의 제2 양태에 따르면, 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 반도체 발광 소자를 제조하는 방법에 있어서,
제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 기판 상에 순차적으로 성장시키는 단계,
제2 클래드층에 스트라이프부를 형성하는 단계,
스트라이프부 상에 마스크가 존재하는 상태에서 제2 클래드층 상에 매립층을 비선택적으로 성장시키는 단계, 및
스트라이프부 상의 마스크를 에칭 정지층으로서 사용하여 에칭하여 스트라이프부 상에서 매립층을 선택적으로 제거하는 단계
를 포함하는 반도체 발광 소자 제조 방법이 제공된다.
본 발명에서, 양호한 전류 차단을 보장하는 관점으로부터, 매립층은 전형적으로 제1 도전형 또는 도핑되지 않은(undoped) 층이다. 본 발명에서, 횡 모드의 양호한 제어 측면에서 볼 때, 매립층은 전형적으로 제2 클래드층보다 낮은 굴절률을 가진다. 그러나, 필요하다면, 매립층은 활성층으로부터의 빛을 흡수하는 기능을 할 수 있다.
본 발명에서, 매립층은 전형적으로 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 제조되며, 횡 방향에 따른 굴절률의 차이를 생성할 수 있고, Al 조성을 변화시킴으로써 굴절률의 차이를 쉽게 제어할 수 있는 AlGaN으로 제조되는 것이 바람직하다.
본 발명에서, 질화물계 Ⅲ-Ⅴ족 화합물 반도체는 Ga, Al, In, B 및 Tl로 구성되는 그룹으로부터 선택된 적어도 하나의 Ⅲ족 원소, 및 적어도 N을 포함하며, As 또는 P를 함유하거나 함유하지 않는 Ⅴ족 원소로 이루어진다. 이러한 질화물계 Ⅲ-Ⅴ족 화합물 반도체의 예로는 GaN, AlGaN, GaInN, AlGaInN 등이 있다.
본 발명에서, 반도체 발광 소자는 전형적으로 제1 클래드층과 기판 사이에 제1 도전형의 제1 콘택트층을 가지며, 제2 클래드층 상에 제2 도전형의 제2 콘택트층을 포함한다. 또한, 반도체 발광 소자는 제1 클래드층과 활성층 사이에 제1 광도파층을 포함하고, 활성층과 제2 클래드층 사이에 제2 광도파층을 포함하는 것이 바람직하다.
본 발명에서, 스트라이프부 상에 형성되는 마스크는 제2 클래드층 내에 스트라이프부를 형성할 때에 에칭 마스크로서 이용된다. 전형적으로, 마스크의 재료로는, 유전체 또는 절연체, 특히 산화 실리콘(SiO2) 또는 질화 실리콘(SiN)이 이용된다. 마스크는 제2 클래드층 또는 제2 도전형의 제2 콘택트층 상에 전극을 콘택트하기 전에 제거된다.
본 발명의 제2 양태에서, 스트라이프부로부터 매립층을 제거할 때, 상기 스트라이프부 양측 상의 매립층의 표면에 대한 손상을 방지한다는 관점으로부터 볼 때, 매립층 상에 스트라이프부에 대응하는 부분에 개구를 가지는 다른 마스크가 형성되어, 스트라이프부 상의 마스크 및 매립층 상의 마스크를 에칭 정지층으로 이용하여 에칭함으로써 상기 스트라이프부로부터 매립층을 선택적으로 제거하는 것이 바람직하다.
본 발명의 제2 양태에서, 매립 구조의 표면 평활도를 양호하게 하는 관점으로부터, 제2 클래드층 상에 성장된 매립층과 스트라이프부 상의 마스크 상에 성장된 매립층 간의 결정성의 차이를 이용하여 매립층을 에칭함으로써 스트라이프부 상의 매립층을 선택적으로 제거한다. 이것은 수산화칼륨 용액 등의 에칭제를 이용하는 화학적 에칭에 의해 달성된다. 이 경우에서, 수산화칼륨 용액은 약 60℃와 같은 소정의 온도로 가열되는 것이 바람직하다.
본 발명에서, 매립층 상에 코팅막을 제공하고, 그 코팅막 및 스트라이프부 상의 마스크를 에칭 정지층으로 이용하는 에치백 처리를 수행함으로써, 상기 스트라이프부 상의 매립층이 제거될 수 있다.
상술된 바와 같이 구성된 본 발명에 따르면, 매립층은, 스트라이프부 상에 마스크가 존재하는 상태에서 제2 클래드층 상에 선택적으로 성장되고, 스트라이프부 상에 성장된 마스크를 에칭 정지층으로 이용하여 매립층을 에칭함으로써, 스트라이프부 상에 성장된 매립층이 제거되기 때문에, 선택적으로 성장시키기 어려운 재료를 매립층의 재료로서 이용하지 않고서도, 스트라이프부의 양측을 매립층으로 매립하는 구조가 충분한 재생성을 가지며 안정적으로 제조될 수 있다. 따라서, 매립층의 재료 선택에 대한 자유도가 확대된다. 또한, 매립층이 스트라이프부의 양측을 매립하기 때문에, 횡방향 굴절률의 제어 가능성 및 열 분산 효과가 향상된다.
상기에 언급된 것과 그 외의 본 발명의 목적, 특성 및 이점은 하기의 상세한 설명을 첨부된 도면을 참조하여 숙지함으로써 명확해질 것이다.
본 발명의 몇몇 실시예들이 도면들을 참조하여 설명될 것이다. 실시예들을 도시하고 있는 모든 도면들에서, 동일 또는 동등한 부분들은 동일한 참조 번호로 표시된다.
우선 본 발명의 제1 실시예가 설명된다. 도 1은 제1 실시예에 따른 GaN계 반도체 레이저를 도시하고 있다.
도 1에 도시된 바와 같이, 제1 실시예에 따른 GaN계 반도체 레이저는, c면 사파이어 기판(1) 상에, 저온 성장법에 의한 GaN 버퍼층(2)을 통해, GaN 버퍼층(3), n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), 활성층(6), p형 AlGaN 클래드층(7) 및 p형 GaN 콘택트층(8)이 순차적으로 적층된 구성을 가진다. 활성층(6)은 예를 들어 GaInN 층을 발광층으로서 포함하는 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가진다. 예를 들어, n형 AlGaN 클래드층(5) 및 p형 AlGaN 클래드층(7) 내의 Ⅲ족 원소 조성은, Al이 8%이고 Ga이 92%이다.
p형 AlGaN 클래드층(7)의 상층부 및 p형 GaN 콘택트층(8)은, 한 방향으로 연장하는 소정의 리지 스트라이프 형상을 가진다. 리지 스트라이프부의 폭(스프라이프 폭)은 예를 들어 4㎛이다. 리지 스트라이프부의 양측은 예를 들어 언도프트 AlGaN 매립층(전류 차단층)(9)으로 매립되어, 전류 차단 구조를 형성한다. AlGaN 매립층(9) 내의 Al 조성은 p형 AlGaN 클래드층(7) 내의 Al 조성보다 크게 결정된다. 따라서, AlGaN 매립층(9)은 p형 AlGaN 클래드층(7)보다 낮은 굴절율을 가진다. AlGaN 매립층(9) 내의 Ⅲ족 원소의 조성은, 예를 들어 Al이 10%이고 Ga이 90%이다.
n형 GaN 콘택트층(4)의 상층부, n형 AlGaN 클래드층(5), 활성층(6), p형 AlGaN 클래드층(7)의 하층부 및 AlGaN 매립층(9)은 소정의 메사 형상을 가진다. AlGaN 매립층(9), 메사부의 양측면, 및 메사부에 인접한 n형 GaN 콘택트층(4)에는 SiO2막과 같은 보호막(절연막)(10)이 제공된다. 보호막(10)은 리지 스트라이프부에 대응하는 위치 및 메사부에 인접한 n형 GaN 콘택트층(4)에 대응하는 위치에 개구(10a, 10b)를 각각 가진다. 보호막(10)의 개구(10a)를 통해, Ni/Pt/Au 또는 Ni/Au로 제조된 p측 전극(11)이 p형 GaN 콘택트층(8)과 오믹 콘택트하게 되고, Ti/Al/Pt/Au로 제조된 n측 전극(12)은 보호막(10)의 개구(10b)를 통해 n형 GaN 콘택트층(4)과 오믹 콘택트하게 된다.
레이저 구조를 형성하는 질화물계 Ⅲ-Ⅴ 화합물 반도체층들 각각의 두께를 예로 들면, n형 GaN 콘택트층(4)은 4.5㎛, n형 AlGaN 클래드층(5)은 1.3㎛, 리지 스트라이프부 내의 p형 AlGaN 클래드층(7)은 0.9㎛, 리지 스트라이프부 양측의 p형 AlGaN 클래드층(7)은 0.3㎛, p형 GaN 콘택트층(8)은 0.1㎛이다.
여기에 설명되는 GaN계 반도체 레이저는, 리지 스트라이프부의 양측에 제공된 매립층이, 선택적으로 성장시키기 어려운 재료로 제조되는 것을 특징으로 한다. AlGaN 매립층(9)은 이하에 설명되는 바와 같이 리지 스트라이프부 상에 마스크가 존재하는 상태에서 p형 AlGaN 클래드층(7) 상에 AlGaN 층을 비선택적으로 성장시키고, 그후에 리지 스트라이프부 상의 마스크를 에칭 정지층으로서 이용하는 에칭에 의해 상기 리지 스트라이프부로부터 AlGaN 층을 제거함으로써 획득된다.
상술한 구조를 갖는 GaN계 반도체 레이저에서, 리지 스트라이프부의 양측 상에 제공되는 AlGaN 매립층(9)은 p형 AlGaN 클래드층(7)보다 낮은 굴절률을 가진다. 따라서, 리지 스트라이프부에 대응하는 영역에서 더 높은 굴절률을 가지고, 리지 스트라이프부 양측 상의 영역에서 더 낮은 굴절률을 가지는 스텝형의 굴절률 분포가 레이저 내에 형성되며, 유효 굴절률의 차이를 이용하여 횡 모드가 제어된다.
다음으로, 제1 실시예에 따른 GaN 반도체 레이저의 제조 방법이 설명된다.
우선, 도 2에 도시된 바와 같이, 예를 들어 560℃ 정도의 저온에서 MOCVD법에 의해, c면 사파이어 기판(1) 상에 GaN 버퍼층(2)이 성장된다. 그 다음, MOCVD법에 의해, GaN 버퍼층(2) 상에, GaN 버퍼층(3), n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), 활성층(6), p형 AlGaN 클래드층(7) 및 p형 GaN 콘택트층(8)이 순차적으로 성장된다. In을 함유하지 않는 층, 즉 GaN 버퍼층(3), n형 GaN 콘택트층(4), n형 AlGaN 클래드층(5), p형 AlGaN 클래드층(7) 및 p형 GaN 콘택트층(8)의 성장 온도는 약 1000℃ 정도로 하고, In을 함유하는 활성층(6)의 성장 온도는 InN의 분해를 방지하기 위한 600℃ 내지 800℃로 한다.
다음에 도 3에 도시된 바와 같이, p형 GaN 콘택트층(8) 상에, 약 400㎚ 두께의 SiO2막(21)(제1 마스크)이 예를 들어 증착법에 의해 형성된 후에, 소정의 스트라이프 형상의 레지스트 패턴(22)이 리소그래피 등에 의해 SiO2막(21) 상에 형성된다.
다음에 도 4에 도시된 바와 같이, 레지스트 패턴(22)을 마스크로 사용하여, 예를 들면 건식 에칭에 의해 SiO2막(21)이 선택적으로 에칭된다. 이러한 건식 에칭에서, 예를 들어 CF4 가스를 에칭 가스로 사용한다. 그 결과, SiO2막(21)이 한 방향으로 연장하는 소정의 스트라이프 형상으로 패터닝된다. 그 후에, 레지스트 패턴(22)이 제거된다.
다음에 도 5에 도시된 바와 같이, 스트라이프 형상의 SiO2막(21)을 에칭 마스크로서 사용하여, 예를 들어 RIE와 같은 건식 에칭에 의해 p-형 AlGaN 클래드층(7)의 중간 깊이까지 에칭된다. 이러한 건식 에칭에서, 에칭 가스로서 예를 들면 염소계 가스를 사용한다. 그 결과, p형 AlGaN 클래드층(7)의 상층부와 p형 GaN 콘택트층(8)이 한 방향으로 연장하는 소정의 리지 스트라이프 형상으로 패터닝된다.
다음에 도 6에 도시된 바와 같이, 리지 스트라이프부의 최상층의 p형 GaN 콘택트층(8) 상에 에칭 마스크로서의 SiO2막(21)을 남아있게 한 상태에서, 성장 온도를 예를 들면 720 ℃로 조절하여, MOCVD법에 의해 리지 스트라이프부의 양측을 매립하도록 언도프트 AlGaN 매립층(9)을 성장시킨다. AlGaN 매립층(9)은, 리지 스트라이프부의 양측에 있는 p형 AlGaN 클래드층(7) 및 SiO2막(21) 상에 비선택적으로 성장된다. 이 경우, SiO2막이 비정질 상인 것의 영향을 받아, AlGaN 매립층(9)이 SiO2막(21) 상에 다결정 상으로 성장한다. 리지 스트라이프부의 양측에 있는 p형 AlGaN 클래드층(7) 상에 성장된 AlGaN 매립층(9)은, 이 p형 AlGaN 클래드층(7)이 단결정이기 때문에, SiO2막(21) 상에 성장된 AlGaN 매립층(9)보다 양호한 결정성을 갖는다. 제1 실시예에서, 상술된 AlGaN 매립층(9)은 리지 스트라이프부의 양측 상의 영역 (단면 A)에서, 예를 들면 1 ㎛ 두께로 성장된다. 이 경우, 리지 스트라이프에 대응하는 영역 내의 AlGaN 매립층의 두께는 1.2 ㎛이다.
다음 도 7에 도시된 바와 같이, 예를 들면 CVD에 의해, 대략 300 ㎚ 두께의 SiO2막(23) (제2 마스크)이 AlGaN 매립층(9) 상에 형성된다. SiO2막(23)은 CVD 대신 증착법에 의해 형성될 수 있다.
다음 도 8에 도시된 바와 같이, 레지스트막(24)이 전체 표면 상에 소정의 두께로 피복된다. 여기서, 레지스트막(24)은, 평탄한 기판 상에서의 두께가 900㎚가 되는 조건 하에서, 예를 들면 스핀 코팅에 의해 피복된다. 그 결과, 레지스트막(24)의 두께는, 리지 스트라이프부의 양측 상의 영역(단면 A)에서는 900 ㎚가 되고, 리지 스트라이프부에 대응하는 영역(단면 B)에서는 150 ㎚가 된다.
다음 도 9에 도시된 바와 같이, 레지스트막(24)은 예를 들면 건식 에칭에 의해 예를 들어 대략 500 ㎚ 깊이 정도 에칭된다. 그 결과, 상기 리지 스트라이프부로부터 레지스트막(24)이 제거되어, 이 영역에서만 SiO2막의 표면이 노출된다.
다음 도 10에 도시된 바와 같이, 레지스트막(2)을 마스크로서 사용하여, 예를 들면 건식 에칭에 의해 SiO2막(3)을 선택적으로 에칭하여, SiO2막(23)의 리지 스트라이프부에 대응하는 위치에 개구(23a)를 형성하게 된다. 이러한 건식 에칭에서, 에칭 가스로서 예를 들면 CF4 가스를 사용한다. 그 후에, 기판 상에 남아있는 레지스트막(24)이 애싱(ashing)에 의해 제거된다.
다음 도 11에 도시된 바와 같이, AlGaN 매립층(9) 상의 SiO2막(23)을 에칭 마스크로서 사용하여, SiO2막(21)의 표면이 노출될 때까지 AlGaN 매립층(9)이 에칭에 의해 개구(23a)로부터 선택적으로 제거된다. 이러한 에칭에서, 예를 들면 60℃로 가열한 수산화칼륨(KOH) 용액을 에칭제로서 사용한다. 이 경우, 리지 스트라이프부 상에서는 SiO2막(21)이 에칭 정지층으로서 기능한다. 또한, 이러한 에칭은, 리지 스트라이프부의 양측의 p형 AlGaN 클래드층(7) 상에 성장한 AlGaN 매립층(9)과 SiO2막(21) 상에 성장한 AlGaN 매립층(9)의 결정성의 차이를 사용한다. 즉, 상술한 바와 같이, 리지 스트라이프부의 양측에 있는 p형 AlGaN 클래드층(7) 상에 성장한 AlGaN 매립층(9)은 SiO2막(21) 상의 다결정 형태로 성장한 AlGaN 매립층(9) 보다 우수한 결정성을 갖는다. 이러한 결정성의 차는 상술한 에칭제에 대한 에칭율의 차이를 발생시키며, 결정성이 양호한 AlGaN 매립층(9)이 노출되는 순간 에칭은 자동으로 정지한다. 그 결과, 도 11에 도시된 바와 같이, 리지 스트라이프부, 즉 SiO2막 상의 AlGaN 매립층(9)은 SiO2막(23)의 개구 부근에 에칭 잔여물을 남겨두지 않은 채 선택적으로 제거될 수 있다.
그 다음, SiO2막(21) 및 SiO2막(23)이 예를 들어 불화 수소산을 사용하는 에칭에 의해 제거됨으로써, p형 GaN 콘택트층(8) 및 AlGaN 매립층(9)의 표면이 노출된다. 그 다음, 리소그래피에 의해 한 방향으로 연장하는 스트라이프 형상의 레지스트 패턴 (도시 안 됨)을 p형 GaN 콘택트층(8)과 AlGaN 매립층(9) 상에 형성한다. 레지스트 패턴을 마스크로서 사용하여, n형 GaN 콘택트층(4)의 중간 깊이까지 예를 들어 RIE 등에 의해 건식 에칭이 수행되어 홈(groove)을 형성한다. 이러한 건식 에칭에서, 예를 들면 염소계 가스를 에칭 가스로서 사용한다. 그 다음, 레지스트 패턴이 제거된다. 그 결과, 도 12에 도시된 바와 같이, n형 GaN 콘택트층(6)의 상층부, n형 AlGaN 클래드층(5), 활성층(6), p형 AlGaN 클래드층(7) 및 AlGaN 매립층(9)이 리지 스트라이프부의 연장 방향과 평행한 방향으로 연장하는 메사 형상으로 패터닝된다.
다음으로, 도 1에 도시된 바와 같이, 예를 들어 대략 100 ㎚의 두께를 갖는 SiO2막이 전체 표면 상에 보호막(10)으로서 형성된 다음, 이 보호막(10)의 리지 스트라이프부 상의 위치 및 메사부에 인접한 n형 GaN 콘택트층(4) 상의 위치에 개구들(10a 및 10b)이 형성된다. 그 다음, 리프트 오프 기술에 의해, 보호막(10)의 개구(10a)를 통해 노출되는 p형 GaN 콘택트층(8) 및 AlGaN 매립층(9) 상에 p측 전극(11)이 형성되고, 보호막의 개구(10b)를 통해 노출되는 n형 GaN 콘택트층(4) 상에 n측 전극(12)이 형성된다.
그 다음, 이러한 공정을 통해 레이저 구조가 형성된 사파이어 기판(1)을 리지 스트라이프부의 연장 방향에 수직한 방향을 따라 바(bars) 형상으로 클리빙하거나, 건식 에칭함으로써 공진기 단부가 형성된다. 또한, 각각의 바는 예를 들어 다이싱 또는 스크라이빙에 의해 칩으로 분할된다. 그 결과, 원하는 GaN계 반도체 레이저가 완성된다.
상술한 바와 같이, 제1 실시예에 따르면, AlGaN 매립층(9)은 리지 스트라이프부 상에 SiO2막(21)이 존재하는 상태에서, 리지 스트라이프부의 양측을 매립하도록 비선택적으로 성장되고, 리지 스트라이프부 상의 SiO2막(21)을 에칭 정지층으로서 사용하여, 리지 스트라이프부 상에 위치된 이 AlGaN 매립층(9)을 에칭 제거하기 때문에, 매립층 재료로서 선택적으로 성장하기 어려운 AlGaN을 사용하면서도 리지 스트라이프부 최상층의 p형 GaN 콘택트층(8)을 적절하게 노출시킬 수 있다. 따라서, 리지 스트라이프부의 양측에 AlGaN 매립층(9)을 매립하는 구조는 충분한 재현성 및 안정성을 갖고 형성될 수 있다. 또한, AlGaN 매립층(9)은 리지 스트라이프부의 양측을 매립하기 때문에, 그 고전류 차단 효과는 임계 전류 및 동작 전류의 감소를 가능하게 하고, 횡방향 굴절률의 제어 및 열 방산성을 향상시킨다. 그 결과, GaN계 반도체 레이저의 횡 모드를 안정화시키고, 고출력화 및 긴 수명을 실현할 수 있다.
또한, 제1 실시예에 따르면, AlGaN 매립층(9)의 조성물을 변화시킴으로써 횡방향 굴절률의 차를 제어할 수 있기 때문에, 횡 모드의 제어성이 향상되고, 반도체 레이저의 설계 선택의 자유도가 증가된다.
또한, 제1 실시예에 따르면, 리지 스트라이프부의 양측에 AlGaN 매립층(9)이 매립됨으로써, 리지 스트라이프부의 존재에 따른 요철 구조가 평탄해진다. 따라서, 레벨차로 인한 p형 GaN 콘택트층(8) 상의 p측 전극(11)의 파손을 방지할 수 있게 된다.
다음으로 본 발명의 제2 실시예를 설명한다. 제2 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법과 동일한 공정에 따라, 리지 스트라이프부에 대응하는 SiO2막(23)의 영역 내에 개구(23a)를 형성하는 공정으로까지 진행된다 (도 10 참조).
다음 도 13에 도시된 바와 같이, AlGaN 매립층(9) 상의 SiO2막(23)을 에칭 마스크로서 사용하여, 예를 들어 RIE와 같은 건식 에칭에 의해, SiO2막(21)의 표면이 노출될 때까지 AlGaN 매립층(9)이 선택적으로 제거된다. 이러한 건식 에칭에서, 예를 들어 염소계 가스가 에칭 가스로서 사용된다. 이 경우, 리지 스트라이프부 상에서 SiO2막(21)이 에칭 정지층의 역할을 하고, SiO2막(21)이 노출되는 시점에서 에칭은 자동적으로 정지한다. 이러한 건식 에칭 동안 SiO2에 대한 AlGaN의 에칭율 선택도는 대략 8이다.
그 다음, 예를 들면 불화 수소산을 사용하는 에칭에 의해 SiO2막(21) 및 SiO2막(23)이 제거되어, p형 GaN 콘택트층(8) 및 AlGaN 매립층(9)의 표면을 노출시 킨다. 그 다음, 필요에 따라, 플러싱(flushing) 기술을 사용하여 SiO2막(23)의 개구(23a) 근처에 에칭 잔여물[핀(fin)]을 제거함으로써 AlGaN 매립층(9)의 표면을 플러싱하게 된다.
이어서, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서와 동일한 공정으로 처리하여, 원하는 GaN계 반도체 레이저가 완료된다. 다른 면에 있어, 제2 실시예는 제1 실시예에서와 동일하므로, 그 설명은 생략하기로 한다.
제2 실시예도 제1 실시예에서와 동일한 장점을 갖는다.
다음으로 본 발명의 제3 실시예를 설명하기로 한다. 제3 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법에 사용된 것과 같은 동일한 수순을 따르며, 이 공정은 리지 스트라이프부의 양측을 매립하기 위해 AlGaN 매립층(9)을 성장시키는 공정으로까지 진행된다 (도 6 참조).
다음 도 14에 도시된 바와 같이, 레지스트막(31)이 소정의 두께로 전체 표면 상에 피복된다. 이 경우, 레지스트막(31)은 실질적으로 표면을 플러싱하기에 충분한 두께로 형성된다. 본 예에서, 레지스트막(31)은 평탄한 기판 상에서의 두께가 2㎛가 되는 조건 하에서, 예를 들어 스핀 코팅에 의해 피복된다.
다음, 도 15에 도시된 바와 같이, 예를 들어 RIE와 같은 건식 에칭에 의한 에치백 기술을 사용하여, 리지 스트라이프부 상에 형성된 SiO2막의 표면이 노출될 때까지, 레지스트막(31)과 AlGaN 매립층(9)을 전체 표면에 걸쳐 제거한다. 이러한 건식 에칭에서, 예를 들어 염소계 가스를 에칭 가스로서 사용한다. 건식 에칭은 레지스트막(31)과 AlGaN 매립층(9)의 에칭율을 실질적으로 동일하게 하는 조건 하에서 수행된다. 이 경우, SiO2막(21)은 리지 스트라이프부 상에서 에칭 정지층의 기능을 한다. 건식 에칭 동안, SiO2막(21)이 노출되는 시점에서 리지 스트라이프부의 양측에 있는 영역 내의 AlGaN 매립층(9)의 표면이 레지스트막(31)에 의해 피복되는 것이 바람직하다. 이러한 목적으로, 리지 스트라이프부의 양측에 있는 AlGaN 매립층(9)의 표면 레벨이 SiO2막(21)의 표면 레벨보다 더 낮아지도록, AlGaN 매립층(9)은 그 성장동안 두께 제어되는 것이 바람직하다.
다음 도 16에 도시된 바와 같이, 기판 상에 남아있는 레지스트막(31)은 예를 들어 애싱에 의해 제거된다. 그 다음, 예를 들어 불화 수소산을 사용하는 에칭에 의해 SiO2막(21)이 제거되어 p형 GaN 콘택트층(8)의 표면을 노출시키게 된다. 그 다음, 필요에 따라, 플러싱 기술을 사용하여 AlGaN 매립층(9)의 표면을 플러싱시킨다.
이어서, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서와 동일한 공정으로 처리하여, 원하는 GaN계 반도체 레이저가 완료된다. 제3 실시예에 따른 GaN계 반도체 레이저의 제조 방법의 경우, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서, AlGaN 매립층(9) 상에 SiO2막(23)을 형성하는 단계와, SiO2막(23) 내에 개구(23a)를 형성하는 단계를 생략할 수 있는 만큼 공정 수가 감소될 수 있다. 다른 면에서, 제3 실시예는 제1 실시예에서와 동일하므로, 그 설명은 생략하기로 한다.
제3 실시예도 제1 실시예의 이점과 동일한 이점을 보장한다.
다음으로, 본 발명의 제4 실시예를 설명한다. 제4 실시예에 따른 GaN계 반도체 레이저의 제조 방법에서는, 제1 실시예에 따른 GaN계 반도체의 제조 방법에서 사용된 것과 동일한 시퀀스에 따라서, 스트라이프 형상의 SiO2막(21)을 마스크로서 사용하는 건식 에칭에 의해, p형 AlGaN 클래드층(7)의 상층부 및 p형 GaN 콘택트층(8)을 한 방향으로 연장하는 소정의 리지 스트라이프 형상으로 패터닝하는 단계까지 공정이 진행된다 (도 5 참조).
다음으로, 도 17에 도시한 바와 같이, 리지 스트라이프부의 최상층의 p형 GaN 콘택트(8) 상에 SiO2막(21)을 유지하면서, 예를 들어 990℃의 성장 온도 하에서 MOCVD에 의해 리지 스트라이프부의 양측을 매립하도록 언도프트 AlGaN 매립층(9)을 성장시킨다. 이 조건에서, 리지 스트라이프부의 양측의 영역에서의 p형 AlGaN 클래드층(7) 상의 AlGaN 매립층(9)의 성장률은 리지 스트라이프부 상에 형성된 SiO2 상의 AlGaN 매립층의 성장률의 대략 두 배이다. 제4 실시예에서는, AlGaN 매립층(9)은, 예를 들면 리지 스트라이프부의 양측에 대응하는 영역 (단면 A)에서의 두께가 2 ㎛이고 리지 스트라이프부에 대응하는 영역 (단면 B)의 두께가 1 ㎛가 되도록 성장시킨다.
다음으로, 도 18에 도시한 바와 같이, 리지 스트라이프부 상에 형성된 SiO2막(21)의 표면을 노출시킬 때까지, 예를 들어 RIE와 같은 건식 에칭을 사용하는 에치 백 처리에 의해 AlGaN 매립층(9)을 전 표면 상에서 제거한다. 이러한 건식 에칭의 경우, 에칭 가스로서 예를 들어 염소계 가스를 사용한다. 이 경우, SiO2막(21)은 리지 스트라이프부 상에서 에칭 정지층으로서 기능한다.
이어서, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법의 단계와 동일한 단계를 진행하여, 원하는 GaN계 반도체 레이저를 완성시킨다. 제4 실시예에 따른 GaN계 반도체 레이저의 제조 방법의 경우, 제1 실시예에 따른 GaN계 반도체 레이저의 제조 방법에 비해, AlGaN 매립층(9) 상에 SiO2막(23)을 형성하는 단계 및 SiO2막(23)에 개구부(23a)를 형성하는 단계를 생략할 수 있는만큼 공정 수를 감소시킬 수 있다. 또한, 제3 실시예에 따른 GaN계 반도체 레이저의 제조 방법에 비해서도, AlGaN 매립층(9) 상에 레지스트막(31)을 형성하는 단계를 생략할 수 있는만큼 공정 수를 감소시킬 수 있다. 다른 면에서는, 제4 실시예가 제1 실시예와 동일하므로, 그에 대한 설명을 생략한다.
제4 실시예도 제1 실시예와 동일한 이점을 얻을 수 있다.
본 발명의 바람직한 특정 실시예를 첨부 도면을 참조하여 설명하였으나, 본 발명은 이들 실시예에 제한되지 않으며, 당업자들은 첨부된 클레임에 정의된 바와 같은 본 발명의 범주 및 사상을 벗어나지 않으면서 다양한 변형 및 수정을 행할 수 있다.
예를 들어, 제1 내지 제4 실시예의 설명에서 기재된 수치값, 구조, 재료 및 공정들은 예시적인 것이며, 필요하다면 임의의 그외의 적당한 수치값, 구조, 재료 및 공정들이 사용될 수도 있다.
보다 구체적으로, 제1 내지 제4 실시예는 매립층(9)으로서 언도프트 AlGaN층을 사용하고 있으나, 언도프트 AlGaN 매립층(9) 대신에 n형 AlGaN 매립층을 사용할 수도 있다. 매립층의 재료로서는, AlGaN 대신에 GaInN과 같이, 활성층으로부터의 광을 흡수하는 재료를 사용할 수 있다.
제1 내지 제4 실시예의 SiO2막은 SiN막으로 대체가능하다. 마찬가지로, 제1 실시예의 SiO2막(23)은 SiN막으로 대체가능하다.
제1 내지 제4 실시예는 GaN 버퍼층(3) 상에 스트라이프형 SiO2 또는 SiN막을 형성하고, 이 GaN 버퍼층(3) 상에 SiO2 또는 SiN막을 성장 마스크로서 사용하여 ELOG(epitaxial lateral over-growth)법에 의해 횡방향 에피택셜 성장된 GaN층을 형성하도록 변형될 수 있다.
제1 내지 제4 실시예는 레이저의 기판으로서 사파이어 기판(1)을 사용하는 것으로 설명하였으나, 필요한 경우, 예를 들어 청정석(spinel) 기판, SiC 기판, ZnO 기판 또는 GaP 기판을 사파이어 기판 대신에 사용할 수 있다. 또한 이들 기판 상에 질화물계 Ⅲ-Ⅴ족 화합물 반도체층이 성장된 기판, 이들 기판 상에 질화물계 Ⅲ-Ⅴ족 화합물 반도체층을 성장시킨 후 기판을 제거하여 질화물계 Ⅲ-Ⅴ족 화합물 반도체층만을 갖는 기판, GaN 기판과 같은 질화물계 Ⅲ-Ⅴ족 화합물 반도체 그 자체로 이루어지는 기판 등을 이용할 수 있다.
제1 내지 제4 실시예는 DH 구조(double heterostructure)를 갖는 GaN계 반도체 레이저에 본 발명을 적용하는 것으로 설명하였으나, 본 발명은 SCH 구조(separate confinement heterostructure)를 갖는 GaN 반도체 레이저에도 적용가능하며, GaN 광 다이오드에도 적용가능하다. 그리고, 다른 질화물계 Ⅲ-Ⅴ 화합물 반도체층에 형성된 오목부에 Ⅲ-Ⅴ족 화합물 반도체층을 선택적으로 매립하는 반도체 장치의 제조에도, 본 발명에 사용된 매립 및 평탄화(flushing) 기술과 동일한 기술을 사용할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 스트라이프부 상에 마스크가 존재하는 상태에서 제2 클래드층 상에 매립층을 비선택적으로 성장시키고, 스트라이프부 상의 마스크를 에칭 정치층으로서 사용하여 에칭함으로써 스트라이프부 상에 위치된 매립층을 제거하는 것에 의해, 매립층의 재료로서 선택적 성장이 어려운 재료를 사용하면서도 스트라이프부의 양측을 매립층으로 매립하는 구조를 재현성 좋고 안정하게 형성할 수 있다. 따라서, 매립층 재료의 선택의 자유도가 향상되고, 매립층의 재료와 함께 횡 모드 제어용으로 최적인 AlGaN을 이용할 수 있게 된다. 그리고, 매립층이 스트라이프부의 양측을 매립기 때문에, 횡방향의 굴절률 제어성 및 열 방산성을 향상시킬 수 있으므로, 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 반도체 발광 소자의 횡방향 모드를 안정화시킬 수 있고, 고 출력을 확보할 수 있으며, 수명을 연장시킬 수 있게 된다.

Claims (14)

  1. 삭제
  2. 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 반도체 발광 소자에 있어서,
    제1 도전형의 제1 클래드층;
    상기 제1 클래드층 상의 활성층;
    상기 활성층 상의 제2 도전형의 제2 클래드층;
    상기 제2 클래드층에 형성된 스트라이프부; 및
    상기 스트라이프부의 대향측들을 매립하는 매립층
    을 포함하며,
    상기 매립층은, 상기 스트라이프부 상에 마스크가 존재하는 상태에서 상기 제2 클래드층 상에 상기 매립층을 비선택적으로 성장시키고, 그 후에 상기 스트라이프부 상의 상기 마스크를 에칭 정지층으로 사용하여 에칭하여 상기 스트라이프부 위에서 상기 매립층을 선택적으로 제거함으로써 형성되고,
    상기 매립층은 제1 도전형 또는 도핑되지 않은(undoped) 층인 반도체 발광 소자.
  3. 제2항에 있어서, 상기 매립층은 상기 제2 클래드층보다 낮은 굴절률을 가지는 반도체 발광 소자.
  4. 삭제
  5. 제2항에 있어서, 상기 매립층은 AlGaN으로 이루어지는 반도체 발광 소자.
  6. 제2항에 있어서, 상기 스트라이프부 상에 형성된 상기 마스크는, 상기 스트라이프부가 상기 제2 클래드층에 형성될 때에 에칭 마스크로서 사용된 마스크인 반도체 발광 소자.
  7. 질화물계 Ⅲ-Ⅴ족 화합물 반도체를 사용하는 반도체 발광 소자를 제조하는 방법에 있어서,
    제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 기판 상에 순차적으로 성장시키는 단계;
    상기 제2 클래드층에 스트라이프부를 형성하는 단계;
    상기 스트라이프부 상에 마스크가 존재하는 상태에서 상기 제2 클래드층 상에 매립층을 비선택적으로 성장시키는 단계; 및
    상기 스트라이프부 상의 상기 마스크를 에칭 정지층으로서 사용하여 에칭하여 상기 스트라이프부 위에서 상기 매립층을 선택적으로 제거하는 단계
    를 포함하는 반도체 발광 소자 제조 방법.
  8. 제7항에 있어서, 상기 매립층은 제1 도전형 또는 도핑되지 않은 층인 반도체 발광 소자 제조 방법.
  9. 제7항에 있어서, 상기 매립층은 상기 제2 클래드층보다 낮은 굴절률을 가지는 반도체 발광 소자 제조 방법.
  10. 제7항에 있어서, 상기 매립층은 질화물계 Ⅲ-Ⅴ족 화합물 반도체로 이루어지는 반도체 발광 소자 제조 방법.
  11. 제10항에 있어서, 상기 매립층은 AlGaN으로 이루어지는 반도체 발광 소자 제조 방법.
  12. 제7항에 있어서, 상기 스트라이프부 상에 형성된 상기 마스크는, 상기 스트라이프부가 상기 제2 클래드층에 형성될 때에 에칭 마스크로서 사용된 마스크인 반도체 발광 소자 제조 방법.
  13. 제7항에 있어서, 상기 스트라이프부에 대응하는 영역에 개구부를 가지는 다른 마스크를 상기 매립층 상에 형성하고,
    상기 매립층은, 상기 스트라이프부 상에 형성된 상기 마스크 및 상기 매립층 상에 형성된 상기 다른 마스크를 에칭 정지층으로서 사용하여 에칭함으로써 상기 스트라이프부 위에서 선택적으로 제거되는 반도체 발광 소자 제조 방법.
  14. 제7항에 있어서, 상기 매립층은, 상기 제2 클래드층 상에 성장된 상기 매립층의 일부와, 상기 스트라이프부 상의 상기 마스크 상에 성장된 상기 매립층의 그외의 부분과의 결정성의 차이를 이용하여 상기 스트라이프부 위에서 선택적으로 제거되는 반도체 발광 소자 제조 방법.
KR1019990052597A 1998-11-26 1999-11-25 반도체 발광 소자 및 그 제조 방법 KR100624598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-335853 1998-11-26
JP33585398A JP4040192B2 (ja) 1998-11-26 1998-11-26 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
KR20000035672A KR20000035672A (ko) 2000-06-26
KR100624598B1 true KR100624598B1 (ko) 2006-09-18

Family

ID=18293130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052597A KR100624598B1 (ko) 1998-11-26 1999-11-25 반도체 발광 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6620641B2 (ko)
EP (1) EP1005124B1 (ko)
JP (1) JP4040192B2 (ko)
KR (1) KR100624598B1 (ko)
DE (1) DE69926856T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004868B1 (ko) 2008-12-17 2010-12-28 고려대학교 산학협력단 질화물 반도체 발광소자 및 그 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996036297A1 (fr) 1995-05-19 1996-11-21 Kanji Inoue Instrument de transplantation, procede pour le courber et procede pour le transplanter
JP4644947B2 (ja) * 2001-02-05 2011-03-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP2005085977A (ja) * 2003-09-09 2005-03-31 Sharp Corp 半導体レーザ素子および半導体レーザ素子の製造方法
KR100586940B1 (ko) * 2003-10-07 2006-06-07 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법
JP2005286017A (ja) * 2004-03-29 2005-10-13 Sumitomo Electric Ind Ltd 半導体発光素子
KR20060109112A (ko) * 2005-04-15 2006-10-19 삼성전자주식회사 리지부를 구비하는 반도체 레이저 다이오드 및 그 제조방법
KR100774458B1 (ko) * 2006-02-27 2007-11-08 엘지전자 주식회사 반도체 레이저 소자 및 그 제조 방법
TW200806829A (en) * 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
JP4618261B2 (ja) * 2007-03-16 2011-01-26 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP4272239B2 (ja) 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP5347236B2 (ja) * 2007-05-08 2013-11-20 三菱電機株式会社 半導体光素子の製造方法
CN101442091B (zh) * 2007-11-20 2011-03-30 优利科技股份有限公司 运用水洗处理制造氮化镓或其它类发光二极管的方法
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
US20090162956A1 (en) * 2007-12-20 2009-06-25 Ult Technology Co., Ltd. Led fabrication method employing a water washing process
JP2009212386A (ja) 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
US10084282B1 (en) 2017-08-14 2018-09-25 The United States Of America As Represented By The Secretary Of The Air Force Fundamental mode operation in broad area quantum cascade lasers
US11031753B1 (en) 2017-11-13 2021-06-08 The Government Of The United States Of America As Represented By The Secretary Of The Air Force Extracting the fundamental mode in broad area quantum cascade lasers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211372A (ja) * 1992-01-14 1993-08-20 Nec Corp 半導体レーザの製造方法
KR19980031981A (ko) * 1996-10-31 1998-07-25 김광호 GaN계 레이저 다이오드
JPH10242584A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 半導体発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029175A (en) * 1988-12-08 1991-07-02 Matsushita Electric Industrial Co., Ltd. Semiconductor laser
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JPH0378278A (ja) * 1989-08-21 1991-04-03 Seiko Epson Corp 半導体レーザの製造方法
JPH04186686A (ja) * 1990-11-17 1992-07-03 Seiko Epson Corp 半導体レーザ
JP2708992B2 (ja) * 1991-12-20 1998-02-04 シャープ株式会社 ＡｌＧａＩｎＰ系半導体発光装置の製造方法
JP2950712B2 (ja) * 1993-07-27 1999-09-20 シャープ株式会社 半導体装置の製造方法
KR970011146B1 (ko) * 1993-10-06 1997-07-07 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
JPH09232680A (ja) * 1996-02-22 1997-09-05 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JPH09233385A (ja) * 1996-02-28 1997-09-05 Nikon Corp ズームレンズの制御装置及び制御方法
JP3963233B2 (ja) * 1996-03-07 2007-08-22 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3764792B2 (ja) * 1997-02-20 2006-04-12 シャープ株式会社 窒化物半導体のエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211372A (ja) * 1992-01-14 1993-08-20 Nec Corp 半導体レーザの製造方法
KR19980031981A (ko) * 1996-10-31 1998-07-25 김광호 GaN계 레이저 다이오드
JPH10242584A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004868B1 (ko) 2008-12-17 2010-12-28 고려대학교 산학협력단 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
EP1005124B1 (en) 2005-08-24
DE69926856T2 (de) 2006-05-18
US6620641B2 (en) 2003-09-16
KR20000035672A (ko) 2000-06-26
EP1005124A2 (en) 2000-05-31
DE69926856D1 (de) 2005-09-29
US20020153528A1 (en) 2002-10-24
EP1005124A3 (en) 2003-04-23
JP2000164987A (ja) 2000-06-16
JP4040192B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
KR100624598B1 (ko) 반도체 발광 소자 및 그 제조 방법
US6319742B1 (en) Method of forming nitride based semiconductor layer
KR100763829B1 (ko) 반도체 레이저 소자 및 그 제조방법
EP1437809B1 (en) Compound semiconductor laser
JP4169821B2 (ja) 発光ダイオード
US7755101B2 (en) Semiconductor light emitting device
US7456039B1 (en) Method for manufacturing semiconductor optical device
KR100272155B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
KR100539289B1 (ko) 반도체 발광 장치 및 그 제조 방법
KR100818522B1 (ko) 레이저 다이오드의 제조방법
KR100639747B1 (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP2011023453A (ja) 半導体装置の製造方法
US6901097B2 (en) Semiconductor laser diode and method for fabricating the same
JP3735638B2 (ja) 半導体レーザおよびその製造方法
JP2002151418A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2007184644A (ja) 半導体装置及びその製造方法
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
JP4415440B2 (ja) 半導体レーザの製造方法
JP2000091696A (ja) 半導体素子、半導体発光素子およびその製造方法
JP2003179314A (ja) 窒化物系半導体発光素子及びその作製方法
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
JP2000244071A (ja) 半導体発光素子およびその製造方法
JPH11274641A (ja) 半導体素子およびその製造方法
EP1026799B1 (en) Semiconductor laser and fabricating method therefor
JPH11168257A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee