JP2006013476A - ３−５族化合物半導体とその製造方法および半導体素子 - Google Patents

Abstract

【課題】埋め込み構造作製のための再成長において、速やかに再成長表面が平坦な構造となり、薄層の３-５族化合物半導体を製造する方法を提供する。
【解決手段】一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第1の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体において、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行なラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体。
【選択図】 図２

Description

本発明は、一般式Ｉｎ_xＧａ_yＡｌ_zＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される窒化物系３−５族化合物半導体とその製造方法および該３−５族化合物半導体を用いた３−５族化合物半導体素子と３−５族化合物半導体発光素子に関する。

一般式Ｉｎ_xＧａ_yＡｌ_zＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される３−５族化合物半導体は、混晶比により可視領域から紫外領域にバンドギャップを持つ、いわゆるワイドギャップ半導体である。以下、この一般式中のｘ、ｙおよびｚをそれぞれＩｎＮ混晶比、ＧａＮ混晶比、およびＡｌＮ混晶比と記すことがある。該化合物半導体は、大きなバンドギャップを持つため、ＳｉやＧａＡｓ等、従来一般的に用いられている半導体では動作できないような高温でも動作可能な電子デバイス用材料として有望である。また、該化合物半導体は、バンドギャップが大きいため、耐電圧の大きい電子デバイス用材料としても重要である。

特に該化合物半導体のデバイス応用を考える上で、電極、絶縁物等の、３-５族化合物半導体とは異なる材料が該化合物半導体中に埋め込まれた構造は、透過ベーストランジスタ、静電誘導トランジスタなどの作製が可能となるため重要である。
ところで、このような異種材料を結晶中に埋め込む方法としては、一般的には再成長が挙げられる。該化合物半導体で再成長により埋め込み構造を作製するための具体的な手順は以下の通りである。すなわち、まず下地層である化合物半導体の結晶表面を、埋め込みを行う異種材料で部分的に覆い、この表面に対してさらに該化合物半導体の結晶成長を行うことで、該化合物半導体中に該異種材料が埋め込まれた構造を作製することができる。

該異種材料で結晶表面を部分的に覆う方法としては、半導体装置の製造に用いられている微細加工技術を用いることができる。具体的には、下地層の結晶表面に一様に該異種材料を成膜した後、フォトレジスト等を用いるパターンを形成するプロセスにより、所望の部分のみを残して異種材料のエッチングを行ない、エッチングされた部分に結晶表面を露出させる方法などである。

このように異種材料が埋め込まれた構造であっても、実際の素子作製プロセスにおいては、通常の結晶と同様、表面が平坦であることが好ましい。しかし、一般に異種材料で部分的に覆われた結晶表面に再成長を行なう場合、異種材料で覆われていない部分では、通常の結晶成長が進むのに対して、異種材料上では、結晶成長が起こらない、または異常な結晶成長が起こるなどのため、通常の結晶表面とは異なり、一様には結晶成長が進まない。このような再成長による結晶成長の不均一性は、再成長が進むにつれ、次第に大きくなる傾向があり、実際に平坦な結晶表面を得るためには、異種材料で形成した層より上部の層を充分厚くする必要があった。したがって、埋め込み構造作製のための従来の再成長法においては、再成長表面が平坦な構造となるまでの時間がかかり、工業的製造方法として問題があった。

本発明の目的は、埋め込み構造作製のための再成長において、速やかに再成長表面が平坦な構造となり、薄層の３-５族化合物半導体を製造する方法と該埋め込み構造を有する薄層の３-５族化合物半導体、および該３-５族化合物半導体を用いた３-５族化合物半導体素子と３-５族化合物半導体発光素子を提供することにある。

このような状況をみて、本発明者らは、鋭意検討の結果、結晶表面での異種材料のパターンを特定のものとすることで、従来より速やかに再成長表面が一様で平坦な構造の３−５族化合物半導体が得られることを見出し本発明に至った。
すなわち、本発明は〔１〕一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第1の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行なラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体に係るものである。
また、本発明は、〔２〕第１の３−５族化合物半導体が一般式Ga_vAl_wN(０≦ｖ≦1、０≦ｗ≦1、v+w=1)で表される３−５族化合物半導体であり、第２の３−５族化合物半導体が一般式Ga_yAl_zN(０≦ｙ≦1、０≦ｚ≦1、ｙ+ｚ=1)で表される３−５族化合物半導体であることを特徴とする〔１〕に記載の３−５族化合物半導体に係るものである。
さらに、本発明は、〔３〕一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを形成し、次に該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を成長する３−５族化合物半導体の製造方法において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層を有機金属気相成長法により成長し、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンとして第１の３−５族化合物半導体の[1-100]方向に概ね平行なラインパターンを形成し、かつ該ラインパターンの幅を１μｍ以下とすることを特徴とする３−５族化合物半導体の製造方法に係るものである。
また、本発明は、〔４〕第１の３−５族化合物半導体が一般式Ga_vAl_wN(０≦ｖ≦1、０≦ｗ≦1、v+w=1)で表される３−５族化合物半導体であり、第２の３−５族化合物半導体が一般式Ga_yAl_zN(０≦ｙ≦1、０≦ｚ≦1、ｙ+ｚ=1)で表される３−５族化合物半導体であることを特徴とする請求項３に記載の３−５族化合物半導体の製造方法に係るものである。
また、本発明は、〔５〕一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体素子において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行になるように形成されたラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体素子に係るものである。
また、本発明は、〔６〕一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体発光素子において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行になるように形成されたラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体発光素子に係るものである。
また、本発明は、〔７〕前記〔６〕記載の３−５族化合物半導体素子において、第１の３−５族化合物半導体からなる層と、パターンと、第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体が、導電性基板上に形成されたことを特徴とする３−５族化合物半導体素子に係るものである。
また、本発明は、〔８〕前記〔７〕記載の３−５族化合物半導体発光素子において、第１の３−５族化合物半導体からなる層と、パターンと、第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体が、導電性基板上に形成されたことを特徴とする３−５族化合物半導体発光素子に係るものである。
また、本発明は、〔９〕前記〔６〕記載の３−５族化合物半導体素子において、SiO₂、SiN_x、タングステンのいずれかの材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることを特徴とする３−５族化合物半導体素子に係るものである。
また、本発明は、〔１０〕前記〔７〕記載の３−５族化合物半導体発光素子において、SiO₂、SiN_x、タングステンのいずれかの材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることを特徴とする３−５族化合物半導体発光素子に係るものである。

本発明の３−５族化合物半導体の製造方法により、再成長層の膜厚が小さくても、平坦な結晶表面を速やかに得ることができる、埋め込み構造を有する３-５族化合物半導体の再成長が可能となるので、工業的価値が大きい。得られた３−５族化合物半導体は、静電誘導トランジスタ、電界効果トランジスタや高電子移動度トランジスタなどの３−５族化合物半導体素子、および発光ダイオード、レーザーダイオードや面発光レーザーなどの発光素子に好適に用いられる。

次に、本発明を詳細に説明する。
一般式Ｉｎ_xＧａ_yＡｌ_zＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表わされる３−５族化合物半導体は、結晶成長の方法によらず、一般に（０００１）面（ｃ面）が良好な結晶面として成長することが知られている。本発明の３−５族化合物半導体は、一般式Ｉｎ_uＧａ_vＡｌ_wＮ（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の３−５族化合物半導体からなる層（以下、下地層ということがある）と、一般式Ｉｎ_xＧａ_yＡｌ_zＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物半導体層からなる層（以下、再成長層ということがある）との間に、［１−１００］方向に概ね平行なラインパターンを有する、前記のいずれの３−５族化合物半導体とも異なる、第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料（以下、異種材料ということがある）が埋め込まれてなり、該ラインパターンの幅が１μｍ以下であることを特徴とする。

本発明において、［１−１００］方向に概ね平行なラインパターンを有するとは、正確に［１−１００］方向でなくともよく、概ね［１−１００］方向に平行なライン形状であればよいことを意味する。具体的には、本発明における異種材料のラインパターンの方向は、［１−１００］方向から、±１５度以内であることが好ましく、さらに好ましくは±１０度以内、特に好ましくは±７度以内である。ラインパターンの方向が［１−１００］方向から絶対値で１５度より大きく離れている場合、本発明の効果が充分に得られないので好ましくない。
ここで、本発明において、一般に六方晶系における結晶軸方向を

と記載するところを、便宜上［１−１００］のように記載する。

本発明の３−５族化合物半導体の製造方法は、一般式Ｉｎ_uＧａ_vＡｌ_wＮ（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される下地層の上に、異種材料からなるパターン（以下、マスクということがある）を形成し、次に該下地層と該マスクの上に、成長層を成長する３−５族化合物半導体の製造方法において、該パターンとして下地層の［１−１００］方向に概ね平行なラインパターンを形成し、かつ該ラインパターンの幅を１μｍ以下とすることを特徴とする。

従来は、［１−１００］方向と垂直方向の［１１−２０］方向に概ね平行なラインパターンを形成した場合の再成長が試みられていた（Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，１４４巻（１９９４年）、１３３ページ）。この場合の、再成長界面の発達の推移を図１に示す。図１に示すように、再成長表面は、成長が進むにつれて、ラインパターンからの｛１−１０１｝ファセットが成長し、ファセット方向への成長速度よりもｃ軸方向への成長速度が相対的に大きいために、一旦（０００１）面はほぼ消失してしまう。さらに成長が進むにつれて、ファセット面方向への成長が進み、各ラインパターンにより隔てられていた、再成長界面が融合する。さらに成長が進むと、ファセット面で形成された谷間の部分が次第に埋まり、最終的に再び（０００１）面が一様に平坦に形成される。

一方、本発明における［１−１００］方向に概ね平行なラインパターンを有する場合の推移について、図２に示す。この場合、再成長表面での、ファセット方向とｃ軸方向での成長速度を比べると、相対的にファセット方向への成長速度が大きい。このため、ファセット面方向への成長が進むにつれて、次第に（０００１）面が広がる。マスクパターンの両端から成長してきたファセット面がマスクパターンを覆った後は、ファセット面で形成された谷部が次第に埋まり、最終的に再び（０００１）面が一様に平坦に形成される。従来の方法と比較して、本発明の方法が大きく異なる点は、従来の方法では、平坦な（０００１）面が現れる過程で、一旦（０００１）面が消失するのに対して、本発明の方法では、再成長が進むにつれ、（０００１）面が次第に広がり、（０００１）面の形成が従来の場合と比較して速やかに起きることである。
なお、本発明においては、マスクパターンの幅が小さいことが、速やかに埋め込み構造を得るために重要である。
以上述べたように、従来の方法と本発明の方法を比較した場合、本発明により一様で平坦な再成長界面がより早い段階で形成されることが分かる。

本発明に用いることができる３−５族化合物半導体の成長方法としては、有機金属気相成長法（以下、ＭＯＶＰＥ法と記すことがある。）、分子線エピタキシー法（以下、ＭＢＥ法と記すことがある。）、ハイドライド気相成長法（以下、ＨＶＰＥ法と記すことがある。）などが挙げられる。この中では、ＭＯＶＰＥ法が、大面積にわたり均一な結晶成長が、精度良く行なえることから好ましい。

次に、第１の３−５族化合物半導体からなる層については、一般式Ｇａ_vＡｌ_wＮ（式中、０≦ｖ≦１、０≦ｗ≦１、ｖ＋ｗ＝１）で表される３−５族化合物半導体、第２の３−５族化合物半導体からなる層については、一般式Ｇａ_yＡｌ_zＮ（式中、０≦ｙ≦１、０≦ｚ≦１、ｙ＋ｚ＝１）で表される３−５族化合物半導体を用いると、高品質な結晶として成長できるので、特に好ましい。

また、本発明において、３−５族化合物半導体の結晶成長用基板としては、サファイア、ＺｎＯ、ＧａＡｓ、Ｓｉ、ＳｉＣ、ＮＧＯ（ＮｄＧａＯ₃）、スピネル（ＭｇＡｌ₂Ｏ₄）、ＧａＮ等が用いられる。特にサファイアは、大面積の高品質の結晶が得られるため好ましい。また、ＳｉＣ，Ｓｉ，ＧａＡｓ等の導電性基板を用いた場合、電極を基板の裏面に形成することができるため、素子作製プロセスの簡易化、素子の放熱効率の向上が図れる場合があり好ましい。これらの基板を用いた成長において、該基板上にさらにＺｎＯ、ＳｉＣ、ＧａＮ、ＡｌＮ、ＧａＡｌＮの薄膜またはそれらの積層膜をバッファ層として成長する方法、いわゆる２段階成長法が、高い結晶性の３−５族化合物半導体を成長できるため好ましい。

第１の３−５族化合物半導体からなる層の上に形成する、第１の３−５族化合物半導体とも異なり、第２の３−５族化合物半導体とも異なる材料からなるパターン（マスク）に用いる材料としては、再成長の温度、成長雰囲気でも安定な材質のものであれば好適に用いることができるが、ＳｉＯ₂、ＳｉＮ_x、またはタングステンなどの金属等が挙げられる。該マスクを第１の３−５族化合物半導体からなる層の上に成膜する方法としては、蒸着法、スパッタ法、化学気相堆積法等を用いることができる。

該マスクに用いる材料によっては、マスク上に異常な成長が起き、最終的に平坦な表面を得られにくいことがある。このような場合には、マスク上にさらに適切な材料からなるマスクを積層することが好ましい。特に、異常成長が生じにくいマスク用の材料としては、ＳｉＯ₂、ＳｉＮ_xなどが挙げられる。これらのマスクに用いる材料を、異常成長が生じやすいマスク上に積層した後、ラインパターンを形成することで、好ましい効果を得ることができる。
また、高温で安定ではあっても、再成長の雰囲気に対しては化学的に不安定な材料をマスクとして用いる場合、やはり、安定な材料からなるマスクを積層して用いることで、再成長時に不安定な材料を保護して用いることができる。

次に、本発明の３−５族化合物半導体素子について詳細に説明する。
本発明の３−５族化合物半導体素子は、一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第1の３−５族化合物半導体からなる層の上に、前記の第１の３−５族化合物半導体とも異なり、後記の第２の３−５族化合物半導体とも異なる、第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第2の３−５族化合物半導体からなる層を有する３−５族化合物半導体素子において、該パターンが第1の３−５族化合物半導体の［１−１００］方向に概ね平行になるように形成されたことを特徴とする。

具体的には、金属をマスクとして埋め込むことにより、埋め込まれた金属を電極とする静電誘導トランジスタまたは透過ベーストランジスタなどの半導体素子構造の作製が従来に比べてより広い範囲でのパラメータで可能になる。本発明の半導体素子の一例として、静電誘導トランジスタの具体的構造を図３に示す。
また、該窒化物系３−５族化合物半導体は、他の３−５族化合物半導体に比べて貫通転位を主体とする高密度の結晶欠陥を含むことが知られている。すなわち、下地に発生した貫通転位は、基板に対してほぼ垂直方向に伸びるため、結晶成長が進んでも欠陥も結晶表面まで続いて成長し、ほとんど途中で途切れることがない。しかしながら、本発明における埋め込み構造により下地層からの欠陥の伝播を異種材料により抑制することにより結晶性の改善の効果が期待できる。欠陥の抑制の様子を図４に示す。結晶へ表面に一旦異種材料によるマスクパターン（第１のマスク２−１と第２のマスク２−２）を形成した場合、このパターンを通じて結晶欠陥がさらに上の層に伸びることはない。このため、マスクパターン上の再成長層に含まれる欠陥の密度は、下地層に比べて減少させることができる。
したがって、本発明による再成長により、表面の平坦性が速やかに回復するため、基板からの欠陥の抑制が速やかにできる。

再成長によって、転位密度の小さい部分ができる特徴を利用して、結晶全面にわたって転位密度を減少させることができる。これを実現するためには、図４に示す例のように、ストライプ状のマスクを利用して再成長を２回繰り返す方法が挙げられる。１回目の再成長でマスクされなかった部分を覆うように２回目のマスク位置を調整することにより、２回目の再成長層では層全体にわたって転位密度を小さくすることができる。すなわち、本発明の３−５族化合物半導体素子において、第１の３−５族化合物半導体とも異なり、第２の３−５族化合物半導体とも異なる、第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることが好ましい。

低い欠陥密度の該化合物半導体を得るためのマスクの形状について、以下説明する。マスクの形状は、マスクの幅とマスク間の間隔（マスク間の下地層が露出した部分の幅）によって決められる。マスク間の間隔は、４μｍ以下１００Å以上であることが好ましく、より好ましくは３μｍ以下２００Å以上である。マスクの幅は、０．１μｍ以上６μｍ以下が好ましく、より好ましくは０．２μｍ以上４μｍ以下である。
こうしてできる低転位密度の結晶は、半導体素子、発光素子として利用することが可能である。

次に、本発明の半導体素子の別の例として、金属半導体接触（ショットキー接触）を利用した電界効果トランジスタ（ＦＥＴ）を図５に示す。
基板４上に、ＳｉＯ₂の［１−１００］方向のストライプ型マスクとノンドープＧａＮの再成長によって埋め込み構造を２回繰り返して作製して、転位密度の小さな結晶を作製し、その上に電界効果トランジスタに必須の構造である、ｎ^-型活性層（電子走行層）６、ｎ⁺型コンタクト層７、ソース電極８、ゲート電極９、ドレイン電極１０の各電極を形成する。ゲート電極９はエッチングによってｎ⁺型コンタクト層７の一部を除去し露出したｎ^-型活性層（電子走行層）６上に形成する。ゲート電圧を調整することにより、ショットキー接合の電荷空乏層の厚さを変化させ、電子走行チャンネル（空乏層と下地層にはさまれた部分）の断面積が変化し、電流のオン、オフを制御することができる。すなわち、ゲート電圧により、ソース・ドレイン間の電流が変調され、デバイスは３端子動作をする。
本発明のＦＥＴ構造では、電子走行層の中の転位密度が従来の構造に比べて減少しているので、電子移動度が大きくでき、ＦＥＴの特性が向上できる。

次に、ＦＥＴを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。ｎ^-型活性層（電子走行層）６の下側の再成長層は高抵抗である必要があり、キャリア濃度は３×１０¹⁶ｃｍ^-3以下であることが好ましい。
ｎ^-型活性層（電子走行層）６の層厚は、そのキャリア濃度に応じて適当な範囲があり、キャリア濃度が高いほど活性層厚は、薄くする必要がある。好ましいキャリア濃度の範囲は、５×１０¹⁶ｃｍ^-3以上３×１０¹⁸ｃｍ^-3以下である。

ｎ⁺型コンタクト層７のキャリア濃度は、充分なオーミック電極特性を得るために結晶性を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ソース電極とドレイン電極は、オーミック電極であることが好ましい。ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲート電極は、ショットキー電極であることが必要である。ｎ型ＧａＮに対するショットキー電極材料としては、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることができる。

次に、本発明の半導体素子の別の例として、図６に示す高電子移動度トランジスタ（ＨＥＭＴ）について説明する。先に述べたＦＥＴの場合と同様にして２回の埋め込み成長により、転位密度の小さいノンドープ（高抵抗）ＧａＮ層を作製し、この上にＨＥＭＴに必須のヘテロ接合界面１４、ｎ⁺型コンタクト層７、ソース電極８、ゲート電極９、ドレイン電極１０の各電極を形成する。ヘテロ接合界面１４は、ノンドープＧａＮの上にＳｉドープｎ^-型ＡｌＧａＮ層１３を作製することで形成し、ここに２次元電子ガス（電子走行チャンネル）を形成する。
ゲート電圧を調整することにより、ショットキー接合の電荷空乏層の厚さを変化させ、電荷空乏層がヘテロ接合界面に達すると電流が流れなくなり、電荷空乏層がヘテロ接合界面に達しない場合は電流は流れる。すなわち、ゲート電圧により、ソース・ドレイン間の電流が変調され、デバイスは３端子動作をする。

一般にＨＥＭＴ構造では、電子走行チャンネルがノンドープ層側であるため、イオン化不純物による散乱がなく、ＦＥＴよりも高い移動度が得られる。さらに、本発明では従来のＨＥＭＴ構造に比べて、下地層に埋め込み成長を利用することにより窒化物系化合物半導体の結晶品質が向上するので、電子走行チャンネルでの転位による散乱が減少し、高い移動度が期待できる。

ＨＥＭＴを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。ヘテロ接合界面１４の下側の再成長層は、高抵抗である必要があり、キャリア濃度は３×１０¹⁶ｃｍ^-3以下であることが好ましい。

ｎ^-型ＡｌＧａＮ層１３の層厚は、そのキャリア濃度に応じて適当な範囲があり、キャリア濃度が高いほどｎ^- 型ＡｌＧａＮ層１３の層厚は、薄くする必要がある。好ましいキャリア濃度の範囲は、５×１０¹⁶ｃｍ^-3以上３×１０¹⁸ｃｍ^-3以下である。
該ｎ^-型ＡｌＧａＮ層１３のＡｌＮ混晶比の好ましい範囲は、０．０１以上０．５以下である。該ＡｌＮ混晶比が０．０１より小さいと、充分な濃度の２次元電子ガスが得られず、また０．５よりも大きいと結晶品質が低下し、正常な動作ができにくくなるので好ましくない。

ｎ⁺型コンタクト層７のキャリア濃度は、充分なオーミック電極特性を得るために結晶性を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ソース電極とドレイン電極は、オーミック電極であることが好ましい。ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲート電極は、ショットキー電極であることが必要である。ｎ型ＧａＮに対するショットキー電極材料としては、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることができる。

次に、本発明の半導体素子の別の例として、図３に示す静電誘導トランジスタ（ＳＩＴ）について説明する。
第１の３−５族化合物半導体からなる層（下地層）１であるＳｉドープｎ⁺型ＧａＮ層の上に、ＴｉＡｕからなる［１−１００］方向のストライプ状の第１のマスク２−１を形成し、この上に第１の再成長層３−１であるノンドープＧａＮ層を成長して、第１のマスクを完全に埋め込む。次に、この上にＰｔからなる［１−１００］方向のストライプ状の第２のマスク２−２を形成する。第２のマスクの位置は、第１のマスクと半周期ずれるようにする。この上に第２の再成長層３−２であるノンドープＧａＮ層を成長して、第２のマスクを完全に埋め込む。引き続いてｎ⁺型コンタクト層７であるＳｉドープｎ⁺型ＧａＮ層を成長する。ｎ⁺型コンタクト層７の上にＴｉＡｕからなる電極を形成する。なおマスクパターンは、ストライプ部分につながった広い面積部分を有するパターンを利用する。この広い面積部分の上は完全に埋め込まれることがなく、再成長が終わった後も表面に露出したままとなる。この金属の露出部分はそのまま電極として利用できる。

この構造では金属は、上から（または下から）ソース電極、ゲート電極、ドレイン電極として利用できる。この構造では電子が膜厚の方向に走行することが、先に説明したＦＥＴ、ＨＥＭＴと異なる。ゲート電圧を調整することにより、埋め込まれたゲート（今の例では第２のマスク２−２であるＰｔ）の周囲の電荷空乏層の厚さを変化させ、電子の走行チャンネル（隣り合うゲートの空乏層と空乏層の間の部分）１２の断面積が変化し、電流のオン・オフの制御ができる。すなわち、ゲート電圧により、ソース・ドレイン間の電流が変調され、デバイスは３端子動作をする。
本構造において、導電性の基板を用いた場合、ソース電極またはドレイン電極を基板裏面に形成することができる。
図３のＳＩＴの例では、電子の走行距離は、２回の再成長層の厚さの和になるので、ＦＥＴ、ＨＥＭＴに比べて短くかつ精密制御することが可能である。このため高周波動作特性に優れたトランジスタが作製できる。

次に、ＳＩＴを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。電子走行チャンネルに利用される、２つの再成長層のキャリア濃度は、ゲート電極ストライプの間隔に応じて適当な範囲があり、ゲート電極ストライプの間隔が大きくなるに従い、キャリア濃度を小さくする必要がある。好ましいゲート電極ストライプの間隔は、０．１μｍ以上５μｍ以下であり、これに応じて好ましいキャリア濃度は、２×１０¹⁸ｃｍ^-3から１×１０¹⁵ｃｍ^-3まで変化する。

本ＳＩＴにおいて、Ｓｉドープｎ⁺型ＧａＮ層である下地層１およびｎ⁺型コンタクト層７は、コンタクト層として作用するので、そのキャリア濃度は、充分なオーミック電極特性を得るために、結晶性を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ソース電極とドレイン電極は、オーミック電極であることが好ましい。ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。このうち、第１の再成長のマスクとして利用する電極は、再成長の際の成長温度に耐える耐熱性が必要であるので、Ａｕ、ＴｉＡｕ、ＴｉＡｌ等が好適に利用できる。
ゲート電極は、再成長の際の成長温度に耐える耐熱性を有するショットキー電極材料であることが必要である。ｎ型ＧａＮに対するショットキー電極としては、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることができる。

次に、本発明の３−５族化合物半導体発光素子について詳細に説明する。
本発明の３−５族化合物半導体発光素子は、一般式Ｉｎ_uＧａ_vＡｌ_wＮ（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の３−５族化合物半導体からなる層の上に、前記の第１の３−５族化合物半導体とも異なり、後記の第２の３−５族化合物半導体とも異なる、第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式Ｉｎ_xＧａ_yＡｌ_zＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体発光素子において、該パターンが第１の３−５族化合物半導体の［１−１００］方向に概ね平行なラインパターンである３−５族化合物半導体上に形成されたことを特徴とする。

本発明において、再成長によって、転位密度の小さい部分ができる特徴を利用して、結晶全面にわたって転位密度を減少させることができる。これを実現するためには、図４に示す例のように、ストライプ状のマスクを利用して再成長を２回繰り返す方法が挙げられる。１回目の再成長でマスクされなかった部分を覆うように２回目のマスク位置を調整することにより、２回目の再成長層では層全体にわたって転位密度を小さくすることができる。すなわち、本発明の３−５族化合物半導体発光素子において、第１の３−５族化合物半導体とも異なり、第２の３−５族化合物半導体とも異なる、第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることが好ましい。

本発明の発光素子の例として、発光ダイオード（ＬＥＤ）を図７に示す。
基板４上に、ＳｉＯ₂の［１−１００］方向のストライプ型マスクとＳｉドープｎ⁺型ＧａＮの再成長によって埋め込み構造を２回繰り返して作製して、転位密度の小さなｎ型導電性結晶を作製する。この結晶の上にｎ^-型ＧａＮ層１５、量子井戸型のＩｎＧａＮ発光層１６、ＡｌＧａＮ保護層１７、Ｍｇドープｐ型ＧａＮ層１８を成長し、ダブルヘテロ構造のＬＥＤ構造を成長する。
次に、この構造の一部分をエッチングによって除去し、ｎ⁺型ＧａＮ層の露出部分を形成し、この上にｎ電極１９、ｐ型ＧａＮ層１８の上にｐ電極２０を形成する。
この構造のＬＥＤでは、従来のＬＥＤに比べて、転位密度の少ない品質の優れた結晶の上に成長しているので、欠陥による非輻射再結合確率が抑えられ、発光効率を高くでき、しかも寿命を長くすることができる。
本構造において、導電性基板を用いた場合には、ｎ電極を基板の裏面に形成することができる。

次に、ＬＥＤを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。ｎ電極を形成する層（図７の例では第２の再成長層３−２）のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

量子井戸型のＩｎＧａＮ発光層１６のＩｎＮ混晶比は、目的とする発光波長に応じて１０％から５０％の範囲で決定する。発光層の好ましい厚さは、５Å以上９０Å以下の範囲である。発光層は、ｎ型不純物および／またはｐ型不純物をドーピングしてもよいが、バンド端からの発光を得る場合にはドーピングを行わない方が好ましい。
発光層の数は、１層でもよいが、複数にしてもよい。この場合、複数の発光層の間の層（以後、バリア層と呼ぶ場合がある）のバンドギャップは、発光層のバンドギャップより大きくなるように組成を決める。

最も表面側に近い発光層に接するＡｌＧａＮ保護層１７は、ＩｎＧａＮ発光層１６の熱劣化を防ぐために設ける保護層である。この層の組成としては、Ｉｎを含まないＡｌＧａＮが耐熱性が高いので好ましい。この保護機能は、Ａｌ混晶比と層厚に依存する。Ａｌ混晶比が大きい方が、耐熱性が高いので、充分な保護機能を得るのに必要な層厚は小さくなる。好ましいＡｌＮ混晶比は、１０％以上５０％以下である。１０％より小さいと充分な保護機能が得られにくいので好ましくなく、５０％より大きいと結晶品質が低下するので好ましくない。また、好ましい保護層の厚さは、５０Å以上１０００Å以下であり、さらに好ましくは１００Å以上５００Å以下である。

ｐ電極をその上に形成するＭｇドープｐ型ＧａＮ層１８のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは３×１０¹⁷ｃｍ^-3以上３×１０²⁰ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ｐ型ＧａＮに対するオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いることができる。

次に、本発明の発光素子の別の例として、図８に示すレーザーダイオード（ＬＤ）について説明する。
基板１上に、ＳｉＯ₂の［１−１００］方向のストライプ型マスクとＳｉドープｎ⁺型ＧａＮの再成長によって埋め込み構造を２回繰り返して作製して、転位密度の小さなｎ型導電性結晶を作製する。この結晶の上に下部クラッド層２３であるｎ型ＡｌＧａＮ層、下部光導波層２１であるｎ型ＧａＮ層、発光層２７であるＩｎＧａＮ多重量子井戸層、上部光導波層２２であるｐ型ＧａＮ層、上部クラッド層２４であるｐ型ＡｌＧａＮ層、電流狭窄層２８であるノンドープＧａＮ層を成長する。なお、ＩｎＧａＮ多重量子井戸の発光層２７は、Ｉｎ_xＧａ_1-xＮ発光層とＩｎ_yＧａ_1-yＮバリア層（ここで、ｘ＞ｙ、０≦ｙ＜１）を交互に繰り返し積層した構造である。

次に、最表面の電流狭窄層２８の一部をエッチングによりストライプ状に除去する。次にこの構造の上に再成長を行い、Ｍｇドープｐ型ＧａＮ層１８を成長する。次に、この構造の一部分をエッチングによって除去し、ｎ⁺型ＧａＮ層の露出部分を形成し、この上にｎ電極１９、ｐ型ＧａＮ層１８の上にｐ電極２０を形成する。
この構造のＬＤでは、従来のＬＤに比べて、転位密度の少ない品質の優れた結晶の上に成長しているので、寿命を長くすることができ、しかも欠陥による非輻射再結合確率が抑えられて、発光効率を高くできる。
本構造において、導電性基板を用いた場合、ｎ電極を基板裏面に形成することができる。

ＬＤを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。ｎ電極を形成する層（図８の例では第２の再成長層３−２）のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

多重量子井戸の発光層２７のＩｎＮ混晶比は、目的とする発光波長に応じて１０％から５０％の範囲で決定する。発光層の好ましい厚さは、５Å以上９０Å以下の範囲である。発光層は、ｎ型不純物および／またはｐ型不純物をドーピングしてもよいが、バンド端からの発光を得る場合にはドーピングを行わないほうが好ましい。
発光層の数は１層でもよいが、複数にしてもよい。この場合、複数の発光層の間のバリア層のバンドギャップは、発光層のバンドギャップより大きくなるように組成を決める。

発光層の上下の、下部光導波層２１、上部光導波層２２、およびその両側の下部クラッド層２３、上部クラッド層２４は、発光層で発生した光を両クラッド層に挟まれた内部領域に閉じ込めるために、屈折率の大きさを、クラッド層＜光導波層＜発光層の順になるように調整する。これは、エネルギーギャップの大きさを、クラッド層＞光導波層＞発光層の順になるようにすることとほぼ対応する。例えば、発光層をＩｎＧａＮ、光導波層をＧａＮ、クラッド層をＡｌＧａＮに選べばよい。クラッド層の好ましい層厚は、５００Å以上５０００Å以下であり、光導波層の好ましい厚さは、２００Å以上２０００Å以下である。光導波層、クラッド層は、一般にドーピングすることが必要である。ドーピングする場合は、発光層の上下で伝導型を逆にする。図８の例では、下部光導波層２１、下部クラッド層２３は、ｎ型にドーピングし、上部光導波層２２、上部クラッド層２４は、ｐ型にドーピングする。ドーピング濃度は、結晶性を損なわない範囲で高い方が好ましい。しかし、光導波層の発光層に接する側の部分は、結晶性を高めるためにドーピングレベルを下げてもよい。

電流狭窄層２８は、エッチングでつくられた電流経路だけに電流が流れ、この電流経路の直下の発光層（発光部分）を流れる電流密度が高くなるようにするために設ける。このため、電流狭窄層２８の抵抗は、充分高いことが必要で、キャリア濃度は、３×１０¹⁶ｃｍ^-3以下であることが好ましい。

ｐ電極をその上に形成するＭｇドープｐ型ＧａＮ層１８のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは３×１０¹⁷ｃｍ^-3以上３×１０²⁰ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ｐ型ＧａＮに対するオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、Ａｕ、Ｐｔ等を好適に用いることができる。

次に、本発明の発光素子の別の例として、図９に示す面発光レーザーについて説明する。
基板１上に、ＳｉＯ₂の［１−１００］方向のストライプ型マスクとＳｉドープｎ⁺型ＧａＮの再成長によって埋め込み構造を２回繰り返して作製して、転位密度の小さなｎ型導電性結晶を作製する。
この結晶の上にｎ型ＡｌＧａＮとｎ型ＧａＮを繰り返し積層した下部反射層２５を作製する。ｎ型ＡｌＧａＮとｎ型ＧａＮの各層は、発光波長の１／４波長になるように膜厚を制御する。この上にＩｎＧａＮ多重量子井戸発光層２７、ｐ型ＡｌＧａＮとｐ型ＧａＮを繰り返し積層した上部反射層２６、電流狭窄層２８であるノンドープＧａＮ層を成長する。なお上部反射層２６を構成するｐ型ＡｌＧａＮとｐ型ＧａＮの各層は、やはり発光波長の１／４波長になるように膜厚を制御する。また、ＩｎＧａＮ多重量子井戸発光層２７は、Ｉｎ_xＧａ_1-xＮ発光層とＩｎ_yＧａ_1-yＮバリア層（ここで、ｘ＞ｙ、０≦ｙ＜１）を交互に繰り返し積層した構造である。

次に、最も上面の電流狭窄層２８の中心部分をエッチングにより円形に除去する。次に、この構造の上に再成長を行いＭｇドープｐ型ＧａＮ層１８を成長する。次に、この構造の一部分をエッチングによって除去し、ｎ⁺型ＧａＮ層の露出部分を形成し、この上にｎ電極１９、ｐ型ＧａＮ層１８の上に環状のｐ電極２０を形成する。
この構造のＬＤでは、従来のＬＤに比べて、転位密度の少ない品質の優れた結晶の上に成長しているので、寿命を長くすることができ、しかも欠陥による非輻射再結合確率が抑えられて、発光効率を高くできる。
本構造において、導電性基板を用いることで、ｎ電極を基板裏面に形成することができる。また、上記の例は、上部反射層、p型コンタクト層の順に積層したものであるが、ｐ型コンタクト層、上部反射層の順に積層してもよい。この場合、上部反射層はｐ型伝導性である必要はなく、ＣａＦ、ＺｎＯなどの材料を用いて蒸着等により形成してもよい。

次に、面発光レーザーを動作させるための各層の層厚、物性の好ましい範囲に関して説明する。ｎ電極を形成する層（図９の例では第２の再成長層３−２）のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは１×１０¹⁷ｃｍ^-3以上１×１０²¹ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

多重量子井戸発光層２７のＩｎＮ混晶比は、目的とする発光波長に応じて１０％から５０％の範囲で決定する。発光層の好ましい厚さは、５Å以上９０Å以下の範囲である。発光層は、ｎ型不純物および／またはｐ型不純物をドーピングしてもよいが、バンド端からの発光を得る場合にはドーピングを行わないほうが好ましい。
発光層の数は、１層でもよいが、複数にしてもよい。この場合、複数の発光層の間のバリア層のバンドギャップは、発光層のバンドギャップより大きくなるように組成を決める。

電流狭窄層２８は、エッチングでつくられる電流経路だけに電流を流し、電流経路直下の発光層部分（発光部分）を流れる電流密度を高くするために設ける。このため、この層の抵抗は充分高いことが必要でキャリア濃度は、３×１０¹⁶ｃｍ^-3以下であることが好ましい。

ｐ電極をその上に形成するＭｇドープｐ型ＧａＮ層１８のキャリア濃度は、充分なオーミック電極特性を得るために、結晶品質を損なわない範囲で高い方がよい。該キャリア濃度は、好ましくは３×１０¹⁷ｃｍ^-3以上３×１０²⁰ｃｍ^-3以下であり、より好ましくは１×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である。

ｎ型ＧａＮに対するオーミック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ｐ型ＧａＮに対するオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いることができる。

以下、本発明を実施例に基づいてさらに詳細に説明するが、本発明はこれらに限定されるものではない。
実施例１、比較例１
ＭＯＶＰＥ法によりサファイア（０００１）面上にＡｌＮバッファ層を介してＧａＮを成長させ、その上にマスクとしてＳｉＯ₂膜を高周波スパッタ法により７０ｎｍ堆積した後、フォトレジストを塗布した。次にＨｅ−Ｃｄレーザ（波長：４４２ｎｍ）を用いてレーザ干渉露光を行ない、レジスト膜へパターンを形成した。ライン幅は１．０μｍである。また、パターンの方向（ラインの長軸方向）は、［１−１００］方向（実施例１）、および［１１−２０］方向（比較例１）である。レジストにパターンを形成した後、バッファドフッ酸（ＮＨ₄ＨＦ₂）によりＳｉＯ₂膜をウエットエッチングし、アセトンによりレジスト膜を除去することにより再成長用の基板とした。

つぎに上記の再成長用基板を試料とし、再成長を行なった。キャリアガスとしては、水素を用いた。まず、基板をＭＯＶＰＥ成長炉内のサセプタに載置し、キャリアガスとアンモニアをそれぞれ２．５ｓｌｍおよび１．５ｓｌｍ供給しながら、高周波加熱により基板の温度を１０７０℃まで加熱した。温度が安定した後、ＴＭＧを９６μモル／分供給して成長を行なった後、高周波加熱を停止し、基板の温度が４００℃になった時点でアンモニアの供給を停止した。成長時間は、２分、７分、１２分、３０分としたものを作製した。
ただし、ｓｌｍとは気体の流量の単位であり、１ｓｌｍは１分当たり、標準状態で１リットルの体積を占める重量の気体が流れていることを示す。

再成長後、試料をマスクパターンのライン方向と垂直方向に劈開し、断面形状を走査型電子顕微鏡により観察したところ、実施例１では、マスクパターンと結晶表面内で垂直方向である、［１１−２０］方向への成長速度が７６．８ｎｍ／分、基板の上方向であるｃ軸方向への成長速度が３３．４ｎｍ／分であり、速やかにマスクパターンが埋め込まれ、早い段階で平坦なｃ面が成長表面となることが分かった。一方、比較例１では、マスクパターンと結晶表面内で垂直方向である［１−１００］方向への成長速度は、５６．８ｎｍ／分、ｃ軸方向へは１０５．８ｎｍ／分と、上方への結晶成長速度が早いため、ファセット面で囲まれた結晶成長がおこり、成長初期に見られたＣ面も次第に小さくなることが分かった。このため、実施例１に比べて、結晶表面が平坦なＣ面となるのにより長い時間の結晶成長が必要なことが分かる。

［１１−２０］方向にラインパターンを形成したマスクを用いた場合の再成長の様子を示す断面図〔（ａ），（ｂ），（ｃ）の順に経時変化を示す。見やすさのために一部斜線を省略した。〕 本発明による再成長の様子を示す断面図〔（ａ），（ｂ）の順に経時変化を示す。見やすさのために一部斜線を省略した。〕 埋め込み構造を用いた静電誘導トランジスタの構造例を示す図〔（ａ）は基板に垂直な方向から投影した図、（ｂ）は（ａ）においてＡ−Ａ’の線で切断した断面図、（ｃ）は側面図を示す。〕 埋め込み構造を用いた結晶欠陥の抑制を示す断面図（見やすさのために斜線を省略した。） 埋め込み構造を用いた電界効果トランジスタの構造例を示す断面図 埋め込み構造を用いた高電子移動度トランジスタの構造例を示す断面図 埋め込み構造を用いた発光ダイオードの構造例を示す断面図 埋め込み構造を用いたレーザーダイオードの構造例を示す断面図 埋め込み構造を用いた面発光レーザーの構造例を示す断面図

符号の説明

１．．．第１の３−５族化合物半導体からなる層（下地層）
２．．．第１の３−５族化合物半導体とも異なり、第２の３−５族化合物半導体とも異なる、第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターン（マスク）
２−１．第１のマスク
２−２．第２のマスク
３．．．第２の３−５族化合物半導体からなる層（再成長層）
３−１．第１の再成長層
３−２．第２の再成長層
４．．．基板
５．．．転位
６．．．ｎ^-型活性層（例えばｎ^-ＧａＮ層）
７．．．ｎ⁺型コンタクト層（例えばｎ⁺ＧａＮ層）
８．．．ソース電極
９．．．ゲート電極
１０．．ドレイン電極
１１．．電荷空乏層
１２．．電子走行チャンネル
１３．．ｎ^-型ＡｌＧａＮ層
１４．．ヘテロ接合界面
１５．．ｎ^-型ＧａＮ層
１６．．ＩｎＧａＮ発光層
１７．．ＡｌＧａＮ保護層
１８．．ｐ型ＧａＮ層
１９．．ｎ電極
２０．．ｐ電極
２１．．下部光導波層
２２．．上部光導波層
２３．．下部クラッド層
２４．．上部クラッド層
２５．．下部反射層
２６．．上部反射層
２７．．発光層
２８．．電流狭窄層

Claims (10)

1. 一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第1の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行なラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体。
2. 第１の３−５族化合物半導体が一般式Ga_vAl_wN(０≦ｖ≦1、０≦ｗ≦1、v+w=1)で表される３−５族化合物半導体であり、第２の３−５族化合物半導体が一般式Ga_yAl_zN(０≦ｙ≦1、０≦ｚ≦1、ｙ+ｚ=1)で表される３−５族化合物半導体であることを特徴とする請求項１に記載の３−５族化合物半導体。
3. 一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを形成し、次に該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を成長する３−５族化合物半導体の製造方法において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層を有機金属気相成長法により成長し、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンとして第１の３−５族化合物半導体の[1-100]方向に概ね平行なラインパターンを形成し、かつ該ラインパターンの幅を１μｍ以下とすることを特徴とする３−５族化合物半導体の製造方法。
4. 第１の３−５族化合物半導体が一般式Ga_vAl_wN(０≦ｖ≦1、０≦ｗ≦1、v+w=1)で表される３−５族化合物半導体であり、第２の３−５族化合物半導体が一般式Ga_yAl_zN(０≦ｙ≦1、０≦ｚ≦1、ｙ+ｚ=1)で表される３−５族化合物半導体であることを特徴とする請求項３に記載の３−５族化合物半導体の製造方法。
5. 一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第２の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体素子において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行になるように形成されたラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体素子。
6. 一般式In_uGa_vAl_wN(０≦u≦1、０≦ｖ≦1、０≦ｗ≦1、u+v+w=1)で表される第１の３−５族化合物半導体からなる層の上に、後記の第2の３−５族化合物半導体の成長条件においても安定な絶縁性材料または金属材料からなるパターンを有し、該第１の３−５族化合物半導体と該パターンの上に、一般式In_xGa_yAl_zN(０≦ｘ≦1、０≦ｙ≦1、０≦ｚ≦1、ｘ+ｙ+ｚ=1)で表される第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体発光素子において、該第１の３−５族化合物半導体からなる層および第２の３−５族化合物半導体からなる層が有機金属気相成長法により成長されてなり、該絶縁性材料または金属材料がSiO₂、SiN_x、タングステンのいずれかの材料であり、該パターンが第1の３−５族化合物半導体の[1-100]方向に概ね平行になるように形成されたラインパターンであり、該ラインパターンの幅が１μｍ以下であることを特徴とする３−５族化合物半導体発光素子。
7. 請求項６記載の３−５族化合物半導体素子において、第１の３−５族化合物半導体からなる層と、パターンと、第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体が、導電性基板上に形成されたことを特徴とする３−５族化合物半導体素子。
8. 請求項７記載の３−５族化合物半導体発光素子において、第１の３−５族化合物半導体からなる層と、パターンと、第２の３−５族化合物半導体からなる層を有する３−５族化合物半導体が、導電性基板上に形成されたことを特徴とする３−５族化合物半導体発光素子。
9. 請求項６記載の３−５族化合物半導体素子において、SiO₂、SiN_x、タングステンのいずれかの材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることを特徴とする３−５族化合物半導体素子。
10. 請求項７記載の３−５族化合物半導体発光素子において、SiO₂、SiN_x、タングステンのいずれかの材料からなるパターンが２つ以上の層からなり、第１の３−５族化合物半導体からなる層に垂直な方向から投影してみたときに、第１の３−５族化合物半導体からなる層の面が２つ以上の層からなるパターンの投影により隙間なく覆われていることを特徴とする３−５族化合物半導体発光素子。
    
    

Images