KR100617887B1 - 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈 - Google Patents

품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈 Download PDF

Info

Publication number
KR100617887B1
KR100617887B1 KR1019990002078A KR19990002078A KR100617887B1 KR 100617887 B1 KR100617887 B1 KR 100617887B1 KR 1019990002078 A KR1019990002078 A KR 1019990002078A KR 19990002078 A KR19990002078 A KR 19990002078A KR 100617887 B1 KR100617887 B1 KR 100617887B1
Authority
KR
South Korea
Prior art keywords
resonator
spiral
regions
helical
geometric pattern
Prior art date
Application number
KR1019990002078A
Other languages
English (en)
Other versions
KR19990068092A (ko
Inventor
킹리엔타이
킨송자오
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19990068092A publication Critical patent/KR19990068092A/ko
Application granted granted Critical
Publication of KR100617887B1 publication Critical patent/KR100617887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2084—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure with dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/005—Helical resonators; Spiral resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

종래의 MCM 제조 기법을 이용하여 만들어진 공진기를 포함하는 MCM을 개시한다. 이 MCM의 공진기는 유전체 재료 층에 의해 분리된 금속 재료의 오버랩핑 제1 및 제2 나선형 영역들로 구성된다. 유전체 재료층에 배치된 비아(via)는 금속 재료의 나선형 영역들을 함께 연결시키고 그로써 자기 권선 및 내부 커패시턴스를 이용하여 500MHz 내지 3GHz 사이의 주파수에서 공진을 얻는다. 내부 커패시턴스는 금속 재료들의 제1 및 제2 나선형 영역들 사이의 오버랩핑을 제어함으로써 증가된다. 높은 저항의 기판 상에서, 모놀리식 공진기는 대략 900MHz에서 적어도 19 및 대략 2GHz에서 적어도 24의 Q를 성취한다.
모놀리식 공진기, 멀티칩 모듈, 멀티층 기판, 유전체 재료, 금속 재료의 제1 및 제2 나선형 영역

Description

품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈{MCM with high Q overlapping resonator}
도1a는 양호한 실시예에 따른 MCM.
도1b는 도1a의 멀티칩 모듈을 도시하는 정면도.
도2는 도1a 및 도 1b의 양호한 실시예의 MCM에 포함된 오버랩핑 공진기를 도시하는 정면도.
도3은 도2의 공진기를 도시하는 사시도.
도4는 도2의 공진기가 MCM 기판 상에 형성된 것을 도시하는 MCM 기판의 단면도.
도5는 제2실시예에 따른 오버랩핑 공진기를 도시하는 정면도.
도6은 제3실시예에 따른 오버랩핑 공진기를 도시하는 정면도.
도7은 약 900MHz의 공진 주파수를 생성시키기 위해 설계되어 만들어진 원형, 8각형, 정사각형 공진기들의 특정 예시들을 위한 주파수 범위의 임피던스를 도시하는 그래프.
도8은 약 2GHz의 공진 주파수를 생성시키기 위해 설계되어 만들어진 원형, 8각형, 정사각형 공진기들의 특정 예시들을 위한 주파수 범위의 임피던스를 도시하 는 그래프.
발명의 분야
본 발명은 멀티칩 모듈에 관한 것으로서, 특히 종래의 저비용 실리콘 기법을 이용하여 만들어진 고품질 팩터의 모놀리식 공진기를 포함하는 멀티칩 모듈에 관한 것이다.
발명의 배경
회로들은 계속적으로 소형화되고 단위 시간당 점점 더 많은 수의 동작들을 실행하는 추세이다. 통상적인 최신 전자 회로는 멀티플 반도체 칩 상에 배치된 다수의 집적 회로들을 갖는다. 현재의 반도체 칩들은 정보를 충분히 빠르게 처리하여 전체 속도가 상호 접속 컨덕터들의 속도에 의해 주로 제한된다.
멀티칩 모듈(MCM)은 전도성 상호 접속부들로서만 기능하는 매우 짧은 도체들을 이용하여 공통 기판 상에서 둘 이상의 반도체 칩들을 상호 접속시키는 장치이다. 반도체들은 매우 짧으므로, 한 쪽 끝에서 다른 쪽 끝으로의 전자 신호 전송에 있어서 지연 시간은 거의 없다. MCM 기판상의 매우 짧은 도체들은 도체의 더 높은 밀도 및 패키지의 더 작은 크기를 가능하게 한다. 따라서 MCM들은 호출기들, 셀룰러 폰들, 무선 모뎀들, 텔레비전들등의 무선 제품들의 고성능 디지털 전자 회로들을 위해 뛰어난 고속 상호 접속을 제공한다. 커패시터, 저항기 인덕터등과 같은 수동 전자 구성 요소들은 MCM 기판 상에 내장되어 매칭, 디커플링, 커플링, 공진을 위한 다양한 기능들이 있는 회로들을 제공한다.
현재의 MCM과 관련된 주요 문제점은 기존의 내장된 공진기들의 설계에 있다. 공진기는 대역통과 필터들, 발진기들, 전압 제어 발진기들, 이미지 배제 회로들, 및 주어진 목적을 위해 원하는 주파수에서 높은 임피던스를 필요로하는 다른 회로들에 있어서 중요한 전자 구성 요소이다. 그러한 회로들의 효율은 고품질 팩터들을 갖는 공진기들을 필요로한다.
기존의 MCM들은 직렬 또는 병렬로 접속된 개별 내장 인덕터 및 개별 내장 커패시터로 제조되는 공진기들(LC 공진기들)을 포함한다. 다른 기존의 MCM들은 전송 라인 구조(transmission line structure)로부터 만들어진 공진기들을 포함한다. 그러한 공진기들을 포함하는 MCM들은 많은 단점들을 갖는다. LC 공진기들을 포함하는 MCM들은 더 많은 MCM 기판 공간을 차지함으로써 MCM의 크기 요구 조건을 증가시킨다. 더욱이 두 개의 개별 구성 요소들을 이용하는 LC 공진기들은 열화된 품질 팩터들을 나타내며, 공진기에서 필요로하는 작은 커패시턴스는 저비용 실리콘 제조 공정을 이용하여 정밀하게 이루어내기가 어렵다. 결과적으로 이러한 공정들에 의해 생산된 MCM들은 종종 수율이 낮거나 품질이 열등하게 된다.
만약 고품질 팩터의 LC 공진기가 기존의 MCM들에 필요하면, 공진기는 통상적으로 칩과 별도로 만들어지고, 그것은 칩을 위한 공진기 패키지의 입출력 접속 설계의 수와 복잡성을 증가시키며, 패키징의 기생들로부터 잡스러운 공진을 야기시킨다. 전송 라인들로 구현된 공진기들을 갖는 MCM들은 500MHz 내지 3GHz 사이의 범위와 관련된 고주파 때문에 무선 장치들에 있어서 실용적이지 않다. 그러한 분배된 회로들은 파장과 동일한 상태를 이루기 위해 매우 긴 도체 라인들을 필요로한다. 결과적으로 종래의 분배된 공진기들을 갖는 MCM들은 무선 장치들을 위한 회로들에 사용될 수 없다.
고저항 실리콘 상에서 제조된 내장된 인덕터들을 갖는 MCM들에 대한 연구는 신중한 설계에 의해 인덕터가 고품질 팩터를 이룰 수 있다는 것을 보여주었다. 이전에, 좋은 인덕터의 설계 목표는 자기 공진 주파수를 동작 주파수 이상으로 잘 향상시켜 일괄된 특성(lumped property)을 유지시키는 것이었다. 그러나 기생 커패시턴스는 현재의 기법이 그러한 영향들을 감소시킬 능력을 제한하고 있기 때문에 거의 본질적인 것이 되고 말았다. 자기 공진 주파수를 동작 주파수 이상으로 잘 유지시킴으로써 성취될 인덕턴스는 더 높은 제한을 갖게 된다.
따라서 종래의 MCM들의 단점들을 방지하는 고품질 팩터의 공진기를 포함하는 향상된 MCM을 필요로하게 된다.
발명의 요약
향상된 멀티칩 모듈은 멀티층 기판 상에 배치된 적어도 두 개의 반도체 칩들과 그 기판 내에 내장된 공진기를 갖는다. 기판 상에 배치된 도체들은 반도체 칩들과 공진기를 전기적으로 상호 접속시킨다. 공진기는 베이스 기판층 상에 배치되고 도체들 중 두 개와 전기 접속된 오버랩핑 제1 및 제2 나선형 전도성 영역들을 포함한다. 유전체 재료층은 제1 및 제2 나선형 영역들 사이에 배치되며, 비아는 유전체 재료층을 통해 연장하여 제1 및 제2 나선형 영역들을 전기적으로 접속시킨다. 공진기는 900MHz에서 적어도 19 및 2GHz에서 적어도 24의 품질 팩터(quality-factor)를 나타낸다.
MCM의 이점들, 특징, 다양한 부가적인 형태들은 첨부한 도면과 관련하여 상세히 설명할 실시예들을 숙고함으로써 더욱 더 충분히 알 수 있을 것이다.
도1a는 양호한 멀티칩 모듈(MCM)(10)의 측면 정면도이다. MCM(10)은 두 개의 반도체 칩들(14, 16)을 포함하는 멀티층 MCM 기판(12)과, MCM 기판(12)을 마운팅하는 패키지(18)를 포함한다. 두 개의 반도체들이 MCM 기판 상에 도시되어도 MCM의 다른 실시예들은 임의의 원하는 수의 반도체 칩들을 가질 수 있다. 반도체 칩들(14, 16)은 MCM 기판(12)에 전기 접속되며, 기판(12)은 와이어 본드(20)에 의해 패키지(18)에 전기 접속된다. MCM 기판(12)에는 반도체 칩들(14, 16)과 관련하여 동작하는 다양한 회로들을 형성시키는 복수의 수동 전기적 구성 요소들(보이지 않음)이 내장되어 있다. 정면도 도1b에 도시된 바와 같이 금속 반도체들(22)은 반도체 칩들(14, 16)과 MCM 기판(12) 내에 내장된 수동 구성 요소들을 전기적으로 상호 접속시킨다.
도2는 도1a 및 1b의 MCM 기판(12) 내에 내장된 수동 구성 요소들 중 하나로서 포함된 오버랩핑 모놀리식 공진기(24)의 확대 정면도이다. 공진기(24)는 유전체층(도시되지 않음)에 의해 분리되는 금속 재료의 오버랩핑 나선형 제1 및 제2 층들 또는 영역들(26, 28)을 갖는다. 제1 및 제2 층들(26, 28)은 인덕티브 소자 및 커패시터의 플레이트들로서 기능한다. 제1 및 제2 층들(26, 28)은 가능한 가장 고품질 팩터(Q)를 제공하기 위해 원형의 기하학적 패턴으로 구성되는 것이 바람직하다. 이하게 설명하는 바와 같이, 제1 및 제2 나선형 층들(26, 28)은 또한 나중에 자세히 설명하겠지만 기판(12)의 크기 제한에 따라 다른 기하학적 패턴들로 구성될 수 있다. 제1 나선형층(26)은 외부 커넥터부(30)로부터 내부 커넥터부(32)로 반시계 방향으로 나선형을 그리며 안쪽으로 나아가고, 제2 나선형층(28)은 외부 커넥터부(34)에서 내부 커넥터부(36)로 시계 방향으로 나선형을 그리며 안쪽으로 나아간다.
도3의 사시도에 가장 잘 도시된 바와 같이, 제1 및 제2 나선형층들(26, 28)은 층들(26, 28) 사이에서 확장하는 (도4에 도시된 유전체층(44)을 통해) 비아(38)에 의해 내부 커넥터부(32, 36)에 접속된다. 이러한 구조는 전류 i가 나선형층들(26, 28)의 양쪽에서 상기 나선 방향으로 이동하게 하고, 이는 공진기(24)의 전체 인덕턴스를 향상시킨다.
도2에서 동그라미를 친 영역(40)에 의해 표시된 두층들(26, 28)의 오버랩핑은 낮은 공진 주파수 및 좋은 질의 팩터를 이루는데 있어서 중요하다. 그러나, 오버랩핑(40)은 나선형 층들(26, 28)중 하나의 위치를 다른 하나에 대해 조절하고 이동시킴으로써 멀티층 MCM 기판(12)을 제조하는 동안 사용되는 저비용 실리콘 제조 기법들을 이용하여 쉽게 제어될 수 있다.
도4는 내장된 공진기(24)를 도시하는 MCM(10)의 멀티층 MCM 기판(12)을 통한 측단면도이다. 도시한 바와 같이 금속 재료의 제1 나선형층(26)은 고저항 실리콘의 베이스 기판층(41)을 덮는 SiO2 또는 그와 유사한 것들의 절연층(42)에 침착되거나 또는 형성된다. 앞서 언급한 유전체층(44)은 제1 나선형층(26)과 SiO2층(42)상에 침착된 것으로 도시되었다. 유전체층(44)은 폴리이미드 재료 또는 다른 적합한 유전체가 될 수 있다. 그 후, 개구(aperture)(도시되지 않음)는 유전체층(44) 내에 형성되어 제1 나선형층(26)의 내부 커넥터부(32)를 노출시키며, 이는 비아(38)를 형성하는 전도성 재료로 채워진다. 금속 재료의 제2 나선형층(28)은 내부 커넥터부(36)가 비아(38)와 접촉하도록 유전체층(44)상에 침착된다. 폴리이미드(46)층은 제2나선형층(28) 및 유전체층(44)상에 침착된다.
공진기의 금속 재료의 제1 및 제2 나선형층들(26, 28)의 오버랩핑을 제어 및 조절하는 능력은 내부 주파수를 무선 및 라디오 회로들의 동작 주파수까지 효과적으로 낮추는 내부 커패시턴스를 제공한다. 공진기를 형성하도록 여분의 회로 구성 요소를 제거함으로써 공진기의 품질 팩터는 실질적으로 향상되며 더욱 효과적인 MCM 동작을 나타내고 MCM의 공간 필요조건은 감소된다. 더욱이, 다른 유전체 재료들은 다양한 장치들을 위해 공진기의 공진 주파수를 선택적으로 조절하도록 유전체층(44)에 대해 사용될 수 있다.
도5 및 도6에는 본 발명의 MCM에 사용된 오버랩핑 모놀리식 공진기의 다른 실시예가 도시되어 있다. 이러한 공진기들(48, 56)은 금속 재료의 제1 및 제2 나선형 층들의 기하학적 패턴을 제외하고, 양호한 실시예의 MCM의 공진기와 실질적으로 동일하다. 도5의 공진기(48)는 팔각형의 기하학적 패턴으로 구성되고 비아(54)에 의해 함께 연결된 오버랩핑 제1 및 제2 나선형층들(50, 52)을 포함한다. 도6의 공진기(56)는 정사각형의 기하학적 패턴으로 구성되고 비아(62)에 의해 연결된 오버랩핑 제1 및 제2 나선형 층들(58, 60)을 포함한다.
도5와 도6의 공진기들(48, 56)은 하기에서 논의할 바와 같이, 측정 결과가 세 개의 패턴들 중 원형 공진기들이 가장 높은 Q를 제공함을 나타내지만, MCM 기판상의 공간 제한으로 원형인 나선형층들을 구현시키는 것이 불가능한 기법들에 있어서 특히 바람직하다. 그럼에도 불구하고 원형 공진기를 실행시키기 어려운 기법들에 있어서 팔각형 및 정사각형의 모놀리식 공진기들은 존립할 수 있는 옵션들을 제공한다.
원형, 팔각형, 정사각형의 오버랩핑 모놀리식 공진기들의 특정 예시들에 있어서 측정된 임피던스들은 도7과 도8에 그래프로 도시되어 있다. 다른 피크 임피던스들은 다른 Q값들을 나타낸다. 도7에서 각각의 공진기는 제1 나선형층에 대한 2.75바퀴와 제2 나선형 층에 대한 다른 2.75바퀴로 총 5.5바퀴의 회전으로 만들어졌다. 이러한 그룹의 원형 공진기는 약 25의 Q와 약 896MHz의 공진 주파수를 나타내었다. 이러한 그룹의 팔각형 및 정사각형 공진기들은 약 22와 19의 Q들을 각각 나타내었다. 도8에서 각각의 공진기는 제1 나선형층에 대한 1.75바퀴와 제2 나선형층에 대한 다른 1.75바퀴로 총 3.5바퀴의 회전으로 만들어졌다. 이러한 그룹의 원형 공진기는 약 30의 Q와 약 1.81GHz의 공진 주파수를 나타내었다. 이러한 그룹의 팔각형 및 정사각형 공진기들은 약 27 및 24의 Q들을 각각 나타내었다.
공진기는 앞에서 설명한 형태들에만 국한되지 않으며, 공진기들은 다른 기하학적 패턴들의 나선형층들로 설계 될 수 있다. 또한 오버랩핑 나선형 층들이 서로 이미지됨으로써 대칭형 구조를 생성키는 것이 바람직해도 공진기들은 비대칭 구조를 제공하는 다른 기하학적 패턴들을 갖는 오버래핑 나선형 층들로도 설계될 수 있다. 따라서 앞에서 지적한 바와 같은, 그러나 그것에만 국한되지 않은 변형들 및 변경들은 청구항들의 범위 내에 있는 것으로 간주된다.
본 발명은 종래의 저비용 실리콘 기법을 이용하여 만들어진 고품질 팩터의 모놀리식 공진기와 이를 포함하는 멀티칩 모듈을 제공할 수 있다.
삭제
삭제

Claims (18)

  1. 멀티층 기판과, 상기 멀티층 기판 상에 배치된 적어도 2개의 반도체 칩들과, 상기 적어도 두 개의 반도체 칩들을 전기적으로 상호 접속시키는 복수의 도체들을 포함하는 멀티칩 모듈용 모놀리식 공진기에 있어서, 상기 공진기는,
    상기 복수의 도체들 중 적어도 두 개의 도체들을 통해 상기 적어도 두 개의 반도체 칩들에 전기적으로 접속될 금속 재료의 오버랩핑 제1 및 제2 나선형 영역들(overlapping first and second spiral-shaped regions)과,
    금속 재료의 상기 제1 및 제2 나선형 영역들 사이에 배치된 유전체 재료의 층과,
    유전체 재료의 상기 층을 통해 연장하는 비아로서, 금속 재료의 상기 제1 및 제2 나선형 영역들을 함께 결합하는, 상기 비아를 포함하며,
    금속 재료의 상기 제1 및 제2 나선형 영역들은 반대 방향들로 나선형을 그리는, 모놀리식 공진기.
  2. 삭제
  3. 제1항에 있어서, 금속 재료의 상기 제1 및 제2 나선형 영역들은 기하학적 패턴으로 각각 나선형을 그리는, 모놀리식 공진기.
  4. 제3항에 있어서, 상기 기하학적 패턴은 원형, 8각형, 및 정사각형 기하학적 패턴들로 구성된 그룹으로부터 선택되는, 모놀리식 공진기.
  5. 제3항에 있어서, 금속 재료의 상기 제1 나선형 영역의 상기 기하학적 패턴은 금속 재료의 상기 제2 나선형 영역의 상기 기하학적 패턴과 실질적으로 동일한, 모놀리식 공진기.
  6. 제3항에 있어서, 금속 재료의 상기 제1 나선형 영역의 상기 기하학적 패턴은 금속 재료의 상기 제2 나선형 영역의 상기 기하학적 패턴과 실질적으로 다른, 모놀리식 공진기.
  7. 제1항에 있어서, 상기 유전체 재료는 상기 공진기가 원하는 자기 공진 주파수로 설정되게 하는 내부 결합 커패시턴스들의 다양한 선택을 제공하는 유전체 재료들의 미리 정해진 그룹으로부터 선택되는, 모놀리식 공진기.
  8. 제1항에 있어서, 상기 공진기는 900MHz에서 적어도 19 및 2GHz에서 적어도 24의 품질 팩터를 나타내는, 모놀리식 공진기.
  9. 멀티칩 모듈에 있어서,
    멀티층 기판과,
    상기 멀티층 기판 상에 배치된 적어도 두 개의 반도체 칩들과,
    상기 적어도 두 개의 반도체 칩들을 전기적으로 상호 접속시키는 복수의 도체들과,
    상기 멀티층 기판에 내장(embed)되고 상기 복수의 도체들을 통해 상기 적어도 두 개의 반도체 칩들과 전기적으로 상호 접속되는 공진기를 포함하며, 상기 공진기는,
    상기 멀티층 기판의 베이스 기판 층 상에 배치되는 금속 재료의 오버랩핑 제1 및 제2 나선형 영역들로서, 상기 복수의 도체들 중 적어도 두 개의 도체들에 전기적으로 접속되는, 상기 금속 재료의 상기 오버랩핑 제1 및 제2 나선형 영역과,
    금속 재료의 상기 제1 및 제2 나선형 영역들 사이에 배치된 유전체 재료의 층과,
    유전체 재료의 상기 영역들을 통해 연장하고, 금속 재료의 상기 제1 및 제2 나선형 영역들을 함께 전기적으로 결합시키는 비아를 포함하며,
    금속 재료의 상기 제1 및 제2 나선형 영역들은 반대 방향들로 나선형을 그리는, 멀티칩 모듈.
  10. 제9항에 있어서, 상기 공진기는 900MHz에서 적어도 19 및 2GHz에서 적어도 24의 품질 팩터를 나타내는, 멀티칩 모듈.
  11. 제9항에 있어서, 금속 재료의 상기 제1 나선형 영역과 상기 베이스 기판층 사이에 배치된 절연 재료의 층을 더 포함하는, 멀티칩 모듈.
  12. 제9항에 있어서, 금속 재료의 상기 제2 나선형 영역 위에 배치된 유전체 재료의 제2층을 더 포함하는, 멀티칩 모듈.
  13. 삭제
  14. 제9항에 있어서, 금속 재료의 상기 제1 및 제2 나선형 영역들은 기하학적 패턴으로 각각 나선형을 그리는, 멀티칩 모듈.
  15. 제14항에 있어서, 상기 기하학적 패턴은 원형, 8각형, 정사각형의 기하학적 패턴들로 구성되는 그룹으로부터 선택되는, 멀티칩 모듈.
  16. 제14항에 있어서, 금속 재료의 상기 제1나선형 영역의 상기 기하학적 패턴은 금속 재료의 상기 제2 나선형 영역의 상기 기하학적 패턴과 실질적으로 동일한, 멀티칩 모듈.
  17. 제14항에 있어서, 금속 재료의 상기 제1 나선형 영역의 상기 기하학적 패턴은 금속 재료의 상기 제2 나선형 영역의 상기 기하학적 패턴과 실질적으로 다른, 멀티칩 모듈.
  18. 제9항에 있어서, 상기 유전체 재료는 상기 멀티칩 모듈의 상기 공진기가 원하는 자기 공진 주파수로 설정되게 하는 내부 결합 커패시턴스들의 다양한 선택을 제공하는 유전체 재료들의 미리 정해진 그룹으로부터 선택되는, 멀티칩 모듈.
KR1019990002078A 1998-01-23 1999-01-23 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈 KR100617887B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/012,304 US6075427A (en) 1998-01-23 1998-01-23 MCM with high Q overlapping resonator
US9/012,304 1998-01-23
US09/012,304 1998-01-23

Publications (2)

Publication Number Publication Date
KR19990068092A KR19990068092A (ko) 1999-08-25
KR100617887B1 true KR100617887B1 (ko) 2006-09-05

Family

ID=21754337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002078A KR100617887B1 (ko) 1998-01-23 1999-01-23 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈

Country Status (5)

Country Link
US (1) US6075427A (ko)
EP (1) EP0932255B1 (ko)
JP (1) JP3578931B2 (ko)
KR (1) KR100617887B1 (ko)
DE (1) DE69941168D1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026311A (en) * 1993-05-28 2000-02-15 Superconductor Technologies, Inc. High temperature superconducting structures and methods for high Q, reduced intermodulation resonators and filters
US7231238B2 (en) * 1989-01-13 2007-06-12 Superconductor Technologies, Inc. High temperature spiral snake superconducting resonator having wider runs with higher current density
JP3551899B2 (ja) * 2000-06-26 2004-08-11 株式会社村田製作所 共振器、フィルタ、デュプレクサおよび通信装置
DE20012450U1 (de) * 2000-07-18 2000-11-23 Rosenberger Hochfrequenztech Gehäuse für eine integrierte Schaltung
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
AUPR520301A0 (en) 2001-05-23 2001-06-14 Cochlear Limited Transceiver coil for auditory prosthesis
US6633208B2 (en) * 2001-06-19 2003-10-14 Superconductor Technologies, Inc. Filter with improved intermodulation distortion characteristics and methods of making the improved filter
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US7071797B2 (en) * 2002-02-19 2006-07-04 Conductus, Inc. Method and apparatus for minimizing intermodulation with an asymmetric resonator
US20030222732A1 (en) * 2002-05-29 2003-12-04 Superconductor Technologies, Inc. Narrow-band filters with zig-zag hairpin resonator
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6960968B2 (en) * 2002-06-26 2005-11-01 Koninklijke Philips Electronics N.V. Planar resonator for wireless power transfer
US6956188B2 (en) * 2002-12-06 2005-10-18 General Electric Company Induction heating coil with integrated resonant capacitor and method of fabrication thereof, and induction heating system employing the same
CN1332476C (zh) 2003-04-24 2007-08-15 松下电器产业株式会社 高频谐振电路
JP3955308B2 (ja) * 2003-10-15 2007-08-08 松下電器産業株式会社 共振器
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
WO2006011412A1 (ja) * 2004-07-30 2006-02-02 Matsushita Electric Industrial Co., Ltd. 高周波回路素子および高周波回路
KR101134832B1 (ko) 2005-06-17 2012-04-13 엘지이노텍 주식회사 프론트앤드모듈의 공진기
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8791006B2 (en) 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール
KR100869741B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 나선형 인덕터
US7727879B2 (en) * 2007-03-21 2010-06-01 Stats Chippac, Ltd. Method of forming top electrode for capacitor and interconnection in integrated passive device (IPD)
US7782158B2 (en) * 2007-04-16 2010-08-24 Andrew Llc Passband resonator filter with predistorted quality factor Q
TWI402866B (zh) * 2007-08-29 2013-07-21 Ind Tech Res Inst 懸吊式電感元件
US8552595B2 (en) * 2011-05-31 2013-10-08 General Electric Company System and method for contactless power transfer in portable image detectors
US8907227B2 (en) * 2012-08-02 2014-12-09 Hong Kong Science and Technology Research Institute Company Limited Multiple surface integrated devices on low resistivity substrates
JP2012209278A (ja) * 2012-08-03 2012-10-25 Toshiba Lighting & Technology Corp 点灯回路および照明装置
TWI634570B (zh) * 2017-06-19 2018-09-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612656A (en) * 1993-12-24 1997-03-18 Murata Manufacturing Co., Ltd. Resonator with spiral-shaped pattern electrodes
US5708297A (en) * 1992-09-16 1998-01-13 Clayton; James E. Thin multichip module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619001A (en) * 1983-08-02 1986-10-21 Matsushita Electric Industrial Co., Ltd. Tuning systems on dielectric substrates
US4598276A (en) * 1983-11-16 1986-07-01 Minnesota Mining And Manufacturing Company Distributed capacitance LC resonant circuit
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5475262A (en) * 1992-08-07 1995-12-12 Fujitsu Limited Functional substrates for packaging semiconductor chips
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708297A (en) * 1992-09-16 1998-01-13 Clayton; James E. Thin multichip module
US5612656A (en) * 1993-12-24 1997-03-18 Murata Manufacturing Co., Ltd. Resonator with spiral-shaped pattern electrodes

Also Published As

Publication number Publication date
JP3578931B2 (ja) 2004-10-20
JPH11274416A (ja) 1999-10-08
EP0932255A2 (en) 1999-07-28
DE69941168D1 (de) 2009-09-10
US6075427A (en) 2000-06-13
KR19990068092A (ko) 1999-08-25
EP0932255A3 (en) 2001-02-21
EP0932255B1 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
KR100617887B1 (ko) 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US8823466B2 (en) Miniaturized wide-band baluns for RF applications
US7295096B2 (en) Inductor, resonant circuit, semiconductor integrated circuit, oscillator, and communication apparatus
US9819325B2 (en) Time delay filters
US20070253144A1 (en) Electronic component
KR101492268B1 (ko) 반도체 디바이스용 인덕터와 그 제조 방법 및 반도체 디바이스의 형성 방법
CN110959197B (zh) 分布式lc滤波器结构
US6806793B2 (en) MLC frequency selective circuit structures
US7348868B2 (en) Passive component having stacked dielectric layers
KR100668220B1 (ko) 반도체 소자용 인덕터
KR19990070958A (ko) 반도체 집적회로용 유도성 소자
KR100218676B1 (ko) 스피럴 인덕터의 구조
JP5374808B2 (ja) 可変受動デバイス及びこれを用いた半導体装置
EP0963607B1 (en) An integrated circuit having a planar inductor
JP2002299986A (ja) 電子回路ユニット
Paulsen et al. Miniaturization of fixed and tunable filters–where and when to use integrated passive devices
JPH1141003A (ja) 磁気結合回路部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 13

EXPY Expiration of term