KR100668220B1 - 반도체 소자용 인덕터 - Google Patents

Abstract

반도체 소자용 인덕터를 개시한다. 본 인덕터는 수직형 구조로 구성되는데, 복수의 금속 배선층이 각각의 금속 배선층 사이에 적어도 일층의 절연층을 개재하여 상호 중첩되게 교대로 배치된 복수의 수평환부 및 적어도 일층의 절연층을 관통하여 형성되고 상기 복수의 금속 배선층 중 대응하는 두 개의 금속 배선층 각각의 일단을 전기적으로 접속시키는 적어도 하나의 컨택 플러그를 포함하는 복수의 수직환부를 포함하고, 상기 복수의 수평환부 및 상기 복수의 수직환부는 수직면상으로 연속적인 나선을 이루도록 형성한다. 그리하여 인덕터의 나선이 반도체 기판 평면과 수직한 구조의 수직형 인덕터를 구성할 수 있다.

Description

반도체 소자용 인덕터{Inductor for Semiconductor Device}

도 1은 종래의 반도체 소자용 인덕터로서, 인덕터 나선이 반도체 기판 평면에 평행하게 배치된 수평형 인덕터의 예이다.

도 2는 종래의 반도체 소자용 인덕터로서, 복수개의 수평형 인덕터를 적층하여 구성한 적층형 인덕터의 예이다.

도 3은 본 발명에 따른 반도체 소자용 인덕터로서, 인덕터 나선이 반도체 기판 평면에 수직하게 배치된 수직형 인덕터의 수직 단면도이다.

도 4는 도 3에 도시한 수직형 인덕터의 구조를 설명하기 위한 것으로서 각 층의 금속 배선층 및 절연층을 분해하여 도시한 도면이다.

본 발명은 반도체 소자용 인덕터에 관한 것으로, 보다 자세하게는, 인덕터의 나선이 형성된 평면이 반도체 기판의 평면에 수직한 수직형 인덕터에 관한 것이다.

최근 무선 이동 통신 분야의 급속한 기술 발전에 따라 고주파 자원이 필요하게 되었고, 고주파에서 동작하는 소자 및 회로의 요구가 증대되었다. 이들은 주 파수가 높은 영역에서 사용되므로 RF(Radio Frequency) 부품 및 IC로 분류되고 있다.

또한, CMOS(Complementary Metal-Oxide Semiconductor)는 미세 가공 기술이 발전함에 따라 양호한 고주파 특성을 갖게 되었다. 이는 실리콘을 기반으로 하므로 잘 개발된 공정 기술을 이용하여 저가격의 칩을 제작할 수 있을 뿐만 아니라, SOC의 경우 시스템의 중간 주파수 밴드, 디지털 부까지 집적화할 수 있어서 단일 칩으로 제조하는데 가장 적합한 기술로 부상되고 있다.

한편, RF IC 기술은 소자 제작 기술, 회로 설계 기술 및 고주파 패키지 기술의 조합으로 이루어지며, 각 기술이 균형적으로 발전하여야만 경쟁력있는 RF-CMOS 소자를 개발할 수 있으며, 가장 중요한 것은 제조 단가를 줄이는 것이다. 이를 위하여, 공정을 단순화하고 안정화하는 것이 요구되는데, RF-CMOS 또는 바이폴라/BiCMOS 소자의 주된 구성요소들은 RF MOSFET, 인덕터(Inductor), 버랙터(Varactor), MIM 캐패시터, 저항(Risistor)으로 되어 있다. 이중에서 RF-CMOS, 바이폴라/BiCMOS 모두 인덕터의 퀄리티 팩터(Quality Factor; Q)가 낮다는 단점이 있다. 이러한 인덕터의 Q 값을 향상시키기 위하여 소자 형태 이외에 비저항이 낮은 금속을 두껍게 증착하는 것이 요구된다. 또한 인덕터는 턴수(turns), 금속 배선의 폭과 두께, 금속 배선 사이의 간격, 반경 및 형태에 따라 Q 값이 다르게 나타난다.

도 1 및 도 2를 참조하여 종래의 인덕터의 구조를 설명하면 다음과 같다.먼저, 도 1a 및 도 1b에 도시한 인덕터는, 기판에 금속 배선을 평면적으로 형성하여 구성한 수평형 인덕터의 예이다. 여기서, 최상층의 금속 배선층(M1)은 기판에 평행한 평면 상에 나선형으로 형성되어 있다. 또한 인덕터에 전류를 인가하기 위하여 두개의 단자가 필요한데, 금속 배선층(M1)의 일단은 단자 B에 접속된다. 두개의 단자 중 나머지 단자 A는 금속 배선층(M1)의 하부에 형성된 하부 금속 배선층(M2)에 비아 컨택(V1)을 통해 접속되어 있다. 금속 배선층(M1)은 절연층(I1)을 개재하여 하부 금속 배선층(M2)과 분리되어 형성되는데, 하부 금속 배선층(M2)은 비아 컨택(V2)를 통해 금속 배선층(M1)과 접속된다.

도 2a 및 도 2b에는 수평 적층형의 인덕터의 예를 도시하였다. 도 2a에 도시한 수평 적층형 인덕터는 적어도 3층의 금속 배선층(M1, M2 및 M3)을 포함하는데, 각각의 금속 배선층은 절연층(미도시)으로 분리되어 형성된다. 또한, 각각의 금속 배선층(M1, M2 및 M3)는 각각 환형으로 형성되는데 일부분이 개방된 형상을 갖는다. 여기서, 최하부 금속 배선층(M1)은 그 일단이 단자(A)에 접속되고 타단은 비아 컨택(V1)을 통해 중간 금속 배선층(M2)의 일단과 접속된다. 중간 금속 배선층(M2)은 그 일단이 비아 컨택(V1)을 통해 최하부 금속 배선층(M1)과 접속되고, 그 타단은 비아 컨택(V2)을 통해 최상부 금속 배선층(M3)에 접속된다. 마지막으로, 최상부 금속 배선층(M3)은 그 일단이 비아 컨택(V2)을 통해 중간 금속 배선층(M2)와 접속되고 그 타단은 단자(B)에 접속된다.

도 2b에 도시한 수평 적층형 인덕터의 다른 예는 앞에서 설명한 도 2a의 수평 적층형 인덕터와 유사한 구조를 갖는다. 다만, 5층의 금속 배선층(M1 내지 M5)으로 구성되고 각각의 금속 배선층은 C-형상으로 형성된다. 각각의 금속 배선층(M1 내지 M5)는 양단이 이웃하는 다른 금속 배선층과 비아 컨택(V1 내지 V4)을 통해 접속된다. 다만, 최상부 금속 배선층(M5) 및 최하부 금속 배선층(M1)은 그 일단이 각각 단자 A 및 B에 접속된다.

상술한 종래의 인덕터는 모두 기판과 평행한 평면 상에 금속 배선층을 형성하므로 인덕터의 환이 기판과 평행하게 배치된다. 따라서, 수평면 상에서 인덕터를 형성하는 금속 배선층이 점유하는 면적이 커서 반도체 소자의 크기를 소형화하는 데에 어려움이 있다. 또한, 이러한 수평적 배치의 인덕터에서는 전기적 신호가 기판과 수평으로 형성되므로 신호의 손실이 커질 뿐만 아니라 주변에 형성된 다른 반도체 소자에 기생 신호를 발생시켜 제품의 오동작을 야기할 수 있다.

본 발명은 상술한 문제를 해결하기 위한 것으로서, 인덕터의 나선을 반도체 기판의 평면에 수직하게 배치함으로써 인덕터의 나선 턴수를 증가시키는 경우에도 반도체 소자의 소형화가 가능한 수직형 인덕터를 제공하는 것을 목적으로 한다.

또한 본 발명의 다른 목적은, 인덕터의 나선을 수직하게 구성함으로써 전기적 신호가 기판과 수직하게 형성되므로 신호의 손실을 방지하고 주변에 형성된 다른 반도체 소자에 미치는 영향을 최소화할 수 있는 수직형 인덕터를 제공하는 것이다.

본 발명에 따른 반도체 소자용 인덕터는, 복수의 금속 배선층이 각각의 금속 배선층 사이에 적어도 일층의 절연층을 개재하여 상호 중첩되게 교대로 배치된 복수의 수평환부 및 적어도 일층의 절연층을 관통하여 형성되고 상기 복수의 금속 배선층 중 대응하는 두 개의 금속 배선층 각각의 일단을 전기적으로 접속시키는 적어도 하나의 컨택 플러그를 포함하는 복수의 수직환부를 포함하고, 상기 복수의 수평환부 및 상기 복수의 수직환부는 수직면상으로 연속적인 나선을 이루도록 형성하여 구성된다. 그리하여 인덕터의 나선이 반도체 기판 평면과 수직한 구조의 수직형 인덕터를 구성할 수 있다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 반도체 소자용 인덕터의 바람직한 실시예를 설명하기로 한다.

먼저, 도 3에는 본 발명에 따른 반도체 소자용 인덕터의 수직 단면을 도시하였다. 도 3에서 보듯이, 본 발명에 따른 인덕터는 복수의 금속 배선층(M1 내지 M4) 및 복수의 절연층(I1 내지 I4)이 상호 교대로 적층된 반도체 소자 내에 형성된다. 여기서, 반도체 소자를 구성하는 다른 구성요소에 대한 도시는 생략하였으며, 인덕터가 형성되는 영역만을 도시하여 설명한다.

도 3에 도시한 인덕터는 종래의 인덕터와는 달리 수직 구조를 갖는다. 즉, 소정의 폭을 가지는 스트립 형상의 금속 배선층(M1 내지 M4)을 서로 길이가 다르게 형성하되 반도체 기판 평면에 수직한 방향으로 상호 중첩되도록 배치하고, 이러한 금속 배선층을 복수개의 컨택 플러그를 이용하여 접속한다. 여기서, 각각의 금속 배선층을 접속하는 복수개의 컨택 플러그는 인덕터를 구성하는 나선의 일부를 형성한다. 또한, 인덕터의 나선의 양단에 전류를 인가하기 위한 접속 단자를 구비한다.

도 4를 통하여 도 3에 도시한 인덕터의 구조를 보다 자세히 설명하면 다음과 같다. 먼저, 도 4a에서 보듯이, 절연층(I1) 위에 소정의 폭을 가지는 스트립 형상의 금속 배선층(M1)을 형성한다. 여기서 L1, L2, L3 및 L4는 도 3에 도시한 컨택 플러그의 위치 및 각각의 금속 배선층(M1 내지 M4)의 위치 등을 표시하기 위한 가상선이다. 금속 배선층(M1)은 L1 및 L2가 지나가는 영역을 대략 포함하도록 길게 형성된다.

다음으로, 도 4b에서 보듯이, 상기 금속 배선층(M1)을 덮도록 절연층(I2)를 형성하고, 절연층(I2) 위에 금속 배선층(M1)가 대략 중첩되는 위치에서 금속 배선층(M2)를 형성한다. 금속 배선층(M2)는 대략 L3 및 L4에 이르는 영역에 형성되고 L1 및 L2를 넘지 않도록 형성되다.

또한, L1 및 L2가 지나가는 위치 및 금속 배선층(M1)과 중첩되는 위치에서, 절연층(I2)에 비아 홀을 형성하고 상기 비아 홀 내에 금속 플러그를 매설하여 컨택 플러그(V2a 및 V2b)를 각각 형성한다. 그리하여, 컨택 플러그(V2a 및 V2b)는 각각 금속 배선층(M1)의 양단과 전기적으로 접속된다. 또한, 금속 배선층(M2)의 일단에는 접속 단자와 전기적으로 접속하기 위한 단자 접속용 인출부(P2)가 형성되는데, 인출부(P2)는 금속 배선층(M2)가 형성된 평면 상에서 상기 금속 배선층(M2)로부터 측방향으로 연장되어 형성된다.

다음으로, 도 4c에서 보듯이, 금속 배선층(M2) 위에 절연층(I3)을 형성하고, 절연층(I3) 위에 금속 배선층(M3)을 형성한다. 금속 배선층(M3)는 대략 L1 및 L3에 이르는 영역에 형성된다. 금속 배선층(M3)을 형성하기 전에, L1 및 L3 가 지나가는 위치에서 절연층(I3)에 비아 홀 및 금속 플러그를 형성한다. 그리하여, 컨택 플러그(V3a 및 V3c)를 형성함으로써, L1 위치에서의 금속 배선층(M3)의 일단은 컨택 플러그(V3a 및 V2a)를 경유하여 금속 배선층(M1)의 일단과 접속되고, L3 위치에서의 금속 배선층(M3)의 타단은 컨택 플러그(V3c)를 경유하여 금속 배선층(M2)의 일단과 접속된다.

또한, L2의 위치에서 절연층(I3) 내에 비아홀 및 금속 플러그를 형성하여 컨택 플러그(V3b)를 형성한다. 여기서, 컨택 플러그(V3b)는 절연층(I2)에 형성된 컨택 플러그(V2b)와 일직선 상으로 형성되어 금속 배선층(M1)과 접속된다. 나아가, 금속 배선층(M3)의 측면에서 금속 배선층(M3)과 절연 상태를 유지하면서 단자 접속용 컨택 플러그(V3d)를 더 형성한다. 이는 금속 배선층(M2)로부터 연장된 단자 접속용 인출부(P2)와 전기적 접속을 이루기 위한 것이다.

마지막으로, 도 4d에서 보듯이, 금속 배선층(M3) 위에 절연층(I4)를 형성하고, 절연층(I4) 위에 금속 배선층(M4)를 형성한다. 금속 배선층(M4)는 대략 L1 및 L2에 이르는 전 영역에 형성되는데 그 일단에는 접속 단자(A)가 형성되어 있다. 또한, 금속 배선층(M4)을 형성하기 전에 절연층(I4) 내에 비아 홀 및 금속 플러그를 형성하여 컨택 플러그(V4b)를 형성한다. 여기의 컨택 플러그(V4b)는 컨택 플러그(V2b, V3b)를 경유하여 금속 배선층(M1)의 일단과 접속된다.

또한, L4가 지나가는 위치에서 별도의 금속 배선을 형성하여 접속 단자(B)를 구성한다. 접속 단자(B)의 일단은 절연층(I4) 내에 형성된 단자 접속용 컨택 플러그(V4d)와 전기적으로 접속되는데, 컨택 플러그(V4d)는 컨택 플러그(V3d)를 경 유하여 금속 배선층(M2)로부터 연장된 단자 접속용 인출부(P2)와 접속된다. 그리하여, 접속 단자(A, B)를 통해 복수의 금속 배선층(M1 내지 M4) 및 컨택 플러그(V2a, V3a, V3c, V2b, V3b, V4b)로 구성되는 인덕터 나선의 양단에 전기를 인가하게 된다.

상술한 구성의 인덕터는 반도체 기판에 수직한 나선으로 구성되는데, 여기의 나선은 각각의 금속 배선층으로 구성된 복수의 수평환부(M1, M2, M3 및 M4) 및 각각의 컨택 플러그((V2a, V3a, V3c, V2b, V3b, V4b)로 구성된 복수의 수직환부로 구성된다. 도 3 및 도 4에는 턴수가 2인 나선으로 구성된 인덕터를 예시하였다. 여기서, 첫번째 나선은 수평환부(M2), 수직환부(V3c), 수평환부(M3) 및 수직환부(V3a)로 구성된다. 또한 두번째 나선은 수직환부(V2a), 수평환부(M1), 수직환부(V2b, V3b 및 V4b) 및 수평환부(M4)로 구성된다.

본 발명에 따른 수직형 인덕터에서 각각의 금속 배선층은 적어도 일층의 절연층을 개재하여 서로 절연되어 있는데 인덕터의 환의 크기는 절연층의 두께 및 개재된 절연층의 개수 등을 통하여 제어될 수 있다. 또한 수직환부를 구성하는 적어도 하나의 컨택 플러그는 대략 일직선 상으로 배치되는 것이 공정의 효율면에서 바람직하지만, 필요에 따라서는 단계별로 수평환부를 통해 연결함으로써 계단식으로 형성할 수도 있다.

본 발명에 따르면, 인덕터의 나선을 반도체 기판의 평면에 수직하게 배치함으로써 인덕터의 나선 턴수를 증가시키는 경우에도 반도체 소자의 소형화가 가능한 수직형 인덕터를 제공할 수 있다. 그리하여, 인덕터의 나선을 수직하게 구성함으로써 전기적 신호가 기판과 수직하게 형성되므로 신호의 손실을 방지하고 주변에 형성된 다른 반도체 소자에 미치는 영향을 최소화할 수 있다.

본 발명에 따른 수직형 인덕터에 의하면, 100Nm 급 CMOS의 경우와 같이 금속 배선수가 다층으로 형성되는 경우에 반도체 소자의 소형화에 영향을 미치지 않으면서 나선의 턴수를 보다 용이하게 증가시킬 수 있다. 따라서, 금속 배선층수가 증가함에 따라 인덕턴스를 크게 향상시킬 수 있다.

지금까지 본 발명에 따른 반도체 소자용 인덕터에 대하여 바람직한 실시예를 기초로 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로, 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

Claims (6)

1. 복수의 금속 배선층이 각각의 금속 배선층 사이에 적어도 일층의 절연층을 개재하여 상호 중첩되게 교대로 배치된 복수의 수평환부; 및

   적어도 일층의 절연층을 관통하여 형성되고 상기 복수의 금속 배선층 중 대응하는 두 개의 금속 배선층 각각의 일단을 전기적으로 접속시키는 적어도 하나의 컨택 플러그를 포함하는 복수의 수직환부;를 포함하고,

   상기 복수의 수평환부 및 상기 복수의 수직환부는 수직면상으로 연속적인 나선을 이루고,

   상기 나선 중앙부의 일단에 배치된 상기 금속 배선층은 동일 평면상에서 일측 방향으로 연장되어 형성된 단자 접속용 일출부를 포함하며,

   상기 나선의 양단에 배치된 금속 배선층 각각에 접속되는 두 개의 접속단자를 포함하고, 상기 두개의 접속단자 중 어느 하나는 상기 나선 중앙부의 일단에 배치된 상기 금속 배선층의 상기 단자 접속용 인출부와 전기적으로 접속되는 복수의 단자 접속용 컨택 플러그를 포함하는 것을 특징으로 하는 반도체 소자용 인덕터.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 제 1 항에 있어서,

   상기 복수의 금속 배선층은 서로 길이가 다른 스트립 형상을 가지는 것을 특징으로 하는 반도체 소자용 인덕터.

Images