JP5374808B2 - 可変受動デバイス及びこれを用いた半導体装置 - Google Patents

Description

高周波回路に好適に使用される可変受動デバイス及びこれを用いた半導体装置に関し、特に、受動素子特性値を大きな可変幅で可変とすることができ、実装部品の数を低減することができる可変受動デバイス及びこれを用いた半導体装置に関する。

近年、高性能化が進んでいる携帯電話に代表される小型携帯機器等の電子機器の部品数は非常に増大し、電子機器の小型化の要求を満たすために、限定された小さな空間内に多数の部品を収納することが要求されている。電子機器には多種類の高周波回路が使用され、高周波回路は、半導体チップ、受動素子（インダクタ、キャパシタンス、レジスタ）等の多数の部品で構成されている。電子機器の小型化のため、一般に、これらの部品のうち集積化できる部品は、基板やパッケージに搭載されモジュール化されて使用される。

複数の周波数帯に対応可能な無線通信装置に使用される高周波回路では、周波数帯に対応した複数系統の高周波回路を設けて、周波数帯毎に高周波回路を選択的に使用する方式がある。

電子機器の薄型化、小型化、低コスト化が強く要求されているが、この要求に答えるための実装技術として、複数の受動部品、半導体チップを１つのパッケージに搭載するＳｉＰ（System in Package）技術、ウエハレベルで全ての工程を完了させ、チップのパッド電極が再配線層の導体線路を介して外部接続端子に接続されたパッケージを製造するＷＬＰ（Wafer-level Process）技術がある。また、再配線層を利用して受動素子を形成する方法も検討されている。

可変インダタンスに関して、例えば、以下の報告がある。

「発振回路および負荷作動回路」と題する後記の特許文献１には以下の記載がある。

特許文献１の発明は、ＬＣ共振回路の正帰還によって発振する発振回路であって、ＬＣ共振回路は、スイッチ回路によってインダクタンスを可変とするインダクタンス可変部と、容量素子とを含む。

図１８（ａ）、図１８（ｂ）、図１８（ｃ）はそれぞれ、特許文献１に記載の図２、図４、図９であり、図１８（ａ）はインダクタンス可変部の構成の一例を概念的に示す図、図１８（ｂ）は図１８（ａ）に示すインダクタンス可変部の等価回路図、図１８（ｃ）は、図１８（ａ）に示すインダクタンス可変部の変更例の構成を示す回路図である。

図１８（ａ）に示すように、インダクタンス可変部Ｌｖａｒ１は、図示しない半導体基板上に層間絶縁膜を介して形成されたスパイラル状の配線層と、スイッチ回路ＳＷ１〜ＳＷ３とを含む。スパイラル状の配線層は、例えば、アルミニウムや銅等の金属材料で形成されており、その形状は、図１８（ａ）に示すような四角形に限らず、その他の多角形や円形なども含む。

スイッチ回路ＳＷ１〜ＳＷ３は、それぞれ、第１の端子がスパイラル状配線層のターンごとに接続され、第２の端子がインダクタ素子の入出力端子に接続される。スイッチ回路ＳＷ１〜ＳＷ３には、それぞれ、オン／オフ動作を制御するための制御信号Ｓ１〜Ｓ３が入力される。

図１８（ｂ）に示すように、インダクタンス可変部Ｌｖａｒ１は、ターンごとに配設されたスイッチ回路ＳＷ１〜ＳＷ３によって、３つのインダクタ素子Ｌ１、Ｌ２、Ｌ３に分割されている。ここで、インダクタ素子のインダクタンス値をそれぞれＬ１、Ｌ２、Ｌ３とする。

例えば、スイッチ回路ＳＷ１をオンとしたときにおいて、インダクタ素子全体のインダクタンス値はＬ１となる。また、スイッチ回路ＳＷ２をオンとしたときのインダクタンス値は（Ｌ１＋Ｌ２）となる。このように、スイッチ回路ＳＷ１〜ＳＷ３のいずれか１つを選択的にオンすることによって、得られるインダクタンス値は、Ｌ１以上（Ｌ１＋Ｌ２＋Ｌ３）以下を可変範囲とする離散的な値に設定されることになる。

図１８（ｃ）に示す変更例では、インダクタンス可変部Ｌｖａｒ１は、インダクタンスの異なる複数のインダクタ素子Ｌ１〜Ｌ３と、各インダクタ素子の図示しないスパイラル状配線層の一端と入出力端子との間に結合されたスイッチ回路ＳＷ１〜ＳＷ３を備える。

図１８（ａ）のインダクタ可変部は、１つのスパイラル上配線層に複数のスイッチ回路を配設することによって、インダクタンスを可変としていたのに対して、図１８（ｃ）のインダクタ素子は、１つのスパイラル状配線層に１つのスイッチ回路を備えた構成としている。従って、図１８（ｃ）のインダクタ可変部においては、所望のインダクタンスを有するインダクタ素子に対応するスイッチ回路のみをオンすることにより、インダクタンスを変化させることができる。

「表面実装型アンテナ」と題する後記の特許文献２には以下の記載がある。

図１９（ａ）は、特許文献２に記載の図１であり、第１の実施例にかかる表面実装型アンテナを示す斜視図である。図１９（ｂ）は、特許文献２に記載の図２であり、第１の実施例にかかる表面実装型アンテナの等価回路図である。

図１９（ａ）において、表面実装型アンテナ４０１は、セラミック、樹脂等の誘電体を直方体状に成形してなる基体４０２の表面に、放射電極４０３、接地電極４０４、供給電極４０５、及び周波数切換手段４０６を設けてなる。なお、基体４０２は、誘電体でなく磁性体からなるものでもよい。

ここで、放射電極４０３は、基体４０２の一方表面４０２ａに、互いに別体に形成されるマイクロッストリップラインからなる第１の線路４０３a、第２の線路４０３ｂ、及び第３の線路４０３ｃから構成される。このうち、第１の線路４０３ａの一端は、開放端４０３ａ１を形成しており、他端には、基体４０２の一方主面４０２ａの略中央に延びる延在部４０３ａ２が形成される。また、第２の線路４０３ｂは、第１の線路４０３ａの延長ウ上に配置され、一端が第１の線路４０３ａの他端に近接している。また、第２の線路４０３ｂの他端は、基体４０２の端面４０２ｃを経由して他方主面４０２ｂに延びている。また、第３の線路４０３ｃは、延在部４０３ｃ１を有しており、この延在部４０３ｃ１を介して第２の線路４０３ｂの一端近傍に連続し、第２の線路４０３ｂと一体に形成される。

また、接地電極４０４は、基体４０２の他方主面４０２ｂのほぼ全面に形成され、放射電極４０３の第２の線路４０３ｂの他端に連続し、第２の線路４０３ｂと一体に形成される。
また、供給電極４０５は、基体４０２の一方主面４０２ａ、端面４０２ｄ及び他方主面４０２ｂに亘って略コの字状に形成される。供給電極４０５の一端は、基体４０２の一方主面４０２ａにおいて、放射電極４０３の開放端４０３ａ１に近接している。また、他端は、基体４０２の他方主面４０２ｂにおいて、接地電極４０４に対して、基体４０２の素地を介して配置されることにより、接地電極４０４から電気的に絶縁されている。

また、周波数切換手段４０６は、切換電極４０７、チョーク用の抵抗４０８、半導体素子としてのダイオード４０９、及びバイパス用のコンデンサ４１０からなる。このうち、抵抗４０８、ダイオード４０９、及びコンデンサ４１０はそれぞれ、チップ部品からなる。なお、半導体素子として、ダイオード以外に例えば、トランジスタ、又はＦＥＴ等の素子を用いてもよい。

ここで、切換電極４０７は、基体４０２の一方主面４０２ａ上の放射電極４０３の開放端４０３ａ１近傍から、基体４０２の側面４０２ｅを経由して他方主面４０２ｂに至り、接地電極４０４に対して、基体４０２の素地を介して配置されることにより、接地電極４０４から電気的に絶縁されている。また、抵抗４０８は、放射電極４０３の第１の線路４０３ａの開放端４０３ａ１側と切換電極４０７との間に配置され、第１の線路４０３ａと切換電極４０７とを接続している。また、ダイオード４０９は、放射電極４０３を構成する第１、第２の線路４０３ａ、４０３ｂ間に配置され、これらの２つの線路を接続している。また、コンデンサ４１０は、第１の線路４０３ａの延在部４０３ａ２と、第３の線路４０３ｃとの間に配置され、これら２つの線路を接続している。

このように構成される表面実装型アンテナ４０１は、とくに図示しないが、回路配線基板上に実装され、切換電極４０７がセット側の電圧制御機構に接続されて用いられる。次に、表面実装型アンテナ４０１の動作を、図１９（ｂ）を用いて説明する。

図１９（ｂ）において、ｆは高周波信号源であり、Ｃ１は放射電極４０３の開放端４０３ａ１と供給電極４０５との間に発生する容量、Ｃ２は接地電極４０４と供給電極４０５との間に発生する容量、Ｃ３は放射電極４０３の第１の線路４０３ａの開放端４０３ａ１と接地電極４０４との間に発生する容量である。また、Ｒ１は、抵抗４０８による抵抗であり、Ｃ４は、表面実装型アンテナ４０１が実装される回路配線基板上に設けられるバイパス用コンデンサ（図示せず。）による容量である。Ｌ１、Ｌ２、Ｌ３は、それぞれ第１乃至第３の線路４０３ａ、４０３ｂ、４０３ｃを構成するマイクロッストリップラインであり、Ｃ５はコンデンサ４１０による容量である。また、周波数切換手段４０６を構成するダイオード４０９は、第１、第２の線路４０３ａ、４０３ｂ間に直列に接続されると共に、第３の線路４０３ｃは、第１、第２の線路４０３ａ、４０３ｂ間に接続され、かつ、ダイオード４０９に対して並列に接続される。そして、高周波信号源ｆから供給電極４０５印加された高周波信号は、容量Ｃ１により、放射電極４０３と電磁界結合し、電波となって放射される。

ここで、セット側の電圧制御機構（図示せず。）から、表面実装型アンテナ４０１の周波数切換手段４０６を構成するダイオード４０９に対して電圧が印加され、この入力電圧が調整されることにより、ダイオード４０９がオン／オフする。ダイオード４０９のオフ時には、放射電極４０３を構成する第１乃至第３の線路４０３ａ、４０３ｂ、４０３ｃが互いに導通し、表面実装型アンテナ４０１のインダクタンス成分は、マイクロッストリップラインＬ１、Ｌ２、Ｌ３により構成される。一方、ダイオード４０９のオン時には、第１の線路４０３ａ及び第２の線路４０３ｂのみが導通し、表面実装型アンテナ４０１のインダクタンス成分は、マイクロッストリップラインＬ１及びＬ２により構成される。このように、ダイオード４０９がオン／オフさせ、アンテナの共振周波数を規定するインダクタンス成分を変化させることにより、複数の共振周波数を実現することができる。

なお、「磁性膜及びその形成方法」と題する後記の特許文献３には、形成する磁性膜の原料となる微粒子粉末をエアロゾル化して基板などの被成膜物に衝突させ、厚膜を形成するエアロゾル・デポジション（ＡＤ）法を行うための磁性膜形成装置に関する記載がある。

特開２００４−２６６７１８号公報（段落００２６、段落００４０〜００５０、段落００７６〜００７９、図２、図４、図９） 特開平１１−６８４５６号公報（段落００１３〜００２３、図１、図２） 特開２００３−２９７６２８号公報（段落００２２〜００２８、図１）

電子機器には多種類の高周波回路が使用され、高周波回路には、多数の受動素子が使用されている。例えば、携帯電話の通信系のＲＦＩＣでは、ＧＨｚオーダーの信号処理を行う際に、多数のインダクタを実装、内蔵させる必要がある。また、携帯電話では送受信の周波数の違いや、ＬＡＮ、携帯、ＰＨＳ等では利用する周波数が違うため、周波数毎に整合回路に必要とされる受動部品（ＬＣＲ）の定数（以下の説明では、この定数を受動素子特性値と呼び、受動素子がインダクタの場合、特性値はインダクタンスであり、受動素子がキャパシタの場合、特性値はキャパシタンスであり、受動素子がレジスタの場合、特性値はレジスタンスである。）が変化し、多数の受動部品を必要としていた。

また、例えば、周波数帯に対応した複数系統の高周波回路を設けて、周波数帯毎に高周波回路を選択的に使用し、複数の周波数帯に対応する無線通信装置では、周波数帯毎に選択的に使用される独立した系統の高周波回路が形成されているので、各系統の高周波回路の形成には、多数の受動素子が必要となるので、小型化、低コスト化が困難であるという問題がある。

高周波回路は、多数の受動素子を必要とするため、コスト、実装面積が増大し、電子機器の小型化の障害となっている。電子機器の小型化、低コスト化を実現するためには、小型の受動部品を用いて、小さい面積に実装できるのが望ましい。高周波回路において、よく使用されるスパイラルコイル等によって、大きなインダクタンスを実現しようとすると、大きな実装面積が必要となり、高周波回路の小型化が困難になってしまう問題があり、インダクタの小型化が望まれている。

特に、可変インダクタを可変幅の大きな構成として、半導体チップに小面積で形成できれば、素子集約が可能となり、実装面積の低減、コストの低減、製造工程の短縮につながり、電子機器の製造上のメリットは非常に大きい。

従来技術の可変受動素子では、可変受動素子を小面積で形成し、しかも可変幅を大きくすることについては、十分な配慮がなされていなかった。

本発明は、上述したような課題を解決するためになされたものであって、その目的は、受動素子特性値を大きな可変幅で可変とすることができ、実装部品の数を低減することができる可変受動デバイスを提供することにある。

即ち、本発明は、基板に形成された複数の受動素子と、前記複数の受動素子から所望の前記受動素子を選択することと、選択された複数の前記受動素子を直列又は並列に接続することとの少なくとも一方を実行するための複数のスイッチ素子とを有し、前記スイッチ素子によって受動素子特性値を可変とする、可変受動デバイスに係るものである。

また、本発明は、上記の可変受動デバイスを用いた半導体装置に係るものである。

本発明によれば、基板に形成された複数の受動素子から所望の前記受動素子を選択することと、選択された複数の前記受動素子を直列又は並列に接続することとの少なくとも一方を実行するための複数のスイッチ素子を使用するので、大きな可変幅で受動素子特性値を可変とすることができる可変受動素子を提供することができる。この可変受動素子を用いることによって、実装部品の数を低減することができ、小型化、低コスト化を図ることができる半導体装置を提供することができる。

本発明の可変受動デバイスでは、前記受動素子特性値は、インダクタンス、キャパシタンス、レジスタンスの少なくとも何れか１つである。前記複数の受動素子は、インダクタ、キャパシタ、レジスタの少なくとも何れか１種類を含み、インダクタンス、キャパシタンス、レジスタンスの少なくとも何れか１つの値（受動素子特性値）を可変とすることができる。

また、前記複数の受動素子が積層して形成されている構成とするのがよい。前記複数の受動素子を積層する構成とするので、小さな面積で可変受動素子を形成することができ、半導体装置の小型化、低コスト化を図ることができる。

また、前記スイッチ素子が前記複数の受動素子の下方に形成されている構成とするのがよい。前記スイッチ素子と前記複数の受動素子の下方に前記スイッチ素子を形成するので、半導体装置の小型化、低コスト化を図ることができる。

また、前記複数の受動素子がスパイラル状コイルによって構成されたインダクタ素子である構成とするのがよい。インダクタンス素子をスパイラル状コイルによって構成し、複数のスパイラル状コイルを、大きな面積を必要とせずに、積層して形成することによって、小型でしかもインダクタンスの可変幅の大きな可変インダクタ素子を提供することができる。これを用いることによって、実装部品の数を低減することができ、大きなインダクタンスが必要とされる高周波回路を回路要素としてもつ半導体装置の小型化、低コスト化が可能となる。

また、前記各スパイラル状コイルには同じ方向に電流が流される構成とするのがよい。前記各スパイラル状コイルには同じ方向に電流が流されるので、前記各スパイラル状コイルで発生される磁束は相互に打ち消されないので、可変インダクタ素子は小さな面積で形成され、大きなインダクタンスを与え、大きな可変幅を実現することができる。

また、信号の周波数に応じて前記スイッチ素子が制御されて、前記所望の受動素子が選択され、インダクタンスが可変とされる構成とするのがよい。例えば、無線通信機器において、送信信号、受信信号の周波数に応じてそれぞれ、前記スイッチ素子が制御され、送信信号、受信信号の信号処理を行う各系統の高周波回路に必要とされるインダクタ素子が選択される。信号の周波数毎の各系統の高周波回路で使用される受動素子は共有され、各系統に応じて受動素子が選択使用されるので、高周波回路が複数必要とされる場合、電子機器の小型化、低コスト化を可能とする可変受動デバイスを提供することができる。

また、前記受動素子がキャパシタ素子である構成とするのがよい。上記したインダクタンス素子の共有と同じようにして、キャパシタ素子を使用する構成とすることができ、共振回路等の高周波回路を複数必要とする場合、電子機器の小型化、低コスト化に貢献する。

また、前記基板が半導体基板であり、この半導体基板に前記スイッチ素子が組み込まれている構成とするのがよい。同一の半導体基板に前記複数の受動素子及び前記スイッチ素子を組み込む構成とするので、ウエハレベルプロセスによる一連のプロセスによって可変受動デバイスを効率よく安価に製造することができる。

本発明の半導体装置では、可変受動デバイスが組み込まれた携帯電話である構成とするのがよい。可変受動デバイスを携帯電話の構成部品として組み込むことによって、複数の周波数を用いて送信、受信を行う携帯電話において、フィルタ処理を行い周波数の分離を行う高周波回路を、実装部品の数の低減によって、小型で低コストに作製することができる。

以下、図面を参照しながら本発明よる実施の形態について詳細に説明する。なお、各図面では、実施の形態に係る可変受動デバイスのみを示しており、同じ半導体基板には半導体装置を構成するアナログ回路やディジタル回路が形成されているが、これらの回路は省略している。

以下の説明では、可変受動デバイスの代表例として、インダクタンスを可変とする可変インダクタの機能をもった可変受動デバイスを例にとって説明する。

多くの種類の高周波回路では信号の周波数又は周波数帯毎に多数のインダクタを実装する必要があるが、本発明の実施の形態では、周波数又は周波数帯毎に必要であったインダクタを共用する構成として、スイッチ回路によって周波数又は周波数帯毎に必要なインダクタを選択して使用する構成とする。スイッチ回路のスイッチはＭＭＩＣ（Microwave Monolithic IC）スイッチ等を使用する。インダクタンスの可変幅を考慮して、インダクタ、スイッチ回路の設計を行い、制御信号電圧によるスイッチのオンオフの真理値表によって、インダクタンスを変化させる構成とする。

スイッチ回路によって選択されたインダクタを直列又は並列接続することによって、インダクタンスを可変としコントロールすることができる。インダクタンスの可変幅は、シミュレーション計算に基づいて予め設計段階で調整することができる。

インダクタは高誘電膜の中に形成することによってＱ値が上昇する。また、インダクタを形成する導体を流れる電流方向での断面積が大きくすればＱ値を大きくすることができる。

可変インダクタを構成するインダクタ素子は、代表的には、スパイラルコイルによって構成される。可変インダクタは、積層された複数のスパイラルコイルと、これらスパイラルコイルが接続されるスイッチ回路から構成される。複数のスパイラルコイルの下部に形成されたＭＭＩＣスイッチ回路によって、スパイラルコイルを選択し直列又は並列接続することで、インダクタンスを可変とすることができる。

複数のスパイラルコイルは半導体基板上に形成されたスイッチ回路の上方に配置される。スイッチ回路の上方、例えば、直上に複数のスパイラルコイルを形成することによって、チップ面積を低減することができる。複数のスパイラルコイルは半導体基板の上部に配置される基板の内部に形成してもよい。

スイッチ回路によって選択されたスパイラルコイルの直列又は並列接続によって、インダクタンスを可変とすることができるが、例えば、信号の周波数又は周波数帯毎にスイッチ回路のスイッチを切り換えることによって、信号の周波数又は周波数帯に対応してインダクタンスを可変とすることができる。接続されるスパイラルコイルの選択は、信号の周波数又は周波数帯に対応してスイッチ回路に入力された制御信号によって真理値表に従って行われ、所望のインダクタンスを選択することができる。

可変インダクタのインダクタンスの可変幅は、複数のスパイラルコイルに関し、各スパイラルコイルの径の大きさ（巻き数）、太さ、スパイラルコイルの径の大きさ（巻き数）の比等の条件を変更することによって、シミュレーション計算に基づいてインダクタンスを推定し、予め設計段階で調整することができる。従って、可変幅の範囲にあるインダクタンスの所望の複数の値を生成するために、直列又は並列接続すべきスパイラルコイルとして、どのような条件（例えば、巻き数、導体太さ、導体長さ等の条件。）をもつコイルを形成しておく必要があるかを、予めシミュレーション計算に基づいて設計しておくことによって、所望の機能をもった可変インダクタを形成することができる。

また、スパイラルコイルの積層構造によって、各スパイラルコイル間の結合係数を積層間で最大にできる配線構造として、各スパイラルコイルを流れる電流方向が同じとなるようにすることで、各スパイラルコイルで発生される磁束の方向を揃えて、インダクタンスを大きくすることができ、Ｑ値を向上させることができる。即ち、各スパイラルコイルにおいて同じ周回方向に電流が流れ、スイッチ回路から各スパイラルコイルへ同じ方向から電流が流れるように、各スパイラルコイルからスイッチ回路へ同じ方向から電流が流れるように、スイッチ回路のイン方向とアウト方向の向きを揃えるようにする。

なお、複数のスパイラルコイルを用いた可変インダクタの構成において、各スパイラルコイルを、キャパシタに置き換えた構成とすることによって、キャパシタンスを可変とする可変キャパシタとして機能する可変受動デバイスを構成することができる。可変キャパシタとして機能する可変受動デバイス、可変インダクタとして機能する可変受動デバイスを用いることによって、予め形成された複数のスパイラルコイル及びキャパシタから所望のものを選択し、直列又は並列接続することによって、所望の共振周波数をもったＬＣ回路を形成することができる。

以下、可変インダクタとして機能する可変受動デバイスの構成を詳細に説明する。

図１は、本発明の実施の形態における、可変受動デバイスの構成例を説明する図であり、図１（Ａ）は平面図、図１（Ｂ）はＷ−Ｗ部の断面図、図１（Ｃ）は可変受動素子の要素を示す図である。

図１（Ａ）に示す構成例では、可変受動デバイスは、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの３層からなり、絶縁層４ｂの内部に形成された受動素子層と、各層の受動素子が接続されるスイッチ回路２から構成され、シリコン基板３上に形成されている。第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各層の受動素子はそれぞれ、第１層受動素子用配線導体９ａ、第２層受動素子用配線導体９ｂ、第３層受動素子用配線導体９ｃによって、絶縁層４ａによって分離された、各層の受動素子に対する、スイッチ回路２の入出力端子（パッド）に接続されている。

スイッチ回路２には、各層の受動素子に対する入力端子のそれぞれがスイッチ素子を介して接続される入力端子（外部回路から電流が入力される。）と、各層の受動素子に対する出力端子のそれぞれがスイッチ素子を介して接続される出力端子（外部回路へ電流が出力される。）と、制御信号入力端子とが設けられており、更に、スイッチ素子は、必要に応じて、各層の受動素子に対する入力端子の間、各層の受動素子に対する出力端子の間、各層の受動素子に対する入力端子と出力端子との間に配置される。なお、スイッチ素子として、例えば、ＦＥＴ（電界効果型トランジスタ）素子、ダイオード素子等が使用される。

スイッチ回路２に入力された制御信号に基づいて、スイッチ回路２を構成する複数のスイッチ素子によって、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃから、所望の受動素子を選択すること、選択された複数の受動素子を直列又は並列に接続することの少なくとも一方が実行される。この結果、複数のスイッチ素子によって、所望の受動素子特性値を生成するために各層の受動素子による電流経路が設定される。

スイッチ回路２の電流出力端子（外部回路へ電流が出力される出力端子）及び電流入力端子（外部回路から電流が入力される入力端子）は、それぞれ、スイッチ素子によって選択された各層の受動素子が接続され使用される外部回路（図示せず。）に接続される。

図１（Ｂ）に示す断面図中の矢印は、第１層受動素子用配線導体９ａ、第２層受動素子用配線導体９ｂ、第３層受動素子用配線導体９ｃの各配線導体を流れる電流方向、即ち、スイッチ回路２から各層の受動素子へ電流が入力するＩＮ方向、各層の受動素子からスイッチ回路２へ電流が入力するＯＵＴ方向、を示している。図１（Ｂ）に示すように、各配線導体を、各層の受動素子の間に配置せず、各層の受動素子の横方向に配置することによって、３層からなる受動素子層の薄型化を図っている。なお、各配線導体は、アルミニウム配線、銅配線等の基板配線材料が使用される。

なお、図１に示す例では、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを層状に形成して、これらの下方にスイッチ回路２を配置しているが、他の配置も可能である。面積が増大するが、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを同一平面となるように形成し、これらの下方又は横方向にスイッチ回路２を配置することもできる。

図１（Ｃ）に示すように、可変受動素子の要素として、各種の巻き数、長さをもったスパイラルインダクタを代表例とするインダクタ、各種の面積、間隔をもって形成された２枚の電極間に各種の誘電体を配置したキャパシタ、各種の面積、間隔をもって形成された２枚の電極間を各種の抵抗体で繋いだレジスタがある。インダクタはミアンダコイル等の他の種類のコイルによってもよい。また、レジスタとして半導体抵抗素子を用いてもよい。

キャパシタ素子の誘電体層は、熱硬化性樹脂に高誘電率フィラーを分散させた誘電体材料を用いて形成することができる。高誘電率フィラーとして、例えば、チタン酸塩、ジルコン酸塩、誘電体セラミック組成物を使用することができる。レジスタ素子の抵抗層は、熱硬化性樹脂に導電フィラーを分散させた抵抗材料を用いて形成することができる。導電フィラーとして、例えば、カーボンフィラー、銅、銀、ニッケル、クロム等の金属フィラーを用いることができる。熱硬化性樹脂として、耐熱性、電気絶縁性の点からエポキシ樹脂を使用するのが好ましい。

図１では、３層の受動素子層を例示しているが、受動素子層は３層に限定されず、２層でもよいし、４層以上でもよい。

次に、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃによる可変受動デバイスの構成例について説明する。

（１）第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを、スパイラルコイルによって構成されるインダクタとすることができる。第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各層にそれぞれ、複数のスパイラルコイルを形成してもよい。スパイラルコイルの代わりにミアンダコイルを使用することもできる。また、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの３層に限らず、受動素子層を４層以上としてもよい。

（２）第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを、キャパシタとすることができる。第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各層にそれぞれ、複数のキャパシタを形成してもよい。また、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの３層に限らず、４以上の多層とすることができる。

（３）第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを、レジスタとすることができる。第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各層にそれぞれ、複数のレジスタを形成してもよい。また、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの３層に限らず、受動素子層を４層以上としてもよい。

（４）第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃを、互いに異なる種類の受動素子として、インダクタ、キャパシタ、レジスタから構成された各層をそれぞれ受動素子層１ａ、１ｂ、１ｃに対応させる。但し、どの層にどの種類の受動素子を対応させるかは任意である。各層には複数の受動素子を形成することもできる。また、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各層を複数層設けて、受動素子層を４層以上としてもよい。

（５）複数のインダクタとこれらが接続されたスイッチ回路による可変インダクタ、複数のキャパシタとこれらが接続されたスイッチ回路による可変キャパシタ、複数のレジスタとこれらが接続されたスイッチ回路による可変レジスタを、任意に組み合わせて集積化して、可変受動デバイスとすることができる。この可変受動デバイスでは、受動素子を直列又は並列接続することができる。

（６）単数又は複数のインダクタ、単数又は複数のキャパシタ、単数又は複数のレジスタが、任意に組み合わされて形成された層を複数積層して形成された受動素子と、これら各層における受動素子が接続されたスイッチ回路とをシリコン基板に形成して、スイッチ回路によって、インダクタ、キャパシタ、レジスタを選択して、直列又は並列接続することができ、可変受動デバイスとすることができる。

なお、受動素子の中でも、大きな値をもつインダクタを得るために、スパイラルコイルがよく用いられるが、スパイラルコイルによって大きな可変幅をもつように可変インダクタを、面積を増大させることなく構成するためには、少なくとも２層以上にスパイラルコイルを積層することによって構成すればよい。より可変幅の大きな可変インダクタを構成するためには、単数又は複数のスパイラルコイルが形成された層を複数積層すればよい。

また、可変受動デバイスの構成としてインダクタを含む場合、例えば、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃがインダクタを含む場合、図１（Ｂ）に示すように、スイッチ回路２からの電流は、同じ方向から、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃの各周回導体部分（スパイラル状、ミアンダ状等に形成され、周回する導体部分が平面状をなす部分をいう。）に流れ、スイッチ回路２の面に略平行なこれらの周回導体部分を同じ周回方向に流され、これらの周回導体部分からスイッチ回路２に戻る電流（リターン電流）の方向をスイッチ回路２の面に直交させるようにして、リターン電流による磁束とスイッチ回路２を流れる電流による磁束との磁気結合をできるだけ少なくなるようにする。

また、第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃは、無機又は有機材料から構成される基板に形成することもできる。第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃが形成された無機又は有機材料の基板は、バンプ電極によってスイッチ回路２に電気的に接続され垂直方向に積層される。

次に、受動素子の具体例としてインダクタをとって詳細に説明する。

図２は、本発明の実施の形態における、可変インダクタとして機能する可変受動素子の構成例を説明する図であり、図２（Ａ）はスイッチ回路を示す平面図、図２（Ｂ）はスパイラルコイルとスイッチ回路の接続例を示す断面図である。

本実施の形態の構成例では、図１に示す第１層受動素子１ａ、第２層受動素子１ｂ、第３層受動素子１ｃはそれぞれ、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０によるインダクタである。

図２に示す構成例では、可変インダクタは、絶縁層７の内部に形成された３層のインダクタ層と、各層のインダクタをなすスパイラルコイルが接続されるスイッチ回路１８から構成され、シリコン基板１９上に形成されている。

第１層スパイラルコイル（Ｌ１）１０の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路１８の入力端１４−１、出力端１６−１に接続され、第２層スパイラルコイル（Ｌ２）２０の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路１８の入力端１４−２、出力端１６−２に接続され、第３層スパイラルコイル（Ｌ３）３０の電流入力端、電流出力端は配線導体によってそれぞれ、スイッチ回路１８の入力端１４−３、出力端１６−２に接続されている。各層のスパイラルコイルに対する入出力端子（パッド）は絶縁層１７によって分離されている。

スイッチ回路１８には、外部回路（図示せず。）から電流が入力される入力端子（ＩＮ）と、外部回路へ電流が出力される出力端子（ＯＵＴ）とが設けられている。

第１層スパイラルコイル（Ｌ１）１０の電流入力端が接続される入力端（P1in）１４−１、第２層スパイラルコイル（Ｌ２）２０の電流入力端が接続される入力端（P2in）１４−２、第３層スパイラルコイル（Ｌ３）３０の電流入力端が接続される入力端（P3in）１４−３がそれぞれ、スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）１２−１、１２−２、１２−３を介して、入力端子（ＩＮ）に接続される。

第１層スパイラルコイル（Ｌ１）１０の電流出力端が接続される出力端（P1out）１６−１、第２層スパイラルコイル（Ｌ２）２０の電流出力端が接続される出力端（P2out）１６−２、第３層スパイラルコイル（Ｌ３）３０の電流出力端が接続される出力端（P3out）１６−３がそれぞれ、スイッチ（ＳＷ４、ＳＷ５、ＳＷ６）１２−４、１２−５、１２−６を介して、出力端子（ＯＵＴ）接続される。

また、スイッチ回路１８には、入力端（P2in）１４−２と出力端（P1out）１６−１との間にスイッチ（ＳＷ７）１２−７が、入力端（P3in）１４−３と出力端（P2out）１６−２との間にスイッチ（ＳＷ８）１２−８が、入力端（P2in）１４−２と入力端（P3in）１４−３との間にスイッチ（ＳＷ９）１２−９が、それぞれ設けられている。

また、スイッチ回路１８には、スイッチ（ＳＷ１〜ＳＷ９）１２−１〜１２−９のオンオンオフの制御を行いスイッチ回路１８のモードを指定するための、制御信号入力端子（ＣＴＬＡ、ＣＴＬＢ、ＣＴＬＣ）が設けられている。

なお、スイッチ回路１８には、必要に応じて、入力端１４−１、１４−２、１４−３の間、出力端１６−１、１６−２、１６−３の間、入力端１４−１、１４−２、１４−３と出力端１６−１、１６−２、１６−３との間に設けられ、制御信号入力端子（ＣＴＬＡ、ＣＴＬＢ、ＣＴＬＣ）からの入力によって、スイッチ回路１８のモードを指定することができる。

制御信号入力端子（ＣＴＬＡ、ＣＴＬＢ、ＣＴＬＣ）から入力された制御信号に基づいて、スイッチ（ＳＷ１〜ＳＷ９）１２−１〜１２−９のオンオフが制御され、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０から、所望のスパイラルコイルの接続を選択すること、選択された複数のスパイラルコイルを直列又は並列に接続することの少なくとも一方が実行される。この結果、複数のスイッチによって、所望のインダクタンス（受動素子特性値）を生成するために各層のスパイラルコイルによる電流経路が設定される。

スイッチ回路１８の電流出力端子（ＯＵＴ：外部回路（図示せず。）へ電流が出力される出力端子）及び電流入力端子（ＩＮ：外部回路から電流が入力される入力端子）は、それぞれ、スイッチ（ＳＷ１〜ＳＷ９）１２−１〜１２−９のオンオフによって選択されたスパイラルコイルが接続され使用される外部回路に接続される。

図２（Ａ）及び図２（Ｂ）に示す矢印は、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０、配線導体を流れる電流方向を示している。第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０では、同方向に電流が流れている。

図２（Ｂ）に示すように、各層のスパイラルコイルは、２層の導体層から構成され、スパイラルコイルへの電流の入力（ＩＮ）方向、スパイラルコイルからの電流の出力（ＯＵＴ）方向は、共にスパイラルコイルの周回導体部分の横方向である。配線導体を、各層のスパイラルコイルの間に配置せず、各層のスパイラルコイルの横方向に配置することによって、３層からなるスパイラルコイル層の薄型化を図っている。

図２（Ｂ）に示すように、スイッチ回路１８からの電流は、同じ下方の方向から、３層の各スパイラルコイルの周回導体部分に流れ、スイッチ回路１８の面に略平行なこれら周回導体部分を同じ周回方向に流され、これら周回導体部分からスイッチ回路１８に戻る電流（リターン電流）の方向をスイッチ回路２の面に直交させて同じ上方の方向から流れるようにして、リターン電流による磁束とスイッチ回路２を流れる電流による磁束との磁気結合を抑制している。

なお、スパイラルコイルに限定されず、ミアンダコイル等の他の種類のコイルを使用することもでき、３層に限らず４層以上としてもよい。

また、上記の３層の各層にそれぞれ、複数のスパイラルコイルを形成し、３層に限らず４層以上としてもよい。単数又は複数のスパイラルコイルが形成された層を複数積層することによって、より可変幅の大きな可変インダクタを構成することができる。

図３は、本実施の形態における、スイッチ回路のスイッチのオンオフ例を説明する図であり、図３（Ａ）はスイッチ回路の３モードと真理値表の例を説明する図、図３（Ｂ）はスイッチ回路のスイッチのオンオフによるスパイラルコイルの接続例を説明する図である。

先述したように、制御信号入力端子（ＣＴＬＡ、ＣＴＬＢ、ＣＴＬＣ）から入力された制御信号（Ｌ（低）レベル信号又はＨ（高）レベル信号）に基づいて、スイッチ（ＳＷ１〜ＳＷ９）１２−１〜１２−９のオンオフが制御される。

図３（Ａ）に示す、スイッチ回路の３モードの例は、携帯電話における送信フィルタ（ＴＸ）、受信フィルタ（ＲＸ）における周波数を２ＧＨｚ、１．７ＧＨｚ、８００ＭＨｚとするモードである。回路−１は、スイッチ（ＳＷ１〜ＳＷ９）１２−１〜１２−９のうち、ＳＷ１及びＳＷ４がオンとされ他はオフとされた回路であり、インダクタンス２ｎＨを生成するための回路である。回路−２は、ＳＷ１、ＳＷ５、ＳＷ７がオンとされ他はオフとされた回路であり、インダクタンス４ｎＨを生成するための回路である。回路−３は、ＳＷ１、ＳＷ６、ＳＷ７、ＳＷ８がオンとされ他はオフとされた回路であり、インダクタンス１０ｎＨを生成するための回路である。回路−１、回路−２、回路−３については、図４、図５、図６で説明する。

図３（Ａ）から明らかなように、回路−１、回路−２、回路−３においては、第１層スパイラルコイル（Ｌ１）１０が共用される構成であり、回路−２、路−３においては、第２層スパイラルコイル（Ｌ２）２０が共用される構成となっている。

図３（Ａ）に示す、インダクタンス２ｎＨを生成するための回路−１、インダクタンス４ｎＨを生成するための回路−２、インダクタンス１０ｎＨを生成するための回路−３の各回路を実現するための、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の構成を、以下に、例示する。

第１層スパイラルコイル（Ｌ１）１０は、Ａｌもしくは銅配線をコイル導体とする巻き数５回のコイルであり、コイル導体の厚さ１μｍ、コイル導体の幅１０μｍ、周回するコイル導体の間隔１０μｍ、外径１０００μｍである。第２層スパイラルコイル（Ｌ２）２０は、Ａｌもしくは銅配線をコイル導体とする巻き数５回のコイルであり、コイル導体の厚さ１μｍ、コイル導体の幅１０μｍ、周回するコイル導体の間隔１０μｍ、外径１０００μｍである。第３層スパイラルコイル（Ｌ３）３０は、Ａｌもしくは銅配線をコイル導体とする巻き数５回のコイルであり、コイル導体の厚さ１μｍ、コイル導体の幅１０μｍ、周回するコイル導体の間隔１０μｍ、外径１０００μｍである。

第１〜第３層スパイラルコイルは絶縁層Ｓｉ₃Ｎ₄（例えば、厚さ９μｍ）中に積層され形成される。

図３（Ｂ）に示すように、図３（Ａ）に示すモード以外による、インダクタンスの生成が、回路−ａ〜回路−ｎ等によって可能であり、インダクタンスの可変幅を大きくできるようにしている。なお、図３（Ｂ）では、簡単のために、第１層スパイラルコイル（Ｌ１）１０をＬ１、第２層スパイラルコイル（Ｌ２）２０をＬ２、第３層スパイラルコイル（Ｌ３）３０をＬ３によって示し、スパイラルコイルへの電流入力方向をＩＮ、スパイラルコイルからの電流出力方向をＯＵＴによって示している。図３（Ｂ）に示すように、例示したスパイラルコイルＬ１、Ｌ２、Ｌ３の各周回導体部分を流れる電流方向は同じ方向である。

図３（Ｂ）には、回路−ａ〜回路−ｎにおけるスパイラルコイルＬ１、Ｌ２、Ｌ３の接続の態様と、オンとされるスイッチ（ＳＷ）のみが明示されている（オフとされるスイッチは図示せず。）。

回路−ａ、回路−ｂはそれぞれ、スパイラルコイルＬ１、Ｌ２のみよってインダクタンスを生成する回路である。

回路−ｃ、回路−ｄ、回路−ｅはそれぞれ、スパイラルコイルＬ１、Ｌ２、Ｌ３のなかから選択された２つのコイルの直列接続によってインダクタンスを生成する回路である。

回路−ｆ〜回路−ｈはそれぞれ、スパイラルコイルＬ１、Ｌ２、Ｌ３のなかから選択された２つのコイルの並列接続によってインダクタンスを生成する回路である。回路−ｉは、スパイラルコイルＬ１、Ｌ２、Ｌ３の３つのコイルの並列接続によってインダクタンスを生成する回路である。回路−ｊ〜回路−ｌ（エル）はそれぞれ、スパイラルコイルＬ１、Ｌ２、Ｌ３のなかから選択された２つのコイルの直列接続と、残る１つのスパイラルコイルとを並列接続することによって、インダクタンスを生成する回路である。回路−ｍ、回路−ｎはそれぞれ、スパイラルコイルＬ１、Ｌ２、Ｌ３のなかから選択された２つのコイルの並列接続と、残る１つのスパイラルコイルとを直列接続することによって、インダクタンスを生成する回路である。

図４は、本実施の形態における、スイッチ回路の接続例−１を説明する図であり、図４（Ａ）は回路−１（図３を参照。）を示す図、図４（Ｂ）は接続されたスパイラルコイルを示す図である。

図５は、本実施の形態における、スイッチ回路の接続例−２を説明する図であり、図５（Ａ）は回路−２（図３を参照。）を示す図、図５（Ｂ）は接続されたスパイラルコイルを示す図である。

図６は、本実施の形態における、スイッチ回路の接続例−３を説明する図であり、図６（Ａ）は回路−３（図３を参照。）を示す図、図６（Ｂ）は接続されたスパイラルコイルを示す図である。

図４に示すように、回路−１は、ＳＷ１及びＳＷ４がオンとされ他はオフとされ、第１層スパイラルコイル（Ｌ１）１０によって、インダクタンス２ｎＨを生成するための回路を構成している。

図５に示すように、回路−２は、ＳＷ１、ＳＷ５、ＳＷ７がオンとされ他はオフとされ、第１層スパイラルコイル（Ｌ１）１０と第２層スパイラルコイル（Ｌ２）２０との直列接続によって、インダクタンス４ｎＨを生成するための回路を構成している。

図６に示すように、回路−３は、ＳＷ１、ＳＷ６、ＳＷ７、ＳＷ８がオンとされ他はオフとされ、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の直列接続によって、インダクタンス１０ｎＨを生成するための回路を構成している。

図７は、本実施の形態における、可変インダクタの構成例を説明する図であり、図７（Ａ）は斜視図、図７（Ｂ）はスパイラルコイルとスイッチ回路との接続を示すＺ−Ｚ部の部分断面図、図７（Ｃ）はスパイラルコイルの変形例を示す斜視図、図７（Ｄ）はスパイラルコイルの接続状態を示す図、図７（Ｅ）はスパイラルコイル導体のｘｙ面への投影図である。

図７（Ａ）に示すように、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０が、それらの周回導体部分を電流が同方向で流れるように、３層に積層されて形成され、各層のスパイラルコイルの電流入力端、電流出力端はそれぞれ、Ｚ方向に形成された垂直な配線導体によって、図７（Ｂ）に示すように、スイッチ回路１８の入力端１４−１、１４−２、１４−３、スイッチ回路１８の出力端１６−１、１６−２、１６−３に接続されている。

各層のスパイラルコイルはそれぞれ、その電流入力端を含む第１層及び電流出力端を含む第２層とから形成され、上記の垂直な配線導体に接続されている。即ち、各層のスパイラルコイルの周回導体部分の横方向（ｙ方向）から電流の入出力が行われる構成として、薄型で３層を積層するようにしている。そして、先述のリターン電流の方向をスイッチ回路１８の面に直交させて、リターン電流による磁束とスイッチ回路１８を流れる電流による磁束との磁気結合を抑制している。

図７（Ｃ）に示すように、２つのスパイラルコイルを周回導体部分の中心部で接続して、２つのスパイラルコイルの周回導体部分を流れる電流の方向を同じ方向としたスパイラルコイル５を、図７（Ａ）に示す第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の少なくとも１つ以上の代わりに、使用することもでき、大きなインダクタンスを生成させることができる。

図７（Ｄ）に示す図は、図７（Ａ）に示す可変インダクタの構成を簡略化して示す図であり、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の各周回導体部の断面、これら各周回導体部に繋がる導体線路の接続位置、これら導体線路に電流が入力される入力（ＩＮ）位置、これら導体線路から電流が出力される出力（ＯＵＴ）位置を示す簡略図である。

図７（Ｅ）は、図７（Ａ）に示す第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の各周回導体部分、及び、各周回導体部分が上記の垂直な配線導体に接続される位置までの導体線路の、ｘｙ面への投影図である。図７（Ｅ）に示すように、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０はそれぞれ、巻き数２．７５回であるが、外形は互いに異なり、異なる長さをもっている。

図８は、本実施の形態における、可変インダクタの他の構成例を説明する図であり、図８（Ａ）及び図８（Ｃ）は斜視図、図８（Ｂ）及び図８（Ｄ）はスパイラルコイルの接続状態を示す簡略図である。

図８（Ａ）に示す構成例と、図７に示す構成例との相違点について、以下、説明する。

３層を構成する各スパイラルコイルの周回導体部分の中心部から出力電流を流し、ｘｙ面に垂直な、即ち、スイッチ回路１８の面に垂直な、配線導体によって、スイッチ回路１８の出力端１６−１、１６−２、１６−３と各中心部とを接続している。図８（Ａ）に示す構成例では、スイッチ回路１８に平行な横行する配線導体を、可能な限り形成しないようにして、先述のリターン電流の方向をスイッチ回路１８の面に直交させて、リターン電流による磁束とスイッチ回路１８を流れる電流による磁束との磁気結合を抑制している。

図８（Ｃ）に示す構成例では、図８（Ａ）における、各周回導体部分の中心部とスイッチ回路１８の出力端１６−１、１６−２、１６−３とを接続する垂直な配線導体を、出力端１６−１、１６−２、１６−３に直結するのではなく、垂直（Ｚ）方向で、一端、横（ｙ）方向に横行させてから、出力端１６−１、１６−２、１６−３に接続している。図８（Ｃ）に示す構成例では、スイッチ回路１８に平行な横行する配線導体の形成長さを極力短くして、スイッチ回路１８の入力端１４−１、１４−２、１４−３及び出力端１６−１、１６−２、１６−３の形成位置の自由度を確保しようとしている。

図７（Ｄ）と同様の簡略図として、図８（Ａ）、図８（Ｃ）に示す可変インダクタの構成をそれぞれ、図８（Ｂ）、図８（Ｄ）に示す。図７（Ｄ）、図８（Ｂ）、図８（Ｄ）の比較から、３層の各スパイラルコイルへ電流を入力させるための配線導体が同じ構成で形成され、各スパイラルコイルからの電流を出力させるための配線導体が異なる構成によって形成されていることが、明らかに理解することができる。

次に、スパイラルコイルの接続とインダクタンスの関係について説明する。

図９は、本実施の形態における、スパイラルコイルの接続例とインダクタンス（計算値）を説明する図であり、図９（Ａ）は１層のスパイラルコイルの構成の斜視図、図９（Ｃ）は２層のスパイラルコイルの構成の斜視図、図９（Ｅ）は３層のスパイラルコイル（その１）の構成の斜視図、図９（Ｂ）、図９（Ｄ）、図９（Ｆ）はスパイラルコイルの接続状態を示す図である。

図１０は、本実施の形態における、スパイラルコイルの接続例とインダクタンス（計算値）を説明する図であり、図１０（Ａ）は３層のスパイラルコイル（その２）の構成の斜視図、図１０（Ｃ）は３層のスパイラルコイル（その３）の構成の斜視図、図１０（Ｂ）及び図１０（Ｄ）はスパイラルコイルの接続状態を示す図である。

図１１は、本実施の形態における、スパイラルコイルの接続例とインダクタンス（計算値）を説明する図であり、図１１（Ａ）は３層のスパイラルコイル（その４）の構成の斜視図、図１１（Ｂ）はスパイラルコイルの接続状態を示す図、図１１（Ｃ）はスパイラルコイル導体のｘｙ面への投影図である。

以下の説明では、巻き数を４回（図９、図１０、図１１では簡略のため巻き数２．７５回のコイルを図示している。）、銅配線をコイル導体、コイル導体の厚さを１μｍ、コイル導体の幅を１０μｍ、周回するコイル導体の間隔を１０μｍ、外径を１０００μｍとするスパイラルコイルを、以下では、同じ条件をもつ基本コイルと呼び、各層の基本コイルは絶縁層中に配置され、各層の基本コイルの電流入力端及び電流出力端を、図７に示すように同方向の近接する位置に配置するものとして、絶縁層の比誘電率、比透磁率、銅の導電率（電気伝導度）を入力して、図９、図１０、図１１に示す、基本コイルの接続方法について、インダクタンスをシミュレーションによって計算した。インダクタンスの計算は、有限要素法による３次元電磁界シミュレータ（アンソフト社のＱ３Ｄ Ｖｅｒ６を利用した。）を用いて行った結果である。インダクタンスは周波数０．１ＧＨｚにおける値とした。

図９（Ａ）に示すスパイラルコイルは１層の基本コイル（以下、１層コイルという。）を示し、電流は、矢印で示すように、基本コイル（Ｌ１）１０の外周部から周回導体部に流れ込み、中心部から流れ出ていく。インダクタンスの計算値は１１４ｎＨであった。

図９（Ｂ）に示す図は、図９（Ａ）に示す１層の基本コイルの接続状態の構成を簡略化して示す図であり、基本コイル（Ｌ１）１０の周回導体部の断面、この周回導体部に繋がる導体線路の接続位置、導体線路に電流が入力される入力（ＩＮ）位置、導体線路から電流が出力される出力（ＯＵＴ）位置を示す簡略図である。

図９（Ｃ）は、２つの基本コイルを、第１層の基本コイル（Ｌ１）１０の周回導体部分を流れる電流方向と、第２層の基本コイル（Ｌ２）２０の周回導体部分を流れる電流方向とが逆方向となるように、２層積層して接続したコイル（以下、２層コイルという。）を示す。

図９（Ｃ）に示すように、下方から、第１層の基本ルコイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０の順に積層され、電流は、矢印で示すように、第２層の基本コイル（Ｌ２）２０の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第１層の基本コイル（Ｌ１）１０の中心部から周回導体部に流れ込み、外周部から流れ出ていく。この２層コイルのインダクタンスの計算値は２０ｎＨであった。周回導体部分を流れる電流方向が第１層と第２層で異なるため、磁束が打ち消され小さなインダクタンスとなっている。

図９（Ｄ）に示す図は、図９（Ｃ）に示す２層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第１層の基本コイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０の各周回導体部の断面、これら２つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力（ＩＮ）位置、導体線路から電流が出力される出力（ＯＵＴ）位置を示す簡略図である。

図９（Ｅ）は、３つの基本コイルを、第３層の基本コイル（Ｌ３）３０の周回導体部分を流れる電流方向と、第２層の基本コイル（Ｌ２）２０の周回導体部分を流れる電流方向とが逆方向となるように、第２層の基本コイル（Ｌ２）２０の周回導体部分を流れる電流方向と、第１層の基本コイル（Ｌ１）１０の周回導体部分を流れる電流方向とが同方向となるように、３層積層して接続したコイル（以下、３層（その１）コイルという。）を示す。

図９（Ｅ）に示すように、下方から、第１層の基本ルコイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の順に積層され、電流は、矢印で示すように、第３層の基本コイル（Ｌ３）３０の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第２層の基本コイル（Ｌ２）２０の中心部から周回導体部に流れ込み、外周部から流れ出ていき、第１層の基本コイル（Ｌ１）１０の中心部から周回導体部に流れ込み、外周部から流れ出ていく。この３層コイルのインダクタンスの計算値は１１０ｎＨであった。周回導体部分を流れる電流方向は、第１層と第２層で異なるため磁束が打ち消され、第２層と第３層で同じであるため磁束が打ち消されず、図９（Ａ）に示す１層コイルと同程度のインダクタンスとなっている。

図９（Ｆ）に示す図は、図９（Ｅ）に示す３層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第１層の基本コイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の各周回導体部の断面、これら３つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力（ＩＮ）位置、導体線路から電流が出力される出力（ＯＵＴ）位置を示す簡略図である。

図１０（Ａ）は、図７に示す構成の可変インダクタの構成と同じであり、３つの基本コイルを、第１層の基本コイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の各周回導体部分を流れる電流方向が同方向となるように、３層積層して接続したコイル（以下、３層（その２）コイルという。）を示す。

図１０（Ａ）に示すように、下方から、第１層の基本ルコイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の順に積層され、電流は、矢印で示すように、第３層の基本コイル（Ｌ３）３０の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第２層の基本コイル（Ｌ２）２０の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第１層の基本コイル（Ｌ１）１０の外周部から周回導体部に流れ込み、中心部から流れ出ていく。この３層コイルのインダクタンスの計算値は７２５ｎＨであり、図９（Ａ）に示す１層コイルの６．５倍であった。周回導体部分を流れる電流方向が第１層、第２層、第３層で同じであるため、磁束が打ち消されることがないので、大きなインダクタンスとなっている。

図１０（Ｃ）は、３つの基本コイルを、第１層の基本コイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の各周回導体部分を流れる電流方向が交互に異なるように、３層積層して接続したコイル（以下、３層（その３）コイルという。）を示す。

図１０（Ｃ）に示すように、下方から、第１層の基本ルコイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の順に積層され、電流は、矢印で示すように、第３層の基本コイル（Ｌ３）３０の外周部から周回導体部に流れ込み、中心部から流れ出ていき、第２層の基本コイル（Ｌ２）２０の中心部から周回導体部に流れ込み、外周部から流れ出ていき、第１層の基本コイル（Ｌ１）１０の外周部から周回導体部に流れ込み、中心部から流れ出ていく。この３層コイルのインダクタンスの計算値は、図９（Ｅ）に示す３層（その１）コイルよりも大きな１８２ｎＨであった。この理由は、同じ向きに電流が流れることによりコイル相互間の結合係数が上昇したことによるものと考えられる。

図９（Ｆ）に示す簡略図と同様にして示した、図１０（Ａ）、図１０（Ｃ）に示す３層のスパイラルコイルにおける接続状態の構成を簡略化して示す、図１０（Ｂ）、図１０（Ｄ）の比較から、３層の各スパイラルコイルへ電流を入力させるための配線導体の構成、各スパイラルコイルからの電流を出力させるための配線導体の構成の相違を、明らかに理解することができる。

図１１（Ａ）に示すスパイラルコイルの接続例は、図１０（Ａ）に示す３層（その２）コイルにおけるスパイラルコイルの接続例と類似するが、各層の基本コイルの電流入力端及び電流出力端の配置する位置が異なる。図１１（Ａ）に示す構成では、各層の基本コイルの電流入力端及び電流出力端を、図１０（Ａ）、図１０（Ｂ）に示すように同方向の近接する位置に配置するのではなく、互いに１２０°異なる方向の位置に配置する（以下、３層（その４）コイルという。）。

即ち、図１１（Ａ）において、第１層の基本コイル（Ｌ１）１０の電流入力端及び電流出力端は１２０°の方向に、第２層の基本コイル（Ｌ２）２０の電流入力端及び電流出力端は２４０°の方向に、第３層の基本コイル（Ｌ）３０の電流入力端及び電流出力端は０°の方向に、それぞれ位置する。

図１１（Ｂ）に示す図は、図１１（Ａ）に示す３層のスパイラルコイルにおける接続状態の構成を簡略化して示す図であり、第１層の基本コイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の各周回導体部（円板状として斜視図で示す。）、これら３つの周回導体部を繋げる導体線路の各周回導体部での接続位置、導体線路に電流が入力される入力（ＩＮ）位置、導体線路から電流が出力される出力（ＯＵＴ）位置を示す簡略図である。

図１１（Ａ）、図１１（Ｂ）に示すように、下方から、第１層の基本ルコイル（Ｌ１）１０、第２層の基本コイル（Ｌ２）２０、第３層の基本コイル（Ｌ３）３０の順に積層され、３つの基本コイルが接続される。基本コイルの電流入力端及び電流出力端は、各層に対応してそれぞれ、１２０°異なった方向の位置に配置される。

第３層の基本ルコイル（Ｌ３）３０の外周部の端から周回導体部に電流が流れ込み、中心部から流れ出ていき、次に、第２層の基本コイル（Ｌ２）２０の外周部の端（第３層の基本コイル（Ｌ３）３０の電流入力端及び電流出力端が配置された方向と２４０°離れた方向の位置に配置されている。）から周回導体部に電流が流れ込み、中心部から流れ出ていき、次に、第１層の基本コイル（Ｌ１）１０の外周部の端（第３層の基本コイル（Ｌ３）３０及び第２層の基本コイル（Ｌ２）２０の電流入力端及び電流出力端が配置された方向とそれぞれ１２０°離れた方向の位置に配置されている。）から周回導体部に電流が流れ込み、中心部から流れ出ていく。

図１１（Ｃ）のコイル導体の投影図に示すように、第３層の基本コイル（Ｌ３）３０の電流出力端と第２層の基本コイル（Ｌ２）２０の電流入力端は、導体３７によって接続され、第２層の基本コイル（Ｌ２）２０の電流出力端と第１層の基本コイル（Ｌ１）１０の電流入力端は、導体３９によって接続される。

図１１（Ａ）に示す３層（その４）コイルのインダクタンスの計算値は、図１０（Ａ）に示す３層（その２）コイルよりも小さいが、６３７ｎＨであり、図９（Ａ）に示す１層コイルの５．６倍であった。各層の基本コイルの周回導体部分を流れる電流方向が同方向である場合でも、各層の基本コイルの電流入力端及び電流出力端の位置を異ならせると、インダクタンスは異なる値となっている。この理由は、基本コイル間を接続する導体３７、３９の間の相互誘導によるものと考えられる。

以上説明した図９、図１０、図１１に示した例では、各層のスパイラルコイルを同じ条件をもつ基本コイルとしたが、各層のスパイラルコイルを異なる条件をもつ基本コイルを使用した場合にも、各層の基本コイルの電流入力端及び電流出力端の位置、各層の基本コイルの周回導体部分を流れる電流方向が同じ条件であれば、インダクタンスは同様な変化の傾向を示すものと想定される。

図１２は、本実施の形態における、可変インダクタの構成例を説明する図であり、図１２（Ａ）はスパイラルコイルの形成領域での平面図であり、図１２（Ｂ）はスパイラルコイルの形成領域での断面図である。図１２は、図７に示す構成における、第１層スパイラルコイル（Ｌ１）１０、第２層スパイラルコイル（Ｌ２）２０、第３層スパイラルコイル（Ｌ３）３０の構成の詳細を説明する図である。なお、図１２（Ａ）は、図７（Ｅ）に示すコイル導体の投影図の拡大図である。

図１２（Ｂ）において、各層のスパイラルコイル１０、２０、３０と、スイッチ回路１８の入力端１４−１、１４−２、１４−３、出力端１６−１、１６−２、１６−３とを、絶縁層１７によって分離されたパッドを介して、接続する垂直な配線導体の一部を明示するために、第１層スパイラルコイル（Ｌ１）１０についてはＸ−Ｘ部の断面図、第２層スパイラルコイル（Ｌ２）２０についてはＺ−Ｚ部の断面図、第３層スパイラルコイル（Ｌ３）３０についてはＹ−Ｙ部の断面図を示している。

第１層スパイラルコイル（Ｌ１）１０の第１層パターン４１は第１絶縁層７１上に形成され、第１層スパイラルコイル（Ｌ１）１０の第２層パターン４２は第２絶縁層７２上に形成され、第１層パターン４１と第２層パターン４２は、第２絶縁層７２に形成された垂直方向の層間導電層によって接続されている。

第２層スパイラルコイル（Ｌ２）２０の第１層パターン５１は第３絶縁層７３上に形成され、第２層スパイラルコイル（Ｌ２）２０の第２層パターン５２は第４絶縁層７４上に形成され、第１層パターン５１と第２層パターン５２は、第４絶縁層７４に形成された垂直方向の層間導電層によって接続されている。

第３層スパイラルコイル（Ｌ３）３０の第１層パターン６１は第５絶縁層７５上に形成され、第３層スパイラルコイル（Ｌ３）３０の第２層パターン６２は第６絶縁層７６上に形成され、第１層パターン６１と第２層パターン６２は、第６絶縁層７６に形成された垂直方向の層間導電層によって接続されている。そして、第６絶縁層７６上には第７絶縁層７７が形成されている。

第１層スパイラルコイル（Ｌ１）１０の第２層パターン４２の電流入力端とスイッチ回路１８の入力端１４−１を接続する垂直な配線導体は、第１、第２絶縁層７１、７２に形成されており、スパイラルコイル（Ｌ１）１０の第１層パターン４１の電流出力端とスイッチ回路１８の出力端１６−１を接続する垂直な配線導体は、第２絶縁層７２に形成されている。

第２層スパイラルコイル（Ｌ２）２０の第２層パターン５２の電流入力端とスイッチ回路１８の入力端１４−２を接続する垂直な配線導体は、第１〜第４絶縁層７１〜７４に形成され、第２層スパイラルコイル（Ｌ２）２０の第１層パターン５１電流出力端とスイッチ回路１８の出力端１６−２を接続する垂直な配線導体は、第１〜第３絶縁層７１〜７３に形成されている。

第３層スパイラルコイル（Ｌ３）３０の第２層パターン６２の電流入力端とスイッチ回路１８の入力端１４−３を接続する垂直な配線導体は、第１〜第６絶縁層７１〜７６に形成され、第３層スパイラルコイル（Ｌ３）３０の第１層パターン６１の電流出力端とスイッチ回路１８の出力端１６−３を接続する垂直な配線導体は、第１〜第５絶縁層７１〜７５に形成されている。

図１２に示す例において、各層の厚さを例示すれば、第１〜第７絶縁層の各層の厚さは２μｍ、第１〜第３層スパイラルコイル（Ｌ１、Ｌ２、Ｌ３）の第１、第２層パターン４１、４２、５１、５２、６１、６２の各層の厚さは２μｍである。

図１２に示す例では、絶縁層１７を酸化ケイ素（ＳｉＯ₂）で形成して、絶縁層７１〜７７を窒化シリコン（Ｓｉ₃Ｎ₄）で形成している。なお、絶縁層７１〜７７を、エアロゾル・デポジション（ＡＤ）法を用いて形成したフェライト層、例えば、ＭｎＺｎフェライト層、ＭｇＭｎフェライト層、ＮｉＺｎＣｕフェライト層等、とすることもできる。このＡＤ法では、成膜速度が早く、安定な信頼性の高いフェライト層を形成することができ、ＡＤ法による成膜速度は、メッキやスパッタと比較して高速であり、１０μｍ／ｍｉｎ以上の高速な成膜レートである。導体をフェライト層に埋め込んだ閉磁路構造によって、導体の渦電流損失を減少させることができ電流の方向の乱れをおさえて磁界を整流する効果が得られる。また、絶縁層７１〜７７を、ｈｉｇｈ−ｋ材料（高誘電率材料）で形成することもできる。これによって、スパイラルコイル間の相互誘導が大きくなりＱ値が上昇する効果が得られる。

図１３は、本実施の形態における、可変インダクタの構成例を説明する図であり、図１３（Ａ）はスパイラルコイルの形成領域での平面図であり、図１３（Ｂ）はＺ−Ｚ部の断面図（なお、先述の垂直な配線導体の一部を明示するために、第１層スパイラルコイルについてはＸ−Ｘ部の断面図、第３層スパイラルコイルについてはＹ−Ｙ部の断面図を示す。）である。

図１３に示す構成は、図１２に示す構成において、窒化シリコン（Ｓｉ₃Ｎ₄）で形成された絶縁層７１〜７７の一部をエッチングによって除去して、絶縁層のない空間８１〜８４を形成し、絶縁層のない空間８１〜８４を電気絶縁性の薄板７８でフタをして機密性を保持する構成とし、その他の構成は図１２の構成と同じである。これによって、コイル間の電磁的結合があがり配線の絶縁性を高める効果が得られる。また、絶縁層のない空間８１〜８４に、フェライトの微粒子を充填することもできる。これによって、コイル間の誘電効果があがりＱ値向上する効果が得られる。

図１４、図１５は、本実施の形態における、可変インダクタの製造方法を説明するＺ−Ｚ部の断面図（スイッチ回路１８が形成された形成領域であり、スパイラルコイルが形成される領域における断面を示す。）であり、先述の垂直な配線導体の一部を明示するために、第１層スパイラルコイル（Ｌ１）１０についてはＸ−Ｘ部の断面図、第２層スパイラルコイル（Ｌ２）２０についてはＺ−ＺＹ部の断面図、第３層スパイラルコイル（Ｌ３）３０についてはＹ−Ｙ部の断面図を示す。

図１６は、本実施の形態における、スパイラルコイの導体パターン例を説明する図であり、図１６（Ａ）は第３層スパイラルコイル（Ｌ３）３０の第２層パターン６２の平面図、図１６（Ｂ）は第３層スパイラルコイル（Ｌ３）３０の第１層パターン６１の平面図、図１６（Ｃ）は第２層スパイラルコイル（Ｌ２）２０の第２層パターン５２の平面図、図１６（Ｄ）は第２層スパイラルコイル（Ｌ２）２０の第１層パターン５１の平面図、図１６（Ｅ）は第１層スパイラルコイル（Ｌ１）１０の第２層パターン４２の平面図、図１６（Ｆ）は第１層スパイラルコイル（Ｌ１）１０の第１層パターン４１の平面図である。

以下、図７、図１２に示す構成の可変インダクタの製造方法を、図１４（Ａ）〜図１４（Ｇ）、図１５（Ａ）〜図１５（Ｅ）に示す順に従って、図１６を参照しながら説明する。

（Ｓ１）スイッチ回路１８の形成（図１４（Ａ））。

シリコン基板１９に、所定の機能をもった能動素子によって電子回路と共に、スイッチ回路１８が形成され、スイッチ回路１８のパッド８５と絶縁層１７が形成される。パッド８５は、第１層スパイラルコイル（Ｌ１）１０に対する入力端１４−１、第２層スパイラルコイル（Ｌ２）２０に対する入力端１４−２、第３層スパイラルコイル（Ｌ３）３０に対する入力端１４−３、第１層スパイラルコイル（Ｌ１）１０に対する出力端１６−１、第２層スパイラルコイル（Ｌ２）２０に対する出力端１６−２、第３層スパイラルコイル（Ｌ３）３０に対する出力端１６−３に対応する６箇所の位置に形成される。

（Ｓ２）第１絶縁層７１の形成、開口部の形成、層間導体層８６の形成（図１４（Ｂ））。

絶縁層１７の上全面に第１絶縁層７１が形成され、第１絶縁層７１において、上記の６箇所のパッド８５の位置に開口部が形成され、形成された６箇所の開口部に層間導体層８６が形成され、パッド８５に層間導体層８６がそれぞれ接続するように形成される。

（Ｓ３）コイル（Ｌ１）の第１層パターン４１の形成（図１４（Ｃ））。

第１層スパイラルコイル（Ｌ１）１０の第１層パターン４１（図１６（Ｆ）を参照。）が形成される。

（Ｓ４）第１絶縁層７２の形成（図１４（Ｄ））。

全面に第１絶縁層７２が形成される。

（Ｓ５）開口部８７の形成（図１４（Ｅ））。

第１絶縁層７２において、第１層スパイラルコイル（Ｌ１）１０の第１層及び第２層パターンを接続する層間導体８６を形成するための位置、第１層スパイラルコイル（Ｌ１）１０に対する入力端１４−１、第２層スパイラルコイル（Ｌ２）１０に対する入力端１４−２、第３層スパイラルコイル（Ｌ３）１０に対する入力端１４−３、第２層スパイラルコイル（Ｌ２）２０に対する出力端１６−２、第３層スパイラルコイル（Ｌ３）３０に対する出力端１６−３に対応する６箇所の位置に、開口部８７が形成される。

（Ｓ６）層間導体層８６の形成（図１４（Ｆ））。

形成された６箇所の位置に形成された開口部８７に、層間導体層８６が形成される。

（Ｓ７）コイル（Ｌ１）の第２層パターン４２の形成（図１４（Ｇ））。

第１層スパイラルコイル（Ｌ１）１０の第２層パターン４２（図１６（Ｅ）を参照。）が形成される。

（Ｓ８）第３絶縁層７３の形成、開口部、層間導体層８６の形成、コイル（Ｌ２）の第１層パターン５１の形成（図１５（Ａ））。

第３絶縁層７３が全面に形成され、第３絶縁層７３において、第２層スパイラルコイル（Ｌ２）２０に対する入力端１４−２、第３層スパイラルコイル（Ｌ３）３０に対する入力端１４−３、第２層スパイラルコイル（Ｌ２）２０に対する出力端１６−２、第３層スパイラルコイル（Ｌ３）３０に対する出力端１６−３に対応する４箇所の位置に、開口部が形成される。次いで、４箇所の位置に形成された開口部に、層間導体層８６が形成される。次いで、スパイラルコイル（Ｌ２）２０の第１層パターン５１（図１６（Ｄ）を参照。）が形成される。

（Ｓ９）第４絶縁層７４の形成、開口部、層間導体層８６の形成、コイル（Ｌ２）の第２層パターン５２の形成（図１５（Ｂ））。

第４絶縁層７４が全面に形成され、第４絶縁層７４において、第２層スパイラルコイル（Ｌ２）２０の第１層及び第２層パターンを接続する層間導体８６を形成するための位置、第２層スパイラルコイル（Ｌ２）２０に対する入力端１４−２、第３層スパイラルコイル（Ｌ３）３０に対する入力端１４−３、第３層スパイラルコイル（Ｌ３）３０に対する出力端１６−３に対応する４箇所の位置に、開口部が形成される。次いで、４箇所の位置に形成された開口部に、層間導体層８６が形成される。次いで、第２層スパイラルコイル（Ｌ２）２０の第２層パターン５２（図１６（Ｃ）を参照。）が形成される。

（Ｓ１０）第５絶縁層７４の形成、開口部、層間導体層８６の形成、コイル（Ｌ３）の第１層パターン６１の形成（図１５（Ｃ））。

第５絶縁層７５が全面に形成され、第５絶縁層７５において、第３層スパイラルコイル（Ｌ３）３０に対する入力端１４−３、第３層スパイラルコイル（Ｌ３）３０に対する出力端１６−３に対応する２箇所の位置に、開口部が形成される。次いで、２箇所の位置に形成された開口部に、層間導体層８６が形成される。次いで、第３層スパイラルコイル（Ｌ３）３０の第１層パターン６１（図１６（Ｂ）を参照。）が形成される。

（Ｓ１１）第６絶縁層７６の形成、開口部、層間導体層８６の形成、コイル（Ｌ３）の第２層パターン６２の形成（図１５（Ｄ））。

第６絶縁層７６が全面に形成され、第６絶縁層７６において、第３層スパイラルコイル（Ｌ３）３０の第１層及び第２層パターンを接続する層間導体８６を形成するための位置、第３層スパイラルコイル（Ｌ３）３０に対する入力端１４−３に対応する２箇所の位置に、開口部が形成される。次いで、２箇所の位置に形成された開口部に、層間導体層８６が形成される。次いで、第３層スパイラルコイル（Ｌ３）３０の第２層パターン６２（図１６（Ａ）を参照。）が形成される。

（Ｓ１２）第７絶縁層７７の形成（図１５（Ｅ））。

第７絶縁層７７の形成が行われた後の状態は、図１２（Ｂ）に示す通りであるので、図１５（Ｅ）では図示を省略している。

なお、絶縁層１７を酸化ケイ素（ＳｉＯ₂）で形成して、絶縁層７１〜７７を窒化シリコン（Ｓｉ₃Ｎ₄）で形成している。絶縁層７１〜７７の形成は、ＣＶＤによって窒化珪素Ｓｉ₃Ｎ₄を形成する。絶縁層７１〜７７に形成する開口部８７は、Ｓｉ₃Ｎ₄をフッ酸液でエッチングして行い、エッチング速度は水温を調整して行う。

また、絶縁層７１〜７７を、エアロゾル・デポジション（ＡＤ）法を用いて形成したフェライト層とすることもでき、開口部８７はエアロゾル・デポジションの実行時に金属マスクを用いて、フェライト層を成膜しない領域を保持し、この領域を開口部８７とすることができる。

また、第１層〜第３層スパイラルコイル１０、２０、３０の第１、第２層導体パターン４１、４２、５１、５２、６１、６２、層間導体層８６を含む配線導体は、アルミニウム蒸着によって形成している。銅メッキによって配線導体を形成することもできる。

積層された複数のスパイラルコイルとこれらが接続されるスイッチ回路１８から構成された可変インダクタを、ＷＬＰ（ウエハレベルプロセス）技術を用いて、シリコンウエハに形成して、個片化して可変インダクタチップを製作することができる。スイッチ回路１８を形成した後に、再配線層を利用して複数のスパイラルコイルを形成することができる。

また、能動素子による電子回路、及び、複数のスパイラルコイルとこれらが接続されるスイッチ回路１８を、ＷＬＰ技術を用いて、同一のシリコンウエハに形成することもでき、能動素子による電子回路と可変インダクタとがワンチップ化されたデバイスとすることもできる。能動素子による電子回路及びスイッチ回路１８を形成した後に、再配線層を利用して複数のスパイラルコイルを形成することができる。

また、ＷＬＰにおいて、アルミニウム配線の代わりに、銅配線を使用することもでき、Ｑ値を大きくすることができる。

図１３に示す構成の可変インダクタを製造する場合には、上記した（Ｓ１２）に続いて、絶縁層７１〜７７であるＳｉ₃Ｎ₄の一部をエッチングによって除去して、絶縁層のない空間８１〜８４を形成し、絶縁層のない空間８１〜８４を電気絶縁性の薄板７８で、電気絶縁性接着材を用いて、フタをして機密性を保持する。また、絶縁層のない空間８１〜８４に、フェライトの微粒子を充填した後に、薄板７８で気密に保持するようにしてもよい。

図１７は、可変インダクタの適用例を説明する平面図であり、図１７（Ａ）は受動素子を各回路毎に接続する従来の構成を示す平面図、図１７（Ｂ）は、本実施の形態における、受動素子の集積化を説明する平面図、図１７（Ｃ）は、本実施の形態における、集積化した受動素子を複数の高周波回路で共有する構成を示す平面図である。

図１７（Ａ）に示すように、従来の携帯電話においては、送信、受信の周波数ｆ１、ｆ２、ｆ３の各周波数に対する送信フィルタ（ＴＸ）、送信フィルタ（ＲＸ）毎に、受動素子（インダクタ）を配置していたため、インダクタ素子の数が多く、大きな実装面積を必要としていた。送信、受信の周波数ｆ１、ｆ２、ｆ３は、例えば、８００ＭＨｚ、１．７ＧＨｚ、２ＧＨｚである。

図１７（Ｂ）に示すように、本実施の形態では、送信、受信の周波数ｆ１、ｆ２、ｆ３の各周波数に対する、送信フィルタ（ＴＸ）、送信フィルタ（ＲＸ）で必要とされる受動素子（インダクタ、キャパシタ、レジスタ）を１チップに集積化したＩＰＤ（Integrated Passive Device）８８を形成する。ＩＰＤ８８には、先に説明した複数のスパイラルコイルとこれらが接続されたスイッチ回路による可変インダクタが形成される。この可変インダクタは、例えば、図３（Ａ）に示す３モードに対応する送信フィルタ（ＴＸ）、送信フィルタ（ＲＸ）で必要とされるインダクタンスを生成するための回路−１、回路−２、回路−３によって形成される。

図１７（Ｃ）に示すように、このＩＰＤ８８を、送信、受信の周波数ｆ１、ｆ２、ｆ３の各周波数に対する送信フィルタ（ＴＸ）、送信フィルタ（ＲＸ）で共用する構成として、送信、受信の周波数ｆ１、ｆ２、ｆ３毎にインダクタンスを可変コントロールする。これによって、使用する受動素子（インダクタ、キャパシタ、レジスタ）の数、及び、実装面積を低減し、低コスト化を図ることができ、携帯電話デバイスの軽量化、薄型化が可能となる。

複数のインダクタとこれらが接続されたスイッチ回路による可変インダクタ、複数のキャパシタとこれらが接続されたスイッチ回路による可変キャパシタ、複数のレジスタとこれらが接続されたスイッチ回路による可変レジスタを任意に組み合わせて集積化して、ＩＰＤ８８を、可変受動デバイスとすることができる。

可変受動デバイスを使用することによって、実装部品点数の少数化、集積化を図ることができ、携帯電話デバイスの薄型化、小型化、軽量化、低コスト化の実現が可能となる。

以上の説明において使用した各層のスパイラルコイルの巻き数は、図の簡略化のために、図１〜図６においては４．５回、図７から図１３においては２．７５回としたが、各層のスパイラルコイルの巻き数、長さ、外径、積層するスパイラルコイルの数等の条件は、単なる例示であって、インダクタンスの可変幅を考慮して任意にこれらの条件を設定し得ることはいうまでもない。

また、以上の説明では、可変受動デバイスの代表例として、インダクタンスを可変とする可変インダクタを例にとって説明したが、以上の説明において、スパイラルコイルの構成を、キャパシタ、レジスタに置き換えることによってそれぞれ、キャパシタンスを可変とする可変キャパシタ、レジスタンスを可変とする可変レジスタとして機能する可変受動デバイスを構成できることは明らかである。

以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。

以上説明したように、本発明は、小型化、集積化された高周波回路を実現するための受動素子デバイスに好適であって、小型化、低コスト化された半導体装置を提供することができる。

本発明の実施の形態における、可変受動デバイスの構成例を説明する図である。 同上、可変インダクタの構成例を説明する図である。 同上、スイッチ回路のスイッチのオンオフ例を説明する図である。 同上、スイッチ回路の接続例−１を説明する図である。 同上、スイッチ回路の接続例−２を説明する図である。 同上、スイッチ回路の接続例−３を説明する図である。 同上、可変インダクタの構成例を説明する図である。 同上、可変インダクタの構成例を説明する図である。 同上、スパイラルコイルの接続例とインダクタンス（計算値）を説明する図である。 同上、スパイラルコイルの接続例とインダクタンス（計算値）を説明する図である。 同上、スパイラルコイルの接続例とインダクタンス（計算値）を説明するである。 同上、可変インダクタの構成例を説明する図である。 同上、可変インダクタの構成例を説明する図である。 同上、可変インダクタの製造方法を説明する断面図である。 同上、可変インダクタの製造方法を説明する断面図である。 同上、スパイラルコイの導体パターン例を説明する平面図である。 同上、可変インダクタの適用例を説明する図である。 従来技術における、可変インダクタを説明する図である。 同上、表面実装型アンテナにおけるインダクタンス成分の調整を説明する図である。

符号の説明

１ａ…第１層受動素子、１ｂ…第２層受動素子、１ｃ…第３層受動素子、
２、１８…スイッチ回路、３、１９…シリコン基板、４ａ、４ｂ、７、１７…絶縁層、
５…スパイラルコイル、９ａ…第１層受動素子用配線導体、
９ｂ…第２層受動素子用配線導体、９ｃ…第３層受動素子用配線導体、
１０…第１層スパイラルコイル（Ｌ１）、２０…第２層スパイラルコイル（Ｌ２）、
３０…第３スパイラルコイル（Ｌ３）、１２−１〜１２−９…スイッチ、
１４−１…Ｌ１に対応する入力端、１４−２…Ｌ２に対応する入力端、
１４−３…Ｌ３に対応する入力端、１６−１…Ｌ１に対応する出力端、
１６−２…Ｌ２に対応する出力端、１６−３…Ｌ３に対応する出力端、
３７…Ｌ３の電流出力端とＬ２の電流入力端を結ぶ導体、
３９…Ｌ２の電流出力端とＬ１の電流入力端を結ぶ導体、４１…Ｌ１の第１層パターン、
４２…Ｌ１の第２層パターン、５１…Ｌ２の第１層パターン、
５２…Ｌ２の第２層パターン、６１…Ｌ３の第１層パターン、
６２…Ｌ３の第２層パターン、７１…第１絶縁層、７２…第２絶縁層、
７３…第３絶縁層、７４…第４絶縁層、７５…第５絶縁層，７６…第６絶縁層、
７７…第７絶縁層、７８…絶縁性薄板、８１〜８４…絶縁層のない空間、
８５…パッド、８６…層間導体層、８７…開口部、８８…ＩＰＤ

Claims (11)

1. 基板と、
   この基板に形成された３以上の複数の受動素子と、
   外部回路から電流が入力される外部入力端子と、前記外部回路へ電流が出力される外部出力端子と、複数のスイッチ素子と、この複数のスイッチ素子のオンオフが制御される制御信号が入力される制御信号入力端子とが設けられたスイッチ回路と
   を有し、
   前記複数のスイッチ素子は、
   前記外部入力端子と前記受動素子の入力端との間に配置された第１のスイッチ素子群と、
   前記外部出力端子と前記受動素子の出力端との間に配置された第２のスイッチ素子群と、
   前記受動素子の前記入力端の間に配置された第３のスイッチ素子群と、
   前記受動素子の前記出力端の間に配置された第４のスイッチ素子群と、
   前記受動素子の前記入力端と前記出力端の間に配置された第５のスイッチ素子群と
   を含み、
   前記複数の受動素子から所望の前記受動素子が選択され、選択された所望の前記受動素子が、前記外部入力端子と前記外部出力端子との間で、直列又は並列又は直列と並列との混合によって接続され、直列又は並列又は直列と並列との混合による接続の何れもが可能であり、
   前記複数のスイッチ素子によって受動素子特性値を可変とする可変受動デバイス。
2. 前記複数の受動素子が積層して形成されており、この積層による積層体は、単数又は複数の受動素子が形成された複数の層の各層が前記基板に絶縁層を介して積層されてなる受動素子層である請求項１に記載の可変受動デバイス。
3. 前記スイッチ回路が前記受動素子層の下方に形成されており、
   前記第１のスイッチ素子群は、前記各層に対する前記受動素子の前記入力端と前記外部入力端子との間に配置されたスイッチ素子から成り、
   前記第２のスイッチ素子群は、前記各層に対する前記受動素子の前記出力端と前記外部出力端子との間に配置されたスイッチ素子から成り、
   前記第３のスイッチ素子群は、前記各層に対する前記受動素子の前記入力端の間に配置されたスイッチ素子から成り、
   前記第４のスイッチ素子群は、前記各層に対する前記受動素子の前記出力端の間に配置されたスイッチ素子から成り、
   前記第５のスイッチ素子群は、前記各層に対する前記受動素子の前記入力端と前記出力端の間に配置されたスイッチ素子から成る請求項２に記載の可変受動デバイス。
4. 前記複数の層の各層が、単数又は複数のインダクタ、単数又は複数のキャパシタ、単数又は複数のレジスタが任意に組み合わされて形成された層である請求項３に記載の可変受動デバイス。
5. 前記複数の受動素子がスパイラル状コイルによって構成されたインダクタ素子である請求項３に記載の可変受動デバイス。
6. 前記各スパイラル状コイルには同じ方向に電流が流される請求項５に記載の可変受動デバイス。
7. 前記受動素子特性値が、インダクタンス、キャパシタンス、レジスタンスの少なくとも何れか１つである請求項１に記載の可変受動デバイス。
8. 信号の周波数に応じて前記スイッチ素子のオンオフが制御されて、前記所望の受動素子が選択され、インダクタンスが可変とされる請求項７に記載の可変受動デバイス。
9. 前記受動素子がキャパシタ素子である請求項７に記載の可変受動デバイス。
10. 基板と、
    この基板に形成された３以上の複数の受動素子と、
    外部回路から電流が入力される外部入力端子と、前記外部回路へ電流が出力される外部出力端子と、複数のスイッチ素子と、この複数のスイッチ素子のオンオフが制御される制御信号が入力される制御信号入力端子とが設けられたスイッチ回路と
    を有し、
    前記複数のスイッチ素子は、
    前記外部入力端子と前記受動素子の入力端との間に配置された第１のスイッチ素子群と、
    前記外部出力端子と前記受動素子の出力端との間に配置された第２のスイッチ素子群と、
    前記受動素子の前記入力端の間に配置された第３のスイッチ素子群と、
    前記受動素子の前記出力端の間に配置された第４のスイッチ素子群と、
    前記受動素子の前記入力端と前記出力端の間に配置された第５のスイッチ素子群と
    を含み、
    前記複数の受動素子から所望の前記受動素子が選択され、選択された所望の前記受動素子が、前記外部入力端子と前記外部出力端子との間で、直列又は並列又は直列と並列との混合によって接続され、直列又は並列又は直列と並列との混合による接続の何れもが可能であり、
    前記複数のスイッチ素子によって受動素子特性値を可変とする可変受動デバイスを用いた半導体装置。
11. 前記可変受動デバイスが組み込まれた携帯電話を構成する請求項１０に記載の半導体装置。

Images