KR100606970B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100606970B1
KR100606970B1 KR1020040025859A KR20040025859A KR100606970B1 KR 100606970 B1 KR100606970 B1 KR 100606970B1 KR 1020040025859 A KR1020040025859 A KR 1020040025859A KR 20040025859 A KR20040025859 A KR 20040025859A KR 100606970 B1 KR100606970 B1 KR 100606970B1
Authority
KR
South Korea
Prior art keywords
data line
pattern
gate
semiconductor layer
repair
Prior art date
Application number
KR1020040025859A
Other languages
English (en)
Other versions
KR20050100775A (ko
Inventor
김현태
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040025859A priority Critical patent/KR100606970B1/ko
Priority to US11/105,367 priority patent/US7365825B2/en
Publication of KR20050100775A publication Critical patent/KR20050100775A/ko
Application granted granted Critical
Publication of KR100606970B1 publication Critical patent/KR100606970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 리페어 패턴과 데이터 배선 사이에 발생하는 각종 기생 커패시턴스를 최소화하여 화질불량을 개선하고자 하는 액정표시소자 및 그 제조방법에 관한 것으로서, 기판 상에 일렬로 형성된 게이트 배선과, 상기 게이트 배선에 수직교차되어 단위 픽셀을 정의하고 상기 단위 픽셀 내부의 두 지점에 오목부를 가지는 데이터 배선과, 상기 데이터 배선의 오목부에 그 양끝단이 각각 오버랩되는 리페어 패턴과, 상기 게이트 배선과 데이터 배선의 교차 부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막과, 상기 보호막을 관통하여 상기 박막트랜지스터에 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
리페어 패턴, 기생 커패시턴스, 화질불량

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 의한 액정표시소자의 평면도.
도 2는 종래 기술에 의한 단위 픽셀을 나타낸 등가회로도.
도 3은 종래 기술에 의한 리페어 영역의 확대평면도.
도 4는 본 발명에 의한 액정표시소자의 평면도.
도 5는 본 발명의 제 1 실시예에 의한 리페어 영역의 확대평면도.
도 6은 본 발명의 제 2 실시예에 의한 리페어 영역의 확대평면도.
도 7은 본 발명의 제 3 실시예에 의한 리페어 영역의 확대평면도.
도 8a 내지 도 8d는 본 발명에 의한 액정표시소자의 공정평면도.
*도면의 주요 부분에 대한 부호설명
111 : TFT 어레이 기판 112 : 게이트 배선
112a : 게이트 전극 114 : 반도체층
114a : 단락방지용 패턴 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
117 : 화소전극 118 : 콘택홀
120 : 리페어 패턴 120a : 광학보상용 패턴
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 리페어 패턴에 의한 기생 커패시턴스를 줄임으로써 화질불량을 개선하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
근래 고품위 TV(high definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 브라운관(CRT) 대신에 액정표시소자(LCD :Liquid Crystal Display), ELD(electro luminescence display), VFD(vacuum fluorescence display), PDP(plasma display panel)등과 같은 평판표시소자에 대한 연구가 활발히 진행되고 있다.
그 중에서도 최근 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 박형, 저가, 저소비 전력 구동 등의 특징을 가져 랩 톱 컴퓨터(lap top computer)나 포켓 컴퓨터(pocket computer) 외에 차량 적재용, 칼라 TV의 화상용으로도 그 용도가 급속하게 확대되고 있다.
이러한 액정표시소자는 상부기판인 컬러필터(color filter) 기판과 하부기판인 박막트랜지스터(TFT:Thin Film Transistor) 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가하고, 스토리지 커패시터에 의해 다음 어드레스까지 해당 화소에 충진된 전압을 유지시켜 주는 방식으로 구동된다.
상기 스토리지 커패시터(storage capacitor)는 기생용량에 의한 화질저하를 방지하기 위해, 대응하는 박막트랜지스터의 턴오프 구간에서 액정 커패시터에 충전된 전압을 유지시켜 주는 역할을 하는데, 커패시터 전극을 형성하는 방법에 따라 축적용량방식(storage on common)과 부가용량방식(storage on gate)이 있다.
전자의 방식은 스토리지 커패시터용 전극을 별도로 배선하여 공통전극과 연결하여 사용하는 방식이고, 후자의 방식은 (n-1)번째의 게이트 배선의 일부영역을 n번째 화소의 스토리지 커패시터용 전극으로 사용하는 방식이다. 도1 및 도 2는 후자의 방식인 부가용량방식을 나타낸 것이다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 평면도이고, 도 2는 종래 기술에 의한 단위 픽셀을 나타낸 등가회로도이며, 도 3은 종래 기술에 의한 리페어 영역의 확대평면도이다.
액정표시소자는 TFT 어레이 기판과 컬러필터 기판이 액정층을 사이에 두고 대향 합착되는 바, 상기 TFT 어레이 기판에는, 도 1에 도시된 바와 같이, 주사신호를 전달하는 복수개의 게이트 배선(Gn, 12)과, 상기 게이트 배선(Gn, 12)을 포함한 전면에 형성된 게이트 절연막(도시하지 않음)과, 상기 게이트 배선(12)에 교차되도록 형성되어 영상신호를 전달하는 데이터 배선(15)과, 상기 게이트 배선(12) 및 데 이터 배선(15)의 교차 지점에 형성되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)를 포함한 전면에 형성된 보호막(도시하지 않음)과, 상기 보호막 상에서 상기 박막트랜지스터의 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)과, 상기 화소전극(17)이 전단 게이트 배선(Gn-1, 12)에 연장 오버랩되어 스토리지 커패시턴스를 발생시키는 커패시터 전극(17a)과, 상기 데이터 배선(15)의 단락시 리페어할 수 있도록 양 끝단이 상기 데이터 배선(15)에 오버랩되는 ㄷ자형의 리페어 패턴(20)이 형성되어 있다.
이 때, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)의 소정 부위인 게이트 전극(12a)과, 상기 게이트 전극(12a) 상부에 형성된 게이트 절연막과, 상기 게이트 전극(12a) 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14)의 일측에 오버랩되는 소스전극(15a)과, 상기 반도체층(14) 상에서 상기 소스 전극(15a)과 일정 간격 떨어진 드레인 전극(15b)을 포함하여 구성된다.
이 때, 상기 반도체층(14)은 게이트 전극(12a) 상부에 섬 모양의 독립된 패턴으로 형성된 것으로 도시되었으나, 게이트 전극(12a) 상부 및 데이터 배선(15) 하부에까지 연장 형성되어도 무방하다.
그리고, 상기 리페어 패턴(20)은 상기 게이트 배선(12)과 동일층에 형성되어 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 테스트에 의해 데이터 배선(15)의 단락이 발견된 경우, 오버랩되어 있는 데이터 배선(15)과 리페어 패턴(20)이 레이저 웰딩되어 데이터 배선의 단락을 리페어하는 역할을 한다. 즉, 레이저 웰딩되면, 데이터 배선(15)에 흐르던 신호가 웰딩된 리페어 패턴(20)을 통해 단락된 인접 데이터 배선(15)에 전달되는 것이다.
이 때, 도 3에 도시된 바와 같이, 리페어 패턴(20)의 양 끝단 부분과 데이터 배선(15)은 일정 면적 이상은 오버랩되어야 하고, 리페어 영역의 데이터 배선(15)에는 광학 보상 패턴(A)이 형성되어 있어야 한다. 이는, 레이저에 의한 용접 성공률을 확보하기 위한 것이다.
또한, 스토리지 커패시터(Cst)는 상기 스토리지 전극(17a)과, 전단 게이트 배선(Gn-1)과, 상기 스토리지 전극(17a) 및 전단 게이트 배선(Gn-1) 사이에 개재된 게이트 절연막 및 보호막으로 이루어져, 박막트랜지스터의 턴오프 구간동안 액정에 충전된 커패시턴스(Cℓc)를 유지시켜준다.
이와 같이, 커패시터는 서로 대향하여 전기가 흐르는 커패시터 상,하부 전극과 그 사이에 절연층이 형성되어 있는 구조를 가지는데, 상기 커패시터 상,하부 전극의 면적과 상기 절연층의 두께에 따라 커패시턴스가 달라진다.
그러나, 상기와 같은 TFT 어레이 기판에 전기를 인가하면, 액정 커패시턴스(Cℓc) 및 스토리지 커패시턴스(Cst) 뿐만 아니라, 도 1 및 도 2에 도시된 바와 같이, 각종 기생 커패시턴스(Cdp, Cpr, Cdr1, Cdr2, C1)도 발생하게 된다.
여기서, Cdp는 이격되어 있는 데이터 배선(15)과 화소전극(17) 사이에 발생하는 기생 커패시턴스이다.
그리고, Cpr, Cdr1, Cdr2, C1은 리페어 패턴(20)에 의해 야기되는 기생 커패 시턴스로서, 리페어 패턴(20)에 데이터 신호가 전달될 때 발생하는 것이다. 구체적으로, Cpr은 오버랩되는 화소전극(17)과 리페어 패턴(20) 사이에 발생하는 것이고, Cdr1, Cdr2는 오버랩되는 데이터 배선(15)과 리페어 패턴(20) 사이에 발생하는 것이며, C1은 이격되어 있는 데이터 배선(15)과 리페어 패턴(20) 사이에 발생하는 것이다.
이러한 기생 커패시턴스는 액정에 인가되는 교류전압에 대하여 직류 전압 오프셋(voltage offset), 즉 △Vp를 유발시키는데, 이러한 직류 전압 오프셋은 액정표시소자에 있어서, 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 불균일성 등의 좋지 않은 효과를 일으키게 된다.
다시말해, 하기 수식에서와 같이, 게이트 전압이 Vgh에서 Vgl로 바뀔 때 기생 커패시턴스에 따라 △Vp가 달라지는데, 상기 기생 커패시턴스의 크기가 클수록 액정층에 걸리는 전압차(△Vp)가 커져 화질이 불안정해지는 것이다.
Figure 112004015457055-pat00001
이 때, Cdp를 줄이기 위해 화소전극(17)과 데이터 배선(15)의 거리를 넓히는 방법이 있겠으나, 거리를 넓히기 위해 화소전극(17)의 패턴면적을 줄이면 개구율이 떨어지므로 개구율이 중요한 인자로 작용하는 고해상도 모델인 경우에는 쉽게 적용하기가 어렵다.
그리고, 도 3에 도시된 바와 같이, 리페어 패턴(20)에 야기되는 기생 커패시 턴스(Cdr1, Cdr2)를 줄이기 위해 리페어 패턴의 양 끝단의 면적을 줄이는 방법도 있겠으나, 리페어 성공률이 어느 정도 확보되어야 하므로 리페어 패턴(20)의 CD를 축소하는 것은 한계가 있다.
한편, 도 3의 미설명 부호인 A,B는 광학보상패턴을 나타낸 것이다. 상기 광학보상패턴은 모서리의 과도식각에 의해 면적이 줄어드는 것을 방지하기 위해 미리 모서리 면적을 크게 하여 설계하는 것으로, 데이터 배선(15) 및 리페어 패턴(20) 모서리에 각각 추가 형성하였다. 참고로, 상기 광학보상패턴은 노광기가 스캔하는 방향으로 그 크기가 달라질 수 있다.
그러나, 광학보상패턴에 의해서 기생 커패시턴스가 발생할 수 있을 것인데, 상기 데이터 배선(15)과 일체형인 광학보상패턴(A)과 리페어패턴(20)과 일체형인 광학보상패턴(B)에 의해서 기생 커패시턴스가 추가 형성된다.
즉, 종래 기술에 의한 액정표시소자는 리페어 영역에서의 기생 커패시턴스(Cpr, Cdr1, Cdr2, C1)에 의해 전압차 △Vp가 커져, 기생 커패시턴스가 발생하는 부분에 세로띠 얼룩 및 부정형(不定形) 얼룩과 같은 화질불량이 발생한다.
그리고, 리페어되지 않은 단위 픽셀에는 리페어 패턴에 전기가 흐르지 않아 데이터 배선과에 의한 기생 커패시턴스가 발생하지 않으므로, 리페어된 단위 픽셀과 리페어 되지 않은 단위 픽셀 간에 기생 커패시턴스 편차가 발생하여 화면 밝기가 뷸균일해진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 리페어 영역 내의 각종 기생 커패시턴스를 최소화하고, 단위 픽셀에 인가되는 차징 전압(charging voltage, Vrms)을 안정화하여 화질불량을 개선하고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시소자는 기판 상에 일렬로 형성된 게이트 배선과, 상기 게이트 배선에 수직교차되어 단위 픽셀을 정의하고 상기 단위 픽셀 내부의 두 지점에 오목부를 가지는 데이터 배선과, 상기 데이터 배선의 오목부에 그 양끝단이 각각 오버랩되는 리페어 패턴과, 상기 게이트 배선과 데이터 배선의 교차 부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에 형성되는 보호막과, 상기 보호막을 관통하여 상기 박막트랜지스터에 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
또다른 목적을 달성하기 위한 본 발명에 의한 액정표시소자의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 리페어 패턴을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차함과 동시에 상기 리페어 패턴과 오버랩되는 부분에 오목부를 가지는 데이터 배선을 형성하고, 상기 데이터 배선에서 분기되는 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막을 관통하여 상기 드레인 전극과 접속하는 화소전극을 형성하는 단계를 포함하여 이루어지 는 것을 특징으로 한다.
즉, 본 발명은, 리페어 패턴의 CD는 축소하지 않고 리페어 패턴과 오버랩되는 데이터 배선에 오목부를 형성하여 데이터 배선의 폭을 좁힘으로써, 리페어 성공률을 동일하게 유지하면서 리페어 패턴과 데이터 배선에 의한 기생 커패시턴스를 축소시키는 것을 특징으로 한다.
이 때, 상기 리페어 패턴과 데이터 배선 사이에 반도체층을 더 구비할 수 있는데, 데이터 배선 하측에 연장형성된 반도체층은 상기 데이터 배선의 오픈 불량을 방지하고 리페어 성공률도 높이는 역할을 하게 된다.
특히, 데이터 배선의 오목부 외측으로 상기 반도체층이 노출되도록 형성함으로써 반도체층의 미스-얼라인에 기한 기생 커패시턴스 편차를 제거할 수 있다.
여기서, 상기 리페어 패턴과 데이터 배선이 교차하는 부분에서 데이터 배선용 에천트가 게이트 절연막을 타고 들어가 상기 리페어 패턴을 단락시킬 수 있는데, 상기 리페어 패턴과 데이터 배선이 교차하는 부분의 상기 반도체층 모서리에 단락방지용 패턴을 추가 형성하여 이러한 문제점을 방지할 수 있다.
즉, 상기 단락방지용 패턴의 단차에 의해 데이터 배선용 에천트 흐름에 장애가 유발되어 리페어 패턴의 단락이 미연에 방지된다. 이 때, 상기 단락방지용 패턴은 상기 반도체층과 일체형으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.
이하에서 주로 서술될 내용은 액정표시소자의 박막 어레이 기판에 관한 것이 다.
도 4는 본 발명에 의한 액정표시소자의 평면도이고, 도 5는 본 발명의 제 1 실시예에 의한 리페어 영역의 확대평면도이다.
그리고, 도 6은 본 발명의 제 2 실시예에 의한 리페어 영역의 확대평면도이고, 도 7은 본 발명의 제 3 실시예에 의한 리페어 영역의 확대평면도이다.
본 발명에 의한 액정표시소자의 박막 어레이 기판에는, 도 4에 도시된 바와 같이, 일렬로 배치된 복수개의 게이트 배선(Gn, 112)과, 상기 게이트 배선(112)과 동일층에 형성됨과 동시에 그 양단이 데이터 배선(115)의 두 지점에 각각 오버랩되는 ㄷ자형의 리페어 패턴(120)과, 상기 게이트 배선(112)에 수직 교차하여 단위 픽셀을 정의함과 동시에 상기 리페어 패턴(120)과 오버랩되는 부분에서 오목부를 가져 오버랩 면적을 최소화하는 복수개의 데이터 배선(115)과, 상기 각 단위 픽셀 내의 게이트 배선(112)과 데이터 배선(115)의 교차지점에 형성되는 박막트랜지스터와, 상기 박막트랜지스터의 드레인 전극(115b)에 연결되는 화소전극(117)과, 상기 화소전극(117)이 전단 게이트 배선(Gn-1, 112)에 연장 오버랩되어 스토리지 커패시턴스를 발생시키는 커패시터 전극(117a)이 형성되어 있다.
이와같이, 리페어 패턴(120)의 CD(critical dimension)는 전혀 축소시키지 않고 리페어 영역의 데이터 배선(115)에 오목부를 형성하여 그 폭을 줄임으로써 리페어 성공률도 유지시킴과 동시에 기생 커패시턴스를 줄임을 특징으로 한다.
이 때, 도시하지는 않았으나, 상기 게이트 배선(112) 및 데이터 배선(115) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착시킨 게이트 절연막(도시하지 않음)이 더 형성되고, 상기 박막트랜지스터와 화소전극(117) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착시키거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포시킨 보호막(도시하지 않음)이 더 형성된다.
따라서, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(112)에서 분기되어 형성되는 게이트 전극(112a)과, 상기 게이트 전극(112a)을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 비정질 실리콘(a-Si) 및 비정질 실리콘에 불순물을 이온 주입한 n+a-Si을 차례로 증착하여 형성된 반도체층(114)과, 상기 데이터 배선(115)에서 분기되어 상기 게이트 배선(112) 상부의 반도체층(114) 상에 각각 형성된 소스/드레인 전극(115a, 115b)으로 이루어져 각 단위 픽셀에 인가되는 전압의 온/오프를 제어한다.
그리고, 상기 리페어 패턴(120)과 데이터 배선(115) 사이에는, 상기 박막트랜지스터의 반도체층(114)이 상기 데이터 배선(115) 하측으로 연장 형성되어 상기 데이터 배선(115)의 오픈 불량을 미연에 방지한다.
특히, 반도체층(114)은 상기 데이터 배선(115)의 오목부 외측으로 노출되도록 상기 데이터 배선(115)의 면적보다 크게 형성한다.
이와 같이, 반도체층(114)을 데이터 배선(115) 외측으로 노출시키는 이유는, 첫째, 리페어 영역에서 그 폭이 줄어든 데이터 배선(115) 오픈을 방지하기 위한 것이고, 둘째, 리페어 성공률을 높이기 위한 것이며, 셋째, 각 단위 픽셀에서의 반도체층과 데이터 배선의 얼라인 정도가 서로 다를 경우 기생 커패시턴스의 편차가 생 기는 것을 방지하기 위한 것이다.
즉, 반도체층과 데이터 배선의 모서리가 일치하도록 형성할 경우, 공정오차에 의해 상기 반도체층이 상기 데이터 배선 안측으로 밀려 형성될 수 있는데, 이 경우 리페어 패턴과 데이터 배선 사이에 반도체층이 있는 부분과 반도체층이 없는 부분의 기생 커패시턴스가 달라져 편차가 발생한다. 따라서, 리페어 영역에서의 반도체층을 데이터 배선보다 큰 면적으로 형성하여 각 단위 픽셀마다 얼라인 정도가 달라지는 것에 의해 기생 커패시턴스가 달라지는 것을 방지한다.
한편, 상기 리페어 패턴(120)의 모서리 부분에는 그 단차에 의해 게이트 절연막의 두께가 얇아지는데, 상기 리페어 패턴(120)에 수직으로 교차되는 데이터 배선(115)을 패터닝하는 과정에서 데이터 배선용 에천트가 얇은 게이트 절연막을 통과하여 상기 리페어 패턴(120)을 단락시킬 염려가 있다.
이러한 문제점을 방지하기 위해 상기 리페어 패턴(120)과 데이터 배선(115)이 교차되는 부분에 상기 반도체층(114)을 연장 형성하여 단락을 방지한다. 즉, 상기 반도체층(114)으로부터 돌출된 부분을 단락방지용 패턴(114a)이라 하며, 상기 단락방지용 패턴(114a)의 두께에 의해 데이터 배선용 에천트가 하측으로 흘러 들어가는 것이 방지된다.
한편, 상기 리페어 패턴(120)의 모서리에는 광학보상패턴(120a)이 추가 마련하여 과도식각에 의한 모서리면적의 축소를 미연에 방지할 수 있다.
보다 구체적으로, 본 발명의 액정표시소자는 데이터 배선(115)의 패턴에 따라 제 1 ,제 2 ,제 3 실시예로 구분할 수 있는데, 상기 실시예에 한정하지 않음은 물론이다.
먼저, 제 1 실시예는, 도 5에 도시된 바와 같이, 종래에 상기 데이터 배선(115)에 형성되어 있던 광학보상패턴(도 3의 A)을 제거하여 일직선 형태의 모서리를 갖게 함과 동시에, 상기 리페어 영역에서 내측으로 움푹 파이도록 오목부를 형성하여 상기 리페어 패턴(120)과 오버랩되는 면적을 작게 함으로써 기생 커패시턴스를 최소화한다.
그리고, 제 2 실시예는 상기 제 1 실시예와 동일, 유사한데, 도 6에 도시된 바와 같이, 데이터 배선(115)에 형성되어 있던 광학보상패턴(도 3의 A)을 제거하고 리페어 패턴과 오버랩되는 부분에 오목부를 형성하여 그 폭을 줄임과 동시에 리페어 패턴(120)의 모서리에 형성되어 있던 광학보상패턴(도 5의 120a)을 제거하여 리페어 패턴과 데이버 배선 사이에 발생하는 기생 커패시턴스를 최소화한다. 이 때, 리페어 성공률이 떨어지지 않도록 함에 주의한다.
이상의 제 1 ,제 2 실시예의 반도체층(114)은 상기 데이터 배선(115)과 리페어 패턴(120)이 교차하는 부분에서 연장형성되어 단락방지용 패턴(114a)을 이룬다.
또한, 제 3 실시예도 상기 제 1 실시예와 동일, 유사한데, 도 7에 도시된 바와 같이, 데이터 배선(115) 하측에 연장형성되어 있던 반도체층을 제거하고 박막트랜지스터에 한정하여 형성함으로써, 반도체층(114)과 데이터 배선(115)의 얼라인 정도에 따라 각 단위 픽셀마다 기생 커패시턴스가 달라지는 것을 방지한다.
이하에서는 상기 액정표시소자의 제조방법을 살펴보기로 한다.
도 8a 내지 도 8d는 본 발명에 의한 액정표시소자의 공정평면도이다.
먼저, 도 8a에 도시된 바와 같이, 기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a) 및 리페어 패턴(120)을 형성한다.
이 때, 상기 리페어 패턴(120)은 ㄷ자형태로 후공정에서 형성될 데이터 배선(115)의 두 지점에 각각 그 끝단이 오버랩되도록 형성하여 이후, 단락 테스트 검사에서 데이터 배선(115)이 단락됨이 판명된 경우 리페어 패턴(120)과 데이터 배선(115)이 오버랩된 부분을 웰딩하여 수리해준다.
그리고, 상기 리페어 패턴(120)의 끝에는 광학보상패턴(120a)을 설계하여 모서리가 과도식각되어 면적이 줄어드는 것을 방지할 수 있다. 다만, 제 2 실시예에서는 상기 광학보상패턴을 형성하지 않는 것으로 설계한 것이다.(도 6참고)
다음, 상기 게이트 배선(112)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막을 형성한다.
이어서, 도 8b에 도시된 바와 같이, 상기 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 게이트 절연막 상에 반도체층(114)을 형성한다.
상기 반도체층(114)은 상기 게이트 전극(112a)의 소정 부위에 섬 모양의 독 립된 패턴으로 형성하여도 되고(제 3 실시예, 도 7참고), 이후 형성될 데이터 배선 및 소스/드레인 전극에 오버랩되도록 연장형성하여도 무방하다(제 1 ,제 2 실시예).
만일, 상기 반도체층(114)을 상기 데이터 배선(115)에 오버랩되도록 형성할 경우에는, 리페어 패턴의 모서리와 오버랩되는 부분에서 돌출되도록 연장 형성하여 단락방지용 패턴(114a)을 추가한다.
한편, 상기 반도체층(114) 상에는 이후 형성될 소스/드레인 전극과의 콘택저항을 낮추기 위해 비정질 실리콘에 불순물을 도핑한 오버코트층을 더 형성할 수 있다.
계속하여, 도 8c에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115) 및 소스/드레인 전극(115a,115b)을 형성한다.
상기 데이터 배선(115)은 상기 리페어 패턴(120)과 오버랩되는 부분에서 오목부를 형성하여 데이터 배선(115)의 폭을 줄임으로써 상기 리페어 패턴과 오버랩되는 면적을 줄여 기생 커패시턴스를 최소화한다.
이 때, 상기 데이터 배선(115)의 오목부 외측에는 상기 반도체층(114)이 노출될 수 있도록 한다. 이와같이, 리페어 영역에서의 반도체층(114)을 데이터 배선(115)의 면적보다 크게 형성함으로써 반도체층의 미스-얼라인에 대한 기생 커 패시턴스의 편차 문제를 해결할 수 있다.
그리고, 상기 소스전극(115a)은 U자형으로 형성하고, 상기 드레인 전극(115b)은 상기 소스 전극(115a)의 U자형 내부로 삽입되는 형상으로 형성할 수 있다.
이로써, 게이트 전극(112a)과, 게이트 절연막과, 반도체층(114)과, U자형의 소스/드레인 전극(115a, 115b)으로 구성되는 박막트랜지스터를 완성한다.
마지막으로, 도 8d에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하거나 또는 SiNx, SiOx 등의 무기절연물질을 증착하여 보호막(도시하지 않음)을 형성한다.
그리고, 상기 보호막의 일부를 제거하여 상기 드레인 전극(115b)이 노출되는 콘택홀(118)을 형성한 후, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 콘택홀(118)을 통해 드레인 전극(115b)에 전기적으로 연결되는 화소전극(117)을 형성한다.
이 때, 상기 화소전극(117)을 전단 게이트 배선(Gn-1)에 연장되도록 형성하여 상기 전단 게이트 배선과 함께 스토리지 커패시터를 구성하는 커패시터 전극(117a)을 형성한다.
이와같이, 박막 어레이 기판을 완성한 후에는, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 테스트에 의해 배선의 단락 유무를 검사하고, 데 이터 배선(115)의 단락이 발견된 경우에는 상기 데이터 배선(115)과 리페어 패턴(120)을 레이저로 웰딩하여 단락을 리페어한다.
이러한 구조의 박막 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 박막 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 리페어 패턴의 CD는 축소하지 않고 리페어 패턴과 오버랩되는 데이터 배선의 폭을 줄임으로써, 리페어 성공률을 동일하게 유지하면서 리페어 패턴과 데이터 배선에 의한 기생 커패시턴스를 최소화한다.
따라서, 단위 픽셀에 인가되는 차징 전압(charging voltage, Vrms)이 안정화 되고 세로띠 얼룩 등의 화질불량이 개선되어 화상품질이 보다 우수해진다.
둘째, 상기 데이터 배선과 리페어 패턴이 오버랩되는 부분에 형성되는 반도체층의 면적을 크게 하여 상기 데이터 배선의 외측으로 노출되도록 형성함으로써, 반도체층의 미스-얼라인 정도에 의해 발생하는 각 단위 픽셀마다의 기생 커패시턴스의 편차를 줄인다.
셋째, 상기 리페어 패턴과 데이터 배선 사이에 반도체층을 더 구비하여 상기 데이터 배선의 오픈 불량을 방지하고 리페어 성공률도 높인다.
넷째, 리페어 패턴과 데이터 배선이 교차하는 부분의 모서리에 단락방지용 패턴을 추가 형성함으로써 데이터 배선 패턴용 에천트가 게이트 절연막을 타고 들어가 상기 리페어 패턴이 단락되는 문제점이 미연에 방지된다.

Claims (11)

  1. 기판 상에 일렬로 형성된 게이트 배선;
    상기 게이트 배선에 수직교차되어 단위 픽셀을 정의하고 상기 단위 픽셀 내부의 두 지점에 오목부를 가지는 데이터 배선;
    상기 데이터 배선의 오목부에 그 양끝단이 각각 오버랩되는 리페어 패턴;
    상기 게이트 배선과 데이터 배선의 교차 부위에 형성된 박막트랜지스터;
    상기 박막트랜지스터를 포함한 전면에 형성되는 보호막;
    상기 보호막을 관통하여 상기 박막트랜지스터에 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 리페어 패턴의 양끝단의 모서리에 광학보상패턴이 더 구비되는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 데이터 배선 하측에 상기 박막트랜지스터의 반도체층이 연장형성됨을 특징으로 하는 액정표시소자.
  4. 제 3 항에 있어서,
    상기 반도체층은 상기 데이터 배선의 오목부 외측으로 노출되는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 리페어 패턴과 데이터 배선이 오버랩되는 부위에 단락방지용 패턴이 더 구비되는 것을 특징으로 하는 액정표시소자.
  6. 제 5 항에 있어서,
    상기 단락방지용 패턴은 상기 반도체층과 일체형인 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서,
    상기 리페어 패턴은 ㄷ자형인 것을 특징으로 하는 액정표시소자.
  8. 기판 상에 게이트 배선, 게이트 전극 및 리페어 패턴을 형성하는 단계;
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 게이트 배선에 교차함과 동시에 상기 리페어 패턴과 오버랩되는 부분에 오목부를 가지는 데이터 배선을 형성하고, 상기 데이터 배선에서 분기되는 소스/드레인 전극을 형성하는 단계;
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막을 관통하여 상기 드레인 전극과 접속하는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 반도체층을 상기 데이터 배선 하측으로 연장형성함을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 데이터 배선의 오목부 외측으로 상기 반도체층이 노출되도록 형성함을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 리페어 패턴과 데이터 배선이 교차하는 부분에서 상기 반도체층을 연장형성하여 단락방지용 패턴을 더 형성함을 특징으로 하는 액정표시소자의 제조방법.
KR1020040025859A 2004-04-14 2004-04-14 액정표시소자 및 그 제조방법 KR100606970B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040025859A KR100606970B1 (ko) 2004-04-14 2004-04-14 액정표시소자 및 그 제조방법
US11/105,367 US7365825B2 (en) 2004-04-14 2005-04-14 Liquid crystal display device including repair pattern and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025859A KR100606970B1 (ko) 2004-04-14 2004-04-14 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050100775A KR20050100775A (ko) 2005-10-20
KR100606970B1 true KR100606970B1 (ko) 2006-08-01

Family

ID=35449494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025859A KR100606970B1 (ko) 2004-04-14 2004-04-14 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7365825B2 (ko)
KR (1) KR100606970B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855757B2 (en) 2006-07-28 2010-12-21 Samsung Electronics Co., Ltd. Liquid crystal display, method of manufacturing the same, and method of repairing the same
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same
CN101295083B (zh) * 2008-05-30 2012-09-19 京东方科技集团股份有限公司 平板显示器件断线修理电路及方法
TWI381232B (zh) 2009-02-06 2013-01-01 Au Optronics Corp 平面顯示面板及其線路修補方法
TWI397756B (zh) * 2009-05-22 2013-06-01 Au Optronics Corp 主動陣列基板、液晶顯示面板及製造主動陣列基板之方法
US8264631B2 (en) * 2009-11-11 2012-09-11 Au Optronics Corporation Common repair structures for close bus in a liquid crystal display
CN102981292B (zh) * 2012-12-07 2015-11-25 深圳市华星光电技术有限公司 断线修补方法、断线修补装置及断线修补结构
CN103076704A (zh) * 2013-01-16 2013-05-01 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示装置
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
KR20150084127A (ko) 2014-01-13 2015-07-22 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
CN104035218B (zh) * 2014-05-21 2017-04-19 京东方科技集团股份有限公司 一种阵列基板及数据线断线的修复方法
KR102322765B1 (ko) 2015-06-22 2021-11-08 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054852A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR20020092722A (ko) * 2001-06-05 2002-12-12 엘지.필립스 엘시디 주식회사 액정표시소자의 어레이 기판 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
KR100305322B1 (ko) * 1998-11-07 2001-11-30 구본준, 론 위라하디락사 리페어배선을포함하는액정표시장치용어레이기판
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
JP3858880B2 (ja) * 2002-10-31 2006-12-20 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20040062139A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 리페어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054852A (ko) * 2000-12-28 2002-07-08 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR20020092722A (ko) * 2001-06-05 2002-12-12 엘지.필립스 엘시디 주식회사 액정표시소자의 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20050272178A1 (en) 2005-12-08
US7365825B2 (en) 2008-04-29
KR20050100775A (ko) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4777334B2 (ja) 液晶表示装置及びその製造方法
US7365825B2 (en) Liquid crystal display device including repair pattern and method for fabricating the same
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
KR100469342B1 (ko) 액정표시소자
US8059250B2 (en) Liquid crystal display and fabricating method thereof
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
US20080049155A1 (en) Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US20070058096A1 (en) Storage capacitor structure for liquid crystal display
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
US7330221B2 (en) Thin film transistor array substrate and repairing method thereof
US7079213B2 (en) Array substrate for in-plane switching mode liquid crystal display and method of fabricating same
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
KR20020017436A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR101785914B1 (ko) 횡전계형 액정표시장치
KR101759557B1 (ko) 공통배선을 포함하는 액정표시장치의 어레이기판
KR101260989B1 (ko) 액정표시패널 및 그 제조방법
KR20050105591A (ko) 액정표시소자 및 그 제조방법
KR102482815B1 (ko) 액정 표시장치
US8400602B2 (en) Pixel unit, LCD panel, and method for forming the same
KR20120011671A (ko) 액정표시장치와 그 리페어 방법
KR101136269B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
KR100641000B1 (ko) 액정표시소자 및 그 제조방법
KR102000053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14