KR101785914B1 - 횡전계형 액정표시장치 - Google Patents

횡전계형 액정표시장치 Download PDF

Info

Publication number
KR101785914B1
KR101785914B1 KR1020100096851A KR20100096851A KR101785914B1 KR 101785914 B1 KR101785914 B1 KR 101785914B1 KR 1020100096851 A KR1020100096851 A KR 1020100096851A KR 20100096851 A KR20100096851 A KR 20100096851A KR 101785914 B1 KR101785914 B1 KR 101785914B1
Authority
KR
South Korea
Prior art keywords
pixel
wiring
common
electrode
jumping
Prior art date
Application number
KR1020100096851A
Other languages
English (en)
Other versions
KR20120035364A (ko
Inventor
고성곤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100096851A priority Critical patent/KR101785914B1/ko
Publication of KR20120035364A publication Critical patent/KR20120035364A/ko
Application granted granted Critical
Publication of KR101785914B1 publication Critical patent/KR101785914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 상에 서로 교차하여 매트릭스 형태의 화소를 정의하는 게이트배선 및 데이터배선과; 상기 데이터배선에 평행하고 상기 화소내에 형성되는 수직부와, 인접화소의 수직부를 연결하는 점핑부와, 수직부로부터 인접화소로 연장되는 연장부를 포함하는 공통배선과; 상기 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 화소전극과 엇갈리게 형성되는 공통전극을 포함하는 횡전계형 액정표시장치를 제공한다.

Description

횡전계형 액정표시장치{In-Plane Switching Mode }
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 횡전계형 액정표시장치의 공통배선에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 현재 널리 사용되고 있다. 한편, 다수의 화소가 매트릭스형태로 배치되고, 이들 화소 각각에 스위칭트랜지스터가 형성된 액티브 매트릭스 타입 액정표시장치가 현재 널리 사용되고 있다.
이와 같은 액정표시장치에는 통상 TN(Twisted Nematic) 액정이 주로 적용되어 왔다. 그런데, TN 액정표시장치는 공통전극과 화소전극이 수직전계에 의해 액정이 구동되기 때문에 상하좌우의 시야각에 따라 광투과율이 달라지는 특성이 나타나 대면적의 액정표시장치를 제작 하는데 제한이 있었다.
전술한 바와 같은 문제를 해결하기 위하여 횡전계에 의해 액정을 구동시키는 횡전계형(In-Plane Switching : IPS) 액정표시장치가 제안되었다.
도 1은 일반적인 횡전계형 액정표시장치의 액정 패널을 개략적으로 도시한 도면이고, 도 2는 일반적인 횡전계형 액정표시장치의 화소구조를 나타낸 도면이고, 도 3은 일반적인 횡전계형 액정표시장치의 화소의 등가회로도이다.
도시한 바와 같이, 액정패널에는, 행라인(row line)방향을 따라 연장된 다수의 게이트배선(GL1, GL2, …)과, 열라인(column line)방향을 따라 연장된 다수의 데이터배선(DL)과, 액정패널 상에 행방향으로 게이트배선(GL1, GL2, …)과 평행하게 배열된 다수의 공통배선(CL)이 형성되어 있다. 그리고, 게이트배선(GL1, GL2, …)과 데이터배선(DL)이 서로 교차하여 화소(P)가 정의된다. 화소(P) 내에는, 게이트배선(GL1, GL2, …) 및 데이터배선(DL)과 연결된 박막트랜지스터(T)가 형성되어 있다. 박막트랜지스터(T)는 화소전극(2)과 연결되어 있다. 각 화소(P)에는 화소전극(2)과 횡전계를 형성하는 공통전극(1)이 형성된다. 공통전극(1)은 공통배선(CL)으로부터 연장되며 공통배선(CL)을 통해 전달되는 공통전압을 인가 받게 된다. 이때, 각 화소(P)에 대응되어 형성되는 일측은모두 공통배선연장부(CL0)에 연결되어 동일한 공통전압이 인가된다. 화소전극(2)과 공통전극(1) 사이에 횡전계가 형성되어 액정을 구동하게 된다.
화소전극(2)과 공통전극(1) 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극(2)에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.
그러나, 일반적인 횡전계형 액정표시장치는 각 화소의 하단부에 구성되어 있는 공통배선에 의해서, 빛 투과율이 낮다. 구체적으로, 최근에는 액정표시장치의 고속 구동에 의해, 다음 프레임까지 데이터전압을 저장하는 스토리지 커패시터가 불필요함에도 불구하고, 스토리지 커패시터를 더욱 구성하여 화소의 개구율이 낮아지는 문제점이 있다.
또한, 전압 강하를 최소화 하여 공통전압을 공급하기 위하여 공통배선연장부(CL0)는 다른 배선에 비하여 상대적으로 큰 두께로 형성되는데, 이러한 공통배선연장부(CL0)가 게이트패드부에 형성됨으로써, 액정패널의 표시 영역을 최대화하는 내로우 베젤(bezel)모델에 있어서, 영상 표시를 위한 공간 확보가 부족하게 되는 문제점이 있다.
본 발명은, 투과율을 높이고, 액정패널의 표시영역을 더욱 확보 할 수 있는 횡전계형 액정표시장치를 제공하는데 그 과제가 있다.
삭제
전술한 바와 같은 과제를 달성하기 위해, 본 발명은, 기판 상에 서로 교차하여 매트릭스 형태의 화소를 정의하는 게이트배선 및 데이터배선과; 상기 데이터배선에 평행하고 상기 화소내에 형성되는 수직부와, 수직으로 인접한 상기 화소의 수직부를 연결하는 점핑부와, 상기 수직부로부터 수평으로 인접힌 상기 화소로 연장되는 연장부를 포함하는 공통배선과; 상기 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 화소전극과 엇갈리게 형성되는 공통전극을 포함하는 횡전계형 액정표시장치를 제공한다.
상기 공통배선 및 게이트배선의 상부 전면에 증착되는 게이트절연막과, 상기 데이터배선 및 박막트랜지스터의 상부 전면에 도포되는 보호층을 더욱 포함한다.
상기 게이트배선과 상기 수직부와 상기 연장부는 동일층 및 동일물질로 형성되고, 상기 화소전극과 상기 공통전극과 상기 점핑부는 동일층 및 동일물질로 형성된다.
상기 게이트절연막과 상기 보호층에는 상기 연결부와 상기 공통전극을 서로 전기적으로 연결하기 위한 제1 콘택홀과, 상기 수직부와 상기 점핑부를 서로 연결하기 위한 제 1 점핑홀 및 제 2 점핑홀이 형성되고, 상기 보호층에는 상기 화소전극과 드레인전극을 서로 전기적으로 연결하기 위한 제 2 콘택홀이 형성된다.
화소가 정의된 기판 상에 게이트배선과, 데이터배선에 평행하고 상기 화소 내에 형성되는 공통배선의 수직부 및 상기 수직부로부터 수평으로 인접한 상기 화소로 연장되는 연장부를 형성하는 단계와; 상기 게이트배선 및 상기 공통배선 위의 전면에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 위로 상기 게이트배선과 교차하는 데이터배선을 형성하는 단계와; 상기 게이트배선과 데이터배선에 연결되는 박막트랜지스터를 형성하는 단계와; 상기 데이터배선과 상기 박막트랜지스터 위의 전면에 보호층을 형성하는 단계와; 상기 보호층 상부에 상기 박막트랜지스터에 연결되는 화소전극과, 상기 수직부 및 연장부에 연결되는 공통전극과, 상기 수직부를 연결하는 점핑부를 형성하는 단계를 포함하는 횡전계형 액정표시장치의 제조방법을 제공한다.
상기 게이트배선과 상기 수직부와 상기 연장부는 동일층 및 동일물질로 형성되고, 상기 화소전극과 상기 공통전극과 상기 점핑부는 동일층 및 동일물질로 형성된다.
상기 게이트절연막과 상기 보호층에는 상기 연결부와 상기 공통전극을 서로 전기적으로 연결하기 위한 제1 콘택홀과, 상기 수직부와 상기 점핑부를 서로 연결하기 위한 제 1 점핑홀 및 제 2 점핑홀이 형성되고, 상기 보호층에는 상기 화소전극과 드레인전극을 서로 전기적으로 연결하기 위한 제 2 콘택홀이 형성된다.
본 발명에 따른 횡전계형 액정표시장치는, 화소의 하단부에 구성되는 공통배선을삭제함으로써, 불필요한 스토리지 커패시터를 삭제하고 화소의 빛 투과율을 높이는 효과를 제공한다.
또한, 공통배선연장부를 삭제하여 액정패널의 게이트패드부를 영상표시에 사용함으로써, 표시 영역을 최대화하고 내로우 베젤 모델의 액정표시장치를 확보하는 효과를 제공한다.
도 1은 종래의 횡전계형 액정표시장치를 나타낸 개략적인 단면도.
도 2는 종래의 횡전계형 액정표시장치의 화소구조를 개략적으로 나타낸 도면.
도 3은 종래의 횡전계형 액정표시장치의 화소 등가회로도.
도 4는 본발명의 실시예에 따른 횡전계형 액정표시장치의 단면도.
도 5a 및 도 5b는 횡전계형 액정표시장치의 온-오프시 액정층의 배열을 개략적으로 도시한 도면.
도 6은 본발명의 실시예에 따른 횡전계형 액정표시장치를 나타낸 개략적인 단면도.
도 7은 본발명의 실시예에 따른 횡전계형 액정표시장치의 화소 등가회로도.
도 8은 본발명의 실시예에 따른 횡전계형 액정표시장치의 화소구조를 개략적으로 나타낸 도면.
도 9는 본발명의 실시예에 따른 하부기판의 단면을 개략적으로 도시한 도면.
이하, 도면을 참조하여 본발명의 실시예에 따른 횡전계형 액정표시장치에 대해서 설명한다.
도 4는 본발명의 실시예에 따른 횡전계형 액정표시장치의 단면을 개략적으로 도시한 도면이다.
도시한 바와 같이, 본발명의 실시예에 따른 횡전계형 액정표시장치(100)는, 컬러필터(color filter) 기판인 상부기판(200)과, 어레이(array) 기판인 하부기판(300)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(200, 300) 사이에는 액정층(400)이 개재되어 있다.
하부기판(300)상에는, 공통전극(310)과 화소전극(320)이 동일 평면상에 형성되어 있으며, 이때, 액정층(400)은 공통전극(310)과 화소전극(320)에 의한 수평전계(L)에 의해 작동된다.
도 5a 및 도 5b는 본발명의 실시예에 따른 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
도 5a는 전압이 인가된 온 상태의 액정 배열상태를 도시한 단면도이고, 도 5b는 전압이 인가되지 않은 오프 상태의 액정 배열상태를 도시한 단면도이다.
먼저, 도 5a를 참조하면, 온 상태에서 공통전극(310) 및 화소전극(320)과 대응하는 위치의 액정분자(400a)의 상변이는 없다. 반면에, 공통전극(310)과 화소전극(320)의 사이 구간에 위치한 액정분자(400b)는, 공통전극(310)과 화소전극(320)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 수평전계(L)와 같은 방향으로 배열하게 된다.
즉, 횡전계형 액정표시장치(100)는 액정이 수평전계(L)에 의해 회전하므로, 시야각이 넓어지는 특성을 띠게 된다. 이에 따라, 횡전계형 액정표시장치(100)를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80도 ~ 85도 방향에서도 반전현상 없이 가시 할 수 있다.
도 5b를 참조하면, 오프 상태에서는 공통전극(310)과 화소전극(320) 간에 수평전계(L)가 형성되지 않으므로 액정층(400)의 배열 상태가 변하지 않는다.
이하, 도 6 내지 도 8을 더욱 참조하여, 본발명의 실시예에 따른 횡전계형 액정표시장치에 대해서 보다 상세하게 설명한다.
도 6은 본발명의 실시예에 따른 횡전계형 액정표시장치(100)의 하부기판(300)을 개략적으로 도시한 도면이고, 도 7은 본발명의 실시예에 따른 화소의 등가회로도이고, 도 8은 본발명의 실시예에 따른 횡전계형 액정표시장치(100)의 하부기판(300)에 있어, 화소 영역을 도시한 평면도이다.
도 6에 도시된 바와 같이, 하부기판(300)에는, 소정간격 이격되어 평행하게 행라인(row line)방향을 따라 연장된 다수의 게이트배선(GL1, GL2, …)과, 열라인(column line)방향을 따라 연장된 다수의 데이터배선(DL1, DL2, …)이 위치한다. 게이트배선(GL1, GL2, …)과 데이터배선(DL1, DL2, …)이 서로 교차하여, 매트릭스(matrix) 형태의 화소(P)를 정의한다.
또한, 하부기판(300)에는, 다수의 공통배선(CL1, CL2, …)이 위치한다. 구체적으로 설명하면, 각 공통배선(CL1, CL2, …)은, 데이터배선(DL1, DL2, …)과 평행하고 각 화소(P)영역에 형성되는 다수의 수직부(VP)와, 수직부(VP)에 연결되어 화소(P)영역 사이에 형성되는 점핑부(JP)와, 수직부(VP)에서 수평으로 인접한 화소(P)로 연장되는 연장부(EP)로 구성된다. 이에 대해서는 차후에 보다 상세하게 설명한다.
도 7을 참조하면, 각 화소(P)는, 박막트랜지스터(T)와, 화소전극(320)과, 공통전극(310)과, 액정커패시터(Clc)를 포함할 수 있다.
박막트랜지스터(T)는 게이트배선(GL1, GL2, …)과 데이터배선(DL1, DL2, …)의 교차부에 형성된다. 화소전극(도8의 320)은 박막트랜지스터(T)에 연결되며, 공통전극(도 8의 310)은 대응되는 공통배선(CL1, CL2, …)에 연결된다. 전술한 바와 같이, 화소전극(320)과 공통전극(310)은 하부기판(300)에 형성되어 횡전계(L)를 형성하여, 이들 사이에 위치하는 액정층을 구동하게 된다. 액정커패시터(Clc)는 화소전극(320)과 공통전극(310) 그리고 이들 전극 사이에 위치하는 액정층에 의해 구성된다.
이하, 도 8을 더욱 참조하여, 본발명의 실시예에 따른 화소(P) 구조에 대해서 보다 상세하게 설명한다.
도 8에 도시된 바와 같이, 행방향으로 구성된 제 1 및 제 2 게이트배선(GL1, GL2)과 열방향으로 구성된 제 1 및 제 2 데이터배선(DL1, DL2)이 수직으로 교차 배열되어 단위 화소(P)를 정의한다.
또한, 제 1 및 제 2 데이터배선(DL1, DL2)과 평행한 제 1 및 제 2 공통배선(CL1, CL2)이 위치한다. 여기서, 제 1 및 제 2 공통배선(CL1, CL2)은, 수직부(VP)와, 점핑부(JP)와, 연장부(EP)로 구성된다.
먼저, 수직부(VP)는, 데이터배선(DL1, DL2)과 평행하게 해당 화소(P)영역에 형성된다. 또한, 대응되는 데이터배선(DL1, DL2)의 예를 들면 좌측에 형성된다.
구체적으로 예를 들면, 제 1 공통배선(CL1)의 수직부(VP)는 제 1 데이터배선(DL1)과 평행하고 제 1 데이터배선(DL1)의 좌측에 위치하여 해당 화소(P)영역에 형성된다. 즉, 제 1 공통배선(CL1)의 수직부(VP)는 제 1 데이터배선(DL1)과 제 1 게이트배선 및 제 2 게이트배선(GL1, GL2)으로 정의되는 화소(P) 내에 형성된다.
마찬가지로, 제 2 공통배선(CL2)의 수직부(VP)는 제 2 데이터배선(DL2)과 평행하고 제 2 데이터배선(DL2)의 좌측에 위치하여 해당 화소(P)영역에 형성된다. 즉, 제 2 공통배선(CL2)의 수직부(VP)는, 제 2 데이터배선(DL2)과 제 1 게이트배선 및 제 2 게이트배선(GL1, GL2)으로 정의되는 화소(P) 내에 형성된다.
점핑부(JP)는, 수직부(VP)에 연결되어 화소(P)영역 사이에 형성된다. 즉, 대응되는 공통배선(CL1, CL2)을 구성하는 다수의 수직부(VP)를 게이트배선(GL1, GL2)과 서로 중첩되지 않도록 연결한다.
구체적으로 예를 들면, 제 1 데이터배선(DL1)에 대응되는 제 1 공통배선(CL1)의 점핑부(JP)는, 제 1 데이터배선(DL1)과 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역과, 제 1 데이터배선(DL1)과 제 2 게이트배선(GL2)으로 정의되는 화소(P)영역 사이에서, 각 화소(P)영역에 형성된 수직부(VP)와 연결된다. 구체적으로 설명하면, 제 1 공통배선(CL1)의 점핑부(JP)의 상단은, 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역에 형성된 수직부(VP)의 하단과 연결된다. 반면에, 제 1 공통배선(CL1)의 점핑부(JP)의 하단은, 제 2 게이트배선(GL2)으로 정의되는 화소(P)영역에 형성된 수직부(VP)의 상단과 연결된다. 이에 따라, 점핑부(JP)는 제 1 및 제 2 게이트배선(GL1, GL2)과 중첩되지 않고 제 1 공통배선(CL1)의 수직부(VP)를 연결한다.
마찬가지로, 제 2 데이터배선(DL2)에 대응되는 제 2 공통배선(CL2)의 점핑부(JP)는, 제 2 데이터배선(DL2)과 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역과, 제 2 데이터배선(DL2)과 제 2 게이트배선(GL2)으로 정의되는 화소(P)영역 사이에서, 각 화소(P)영역에 형성된 수직부(VP)와 연결된다. 구체적으로 설명하면, 제 2 공통배선(CL2)의 점핑부(JP)의 상단은, 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역에 형성된 수직부(VP)의 하단과 연결된다. 반면에, 제 2 공통배선(CL2)의 점핑부(JP)의 하단은, 제 2 게이트배선(GL2)으로 정의되는 화소(P)영역에 형성된 수직부(VP)의 상단과 연결된다. 이에 따라, 점핑부(JP)는 제 1 및 제 2 게이트배선(GL1, GL2)과 중첩되지 않고 제 2 공통배선(CL2)의 수직부(VP)를 연결한다.
연장부(EP)는, 수직부(VP)에서 수평으로 인접한 화소(P)로 연장된다. 이에 따라, 연장부(EP)는 데이터배선(DL1, DL2)을 교차하여 인접한 화소(P)영역에 형성된 공통전극(310)과 연결된다.
구체적으로 예를 들면, 제 2 공통배선(CL2)의 연장부(EP)는, 제 1 데이터배선(DL1)과 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역에 형성된 수직부(VP)에서 연장되어, 제 2 데이터배선(DL2)과 제 1 게이트배선(GL1)으로 정의되는 화소(P)영역에 형성된 공통전극(310)과 연결된다. 이에 따라, 제 2 공통배선(CL2)의 연장부(EP)는, 제 2 데이터배선(DL2)과 교차하게 된다. 이때, 연장부(EP)는 수직부(VP)의 예를 들면 상단에서 연장될 수 있다.
또한, 연장부(EP)는, 연장부(EP) 끝단에서 즉, 인접한 화소(P)에서 수직으로 더욱 연장 될 수 있다. 이에 따라, 연장부(EP)의 끝단은 데이터배선(DL1, DL2)과 평행하게 된다. 이때, 인접한 화소(P)영역에서 수직으로 더욱 연결되는 부분은 예를 들면 더미(dummy)배선이 될 수 있다.
구체적으로 예를 들면, 제 2 공통배선(CL2)의 연장부(EP)는, 제 2 데이터배선(DL2)과 제 1 게이트배선(GL1)로 정의되는 인접한 화소(P)영역에서 수직으로 더욱 연장된다. 이에 따라, 연장부(EP)는 예를 들면 ‘┓’형상으로 구성될 수 있다.
제 1 및 제 2 게이트배선(GL1, GL2)과 제 1 및 제 2 데이터배선(DL1, DL2)의 교차지점에는 게이트전극(10)과, 반도체층(미도시)과, 소스(source) 및 드레인(drain) 전극(20, 30)으로 구성되는 박막트랜지스터(T)가 형성된다. 이때, 게이트전극(10)은 제 1 및 제 2 게이트배선(GL1, GL2)의 일부분으로 형성되고, 소스 전극(20)은 제 1 및 제 2 데이터배선(DL1, DL2)에서 분기하여 형성된다.
화소(P) 내에는 드레인 전극(30)과 제 1 콘택홀(contact hole)(40)을 통해 전기적으로 연결되는 다수의 화소전극(320)과, 화소전극(320)과 평행하게 서로 엇갈리며 구성되고 제 1 및 제 2 공통배선(CL1, CL2)과는 제 2 콘택홀(50)을 통해 전기적으로 연결되는 다수의 공통전극(310)이 형성된다. 여기서, 공통전극(310)과 제 2 콘택홀(50)을 통해 전기적으로 서로 연결되는 제 1 및 제 2 공통배선(CL1, CL2)은 예를 들면 연장부(EP)가 될 수 있다.
여기서, 공통배선(CL1, CL2) 및 공통전극(310)은 다양한 층 및 다양한 형태로 형성될 수 있는데, 본 발명의 실시예에서는 공통배선(CL1, CL2)과 공통전극(310)이 동일 평면에 위치하지 않고 공통배선(CL1, CL2)의 상부에 공통전극(310)이 형성된다.
특히, 화소(P)의 최외각에 형성되고 데이터배선(DL1, DL2)과 가장 인접한 최외각 공통전극(310)은 화소(P)의 개구율을 최대화시키기 위해 예를 들면 하부의 공통배선(CL1, CL2)과 중첩되는 위치에 형성될 수 있다.
또한, 최외각 공통전극(310)의 폭은 데이터배선(DL1, DL2)에서 이격하여 화소(P) 중앙에 형성된 중앙부 공통전극(310)의 폭보다 예를 들면 넓게 형성 될 수 있다. 최외각 공통전극(310)의 폭을 중앙부 공통전극(310)의 폭보다 크게 형성하는 이유는 크로스토크(crosstalk)와 같은 불량을 최소화하기 위한 것이다.
즉, 데이터배선(DL1, DL2)은 최외각 공통전극(310)과 이와 이웃한 화소전극(320)의 사이에 발생하는 전계에 영향을 주게 되는데, 이로 인해 크로스토크가 발생한다. 이때, 최외각 공통전극(310)의 폭을 중앙부 공통전극(310)의 폭에 비해 넓게 형성하여 데이터배선(DL1, DL2)과 화소전극(320) 사이에 배치하면 크로스토크 발생을 최소화할 수 있다.
한편, 하부기판(300)의 구성에서 데이터배선(DL1, DL2)과 그 양측의 최외각 공통전극(310) 사이의 이격영역은 전압이 인가되었을 때 액정이 이상 배향하는 빛샘 영역에 해당한다.
이러한 빛샘 영역을 차단하기 위하여 컬러필터기판(200)에 블랙매트릭스를 형성하거나, 또는 예를 들면 제 1 및 2 공통배선(CL1, CL2)이 데이터배선(DL1, DL2) 및 화소전극(320)과 중첩되도록 형성할 수 있다.
또한, 하나의 열라인에 해당되는 화소(P)의 제 1 공통배선(CL1)의 수직부(VP)는 서로 연결된다. 수직부(VP)는 점핑부(JP)에 의하여 연결되고, 점핑부(JP)는 화소전극(320)과 동일층, 동일물질로 구성할 수 있다. 이를 위하여, 수직부(VP)의 위측과 아래측에 제 1 및 제 2 점핑홀(jumping hole)(60, 70)을 형성하고, 점핑부(JP)는 제 1 및 제 2 점핑홀(60, 70)을 통하여 수직부(VP)에 연결된다.
이때, 수직부(VP)는, 게이트배선(GL1, GL2)과 동일층, 동일 물질로 구성할 수 있다.
구체적으로 예를 들면, 제 1 공통배선(CL1)의 수직부(VP)의 위측에 제 1 점핑홀(60)을 형성하여, 동일한 열라인에서 이전 행라인의 화소(P)에 포함되는 수직부(VP)와 연결한다. 제 1 공통배선(CL1)의 수직부(VP)의 아래측에 제 2 점핑홀(70)을 형성하고 다음 행라인의 화소(P)에 포함되는 수직부(VP)와 연결한다.
즉, 수직부(VP)는 서로 다른 층에 형성되는 점핑부(JP)를 이용하여 게이트배선(GL1, GL2)과 중첩되지 않도록 서로 연결된다.
여기에서, 도면에는 도시하지 않았으나, 보다 안정적인 구조를 위하여, 데이터배선(DL1, DL2)에 인접한 최외각 공통전극(310)은 서로 이웃하는 화소(P)에서 연결될 수 있다.
이하, 도 9를 더욱 참조하여 본발명의 실시예에 따른 횡전계형 액정표시장치의 하부기판(300)의 단면에 대해서 보다 상세하게 설명한다.
도 9는 본발명의 실시예에 따른 하부기판(300)의 단면도이다.
도 9에 도시된 바와 같이, 먼저 투명성 절연기판(s)의 전면에 예를 들면, 알루미늄(Al), 알루미늄 합급(AlNd), 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 구리(Cu), 구리합금 중에서 선택되는 금속물질을 증착하여 게이트 금속막을 형성하고, 그 위로 포토레지스트(photoresistor)를 도포하고, 투과영역과 차단영역을 갖는 마스크를 이용하여 노광하고, 노광된 포토레지스트를 현상하고, 노출된 금속물질을 식각하는 등의 마스크 공정을 수행한다.
그런 다음, 패터닝된 포토레지스트를 마스크로 하여 게이트 금속막을 식각하여 게이트전극(10)과 수직부(VP)를 형성한다. 이때, 도시하지 않았지만, 게이트전극(10)에 일체로 게이트배선(GL1, GL2, …)과 연장부(EP)를 형성한다.
수직부(VP)) 및 게이트배선(GL1, GL2, …)의 상부 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트절연막(11)을 형성한다.
다음에는, 게이트절연막(11) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착 한 다음, 회절 노광 또는 하프톤 노광 공정을 진행하여 게이트전극(11) 상부에 채널층(12), 오믹콘택층(13), 소스전극(20) 및 드레인전극(30)을 동시에 형성하여 박막트랜지스터(T)를 형성한다.
이때, 소스전극(20)과 전기적으로 연결된 데이터배선(DL1, DL2, …)이 형성된다. 데이터배선(DL1, DL2, …)은 박막트랜지스터(T)의 소스전극(20)과 연결되며, 따라서 소스전극(20)이 데이터배선(DL1, DL2, …)으로부터 분기된 형태가 된다.
다음에는, 데이터배선(DL1, DL2, …)과 소스 및 드레인 전극(20, 30)의 상부 전면에 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 등의 무기절연물질을 증착하거나 또는 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl) 등의 감광성유기절연물질을도포하여보호층(14)을 형성한다.
여기서, 드레인전극(30)과 도면에 도시하지 않았지만, 게이트패드와 데이터패드를 오픈(open)하는 콘택홀 공정을 진행한다.
또한, 콘택홀 공정에서 예를 들면 하나의 열라인에 위치하는 수직부(VP)를 서로 연결하기 위하여 점핑홀(70)을 형성하는 것이 바람직하다. 이는, 전술한 바와 같이 수직부(VP)의 연결은 점핑부(JP)를 이용하기 때문이다. 즉, 수직부(VP)와 점핑부(JP)를 서로 연결하기 위하여, 게이트절연막(11)과 보호층(14)을 식각하여 수직부(VP)가 오픈 될 수 있도록 한다.
여기에서, 보호층(14)과 게이트절연막(11)을 동시에 식각하는 것은 일 예인바, 게이트절연막(11)과 보호층(14) 각각을 식각하여 수직부(VP)를 노출 시킬 수 있음은 당업자에게 자명하다.
이와 같이, 콘택홀(40) 공정과 점핑홀(70) 형성 과정이 완료되면, 콘택홀(40)이 형성된 보호층(14) 상부 전면에 투명 도전성 물질인 인듐-틴-옥사이드(IT0) 또는 인듐-징크-옥사이드(IZO)를 증착하고 마스크 공정을 진행하여 패텅닝한다. 이를 통하여, 드레인전극(30)과 연결되는 화소전극(320)과, 공통전극(310)을 형성한다.
이때, 하나의 열라인에 위치하는 수직부(VP)를 연결하기 위한 점핑부(JP)는, 투명 도전성 물질 이외에도, 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 몰리브뎀(Mo), 몰리브덴 합금, 구리(Cu), 구리합금 등의 물질 중에서 이용될 수 있다.
이와 같은 본발명은 아래와 같은 효과가 있다.
먼저, 액정표시장치가 고속 구동(예를 들면, 240Hz 구동)을 하게 됨에 따라, 액정표시장치는 별도의 스토리지 커패시터의 구성이 필요하지 않게 된다. 즉, 고속 구동에 의해, 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 기능이 필요하지 않게 된다. 이에 따라, 행라인에 위치하는 화소의 하단부의 공통배선을 삭제 함으로써, 불필요한 스토리지 커패시터의 구성을 생략할 수 있다. 그 결과, 화소에서 하단부의 공통배선을 삭제함으로써, 액정패널의 각 화소의 빛 투과율을 높일 수 있다.
또한, 액정패널에 공통전압을 인가하기 위한 수직 방향의 공통배선연장부를 삭제하게 됨으로써, 게이트패드부를 최대한으로 표시영역으로 활용할 수 있다. 즉, 종래에는 공통배선연장부가 게이트패드부에 위치함으로써, 게이트패드부가 불필요하게 넓게 설계되는 문제점이 있었다. 이에 따라, 내로우 베젤(narrow bezel) 모델의 게이트패드부 축소에 한계가 있었다. 그러나, 본발명의 경우, 공통배선연장부를 삭제함으로써, 내로우 베젤 모델에서 필요한 공간을 더욱 확보 할 수 있다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
310 : 공통전극 320 : 화소전극
VP : 수직부 JP : 점핑부 EP : 연장부
60 : 제 1 점핑홀 70 : 제 2 점핑홀

Claims (7)

  1. 기판 상에 서로 교차하여 매트릭스 형태의 화소를 정의하는 게이트배선 및 데이터배선과;
    상기 화소내에 형성되는 수직부와, 수직으로 인접한 상기 화소의 수직부를 연결하는 점핑부와, 수평으로 인접한 상기 화소로 연장되는 연장부를 포함하는 공통배선과;
    상기 게이트배선 및 데이터배선과 연결되는 박막트랜지스터와;
    상기 박막트랜지스터에 연결되는 화소전극과;
    상기 화소전극과 엇갈리게 형성되는 공통전극을 포함하며,
    상기 연장부는 상기 데이터배선에 수직하게 상기 게이트배선과 동일층에서 수평으로 인접한 화소로 연장되며, 수평으로 인접한 화소의 공통전극과 각각 제 1 점핑홀을 통해 연결되며,
    상기 수직부는 상기 연장부의 일끝단으로부터 상기 데이터배선과 평행하게 연장되며, 상기 데이터배선과 상기 공통전극 사이에서 상기 게이트배선과 동일층에 위치하며,
    상기 점핑부는 상기 공통전극과 동일층에서 상기 공통전극으로부터 연장되어 구비되며, 상기 수직부와 제 2 점핑홀을 통해 연결되며, 상기 데이터배선과 상기 공통전극 사이에 위치하며,
    상기 공통배선으로 인가되는 공통전압은 상기 데이터배선과 같이 수직방향으로 인가되는 횡전계형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 수직부 및 상기 게이트배선의 상부 전면에 증착되는 게이트절연막과,
    상기 데이터배선 및 박막트랜지스터의 상부 전면에 도포되는 보호층을 더욱 포함하는 횡전계형 액정표시장치.
  3. 제 2 항에 있어서,
    상기 화소전극과 상기 공통전극은 동일층 및 동일물질로 형성되는횡전계형 액정표시장치.
  4. 제 3 항에 있어서,
    상기 보호층에는 상기 화소전극과 드레인전극을 서로 전기적으로 연결하기 위한 제 1 콘택홀이 위치하며, 상기 게이트절연막과 상기 보호층에는 상기 연장부와 상기 공통전극을 서로 전기적으로 연결하기 위한 제1 콘택홀과, 상기 수직부와 상기 점핑부를 서로 연결하기 위한 상기 제 1 점핑홀 및 상기 제 2 점핑홀이 위치하는 횡전계형 액정표시장치.
  5. 제 1 항에 있어서,
    상기 수직부는 상기 데이터배선 및 상기 공통전극과 이격되어 위치하는 횡전계형 액정표시장치.
  6. 제 1 항에 있어서,
    상기 점핑부는 상기 수직부로부터 연장되어, 상기 데이터배선 및 상기 화소전극 사이에 위치하는 횡전계형 액정표시장치.
  7. 제 1 항에 있어서,
    상기 연장부의 타 끝단에는 상기 수직부와 평행한 더미배선이 더욱 연장되는 횡전계형 액정표시장치.
KR1020100096851A 2010-10-05 2010-10-05 횡전계형 액정표시장치 KR101785914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100096851A KR101785914B1 (ko) 2010-10-05 2010-10-05 횡전계형 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096851A KR101785914B1 (ko) 2010-10-05 2010-10-05 횡전계형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120035364A KR20120035364A (ko) 2012-04-16
KR101785914B1 true KR101785914B1 (ko) 2017-11-06

Family

ID=46137288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096851A KR101785914B1 (ko) 2010-10-05 2010-10-05 횡전계형 액정표시장치

Country Status (1)

Country Link
KR (1) KR101785914B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005389B1 (ko) * 2012-07-09 2019-07-30 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102218313B1 (ko) 2020-11-04 2021-02-22 (주)세미로드 흡광도 측정 장치

Also Published As

Publication number Publication date
KR20120035364A (ko) 2012-04-16

Similar Documents

Publication Publication Date Title
KR100536851B1 (ko) 액정표시장치
US7316944B2 (en) Fabricating method of a liquid crystal display device
US20060256269A1 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
US20100315584A1 (en) Array substrate for ips-mode lcd device and method of fabricating the same
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20120116651A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20100066219A (ko) 액정표시장치 및 그 제조방법
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
US20040252268A1 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR101785914B1 (ko) 횡전계형 액정표시장치
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2008009433A (ja) 表示基板及びこれを有する表示パネル
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR101189143B1 (ko) 횡전계형 액정표시장치
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101429921B1 (ko) 액정표시장치
KR101201329B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
JP2009175561A (ja) 液晶表示装置
KR101668993B1 (ko) 횡전계 방식 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant