KR20070036915A - 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070036915A
KR20070036915A KR1020050091966A KR20050091966A KR20070036915A KR 20070036915 A KR20070036915 A KR 20070036915A KR 1020050091966 A KR1020050091966 A KR 1020050091966A KR 20050091966 A KR20050091966 A KR 20050091966A KR 20070036915 A KR20070036915 A KR 20070036915A
Authority
KR
South Korea
Prior art keywords
line
electrode
sustain
gate
thin film
Prior art date
Application number
KR1020050091966A
Other languages
English (en)
Inventor
윤여건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050091966A priority Critical patent/KR20070036915A/ko
Publication of KR20070036915A publication Critical patent/KR20070036915A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법에 관한 것으로, 스토리지 커패시터용 유지 배선을 게이트 라인과 동일 면 상에 동일 방향으로 형성하고, 유지 배선의 단선을 대비하여 이를 리페어 할 수 있는 수리부를 데이터 라인과 동일 면상에 형성하여 유지 배선의 단선으로 인한 화소 불량을 방지할 수 있는 액정 표시 장치 및 그 제조 방법을 제공한다.
액정 표시 장치, 데이터 라인, 공통 전극, 유지 배선, 수리부

Description

박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY, THIN FILM TRANSISTOR PANEL AND FABRICATING METHOD OF THE SAME}
도 1은 종래의 액정 표시 장치의 일 화소의 등가 회로도.
도 2는 종래의 액정 표시 장치의 평면도.
도 3은 도 2의 A-A선상의 단면도.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도.
도 5는 도 4의 액정 표시 장치를 B-B 선에 대해 자른 단면도.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 평면도 및 단면도.
도 9는 본 실시예에 따른 유지 배선의 리페어를 설명하기 위한 도면.
도 10 및 도 11은 본 실시예에 따른 수리부의 변형예를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 게이트 라인 20, 120 : 데이터 라인
30, 130 : 박막 트랜지스터 40, 140 : 화소 전극
50, 150 : 유지 배선 200 : 수리부
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 컴 라인(com-line)인 유지 전극선의 리페어가 자유로운 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법과 이의 리페어 방법에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display; LCD)는 화소 전극, 스토리지 커패시터 및 각 화소를 스위칭하는 박막 트랜지스터(TFT: Thin Film Transistor) 등이 형성된 박막 트랜지스터 기판과, 공통 전극 등이 형성된 공통 전극 기판 및 두 기판 사이에 밀봉된 액정으로 구성된다. 여기서, 액정 표시 장치는 두 개의 기판 사이에 전압을 인가하여 액정을 구동시키고 광의 투과율을 제어함으로써 화상을 디스플레이 한다.
도 1은 종래의 액정 표시 장치의 일 화소의 등가 회로도이다.
도 1을 참조하면, 게이트 라인(Gate Line; G/L)과 데이터 라인(Data Line; D/L)에 각기 게이트 신호와 데이터 신호를 인가한다. 따라서, 게이트 신호에 의해 박막 트랜지스터(T1)가 턴온되면 데이터 신호가 화소 전극(P1)에 인가되어 화소 영역내의 액정 배열에 변화를 주어 목표로 하는 화상을 표시하게 된다. 그리고 일반적으로 액정 표시 장치는 프레임 별로 신호가 인가되기 때문에 일 신호가 들어온 후 다음번 신호가 들어오기 전까지 화소 전극(P1)에 전압이 인가되지 않는 시간이 존재하게 되고, 이 시간동안 화소 전극(P1)의 전압이 변화되어 액정 배열이 흐트러지는 문제가 발생한다. 따라서, 이러한 문제를 해결하기위해 화소 영역내에 스토리지 커패시터(SC1)를 형성하였다. 스토리지 커패시터(SC1)는 신호가 인가되지 않는 시간동안 화소 전극(P1)의 전압을 일정하게 유지하는 역할을 한다.
이러한 스토로지 커패시터의 일전극인 스토리지 전극은 게이트 라인과 동시에 형성하였다. 최근에는 스토리지 전극으로 몰리부덴(Mo)/알루미늄(Al)/몰리부덴(Mo) 구조를 사용하여 개개의 화소 마다의 독립된 스토리지 전극을 게이트 라인과 평행한 스토리지 라인을 통해 연결하였다. 이에 관해 하기 도면을 참조하여 설명한다.
도 2는 종래의 액정 표시 장치의 평면도이고, 도 3은 도 2의 A-A선상의 단면도이다.
도 2 및 도 3을 참조하면, 종래의 액정 표시 장치는 박막 트랜지스터(30), 게이트 라인(10), 데이터 라인(20), 스토리지 커패시터용 유지 배선(50, 51, 52) 및 화소 전극(40)이 형성된 박막 트랜지스터 기판(1)과, 블랙 매트릭스(60), 칼라 필터(70), 오버코트막(75) 및 공통 전극(80)이 형성된 공통 전극 기판(2)을 포함한다. 박막 트랜지스터 기판(1)과 공통 전극 기판(2)상에는 각기 배향막(90, 91)이 형성되고, 그 사이에 액정층이 형성된다.
상기에서 스토리지 커패시터용 유지 배선(50, 51, 52)은 게이트 전극(11)과 게이트 라인(10) 형성시 이와 동시에 화소 영역내에 패터닝하여 형성한다. 여기 서, 유지 배선(50, 51, 52)은 게이트 라인(10)과 평행하게 연장된 유지 전극 라인(50)과, 상기 유지 전극 라인(50)에서 연장되어 화소 전극(40) 가장 자리 영역으로 연장된 제 1 및 제 2 유지 전극(51, 52)을 포함한다.
상술한 유지 배선(50, 51, 52)을 포함하는 박막 트랜지스터 기판(1)의 제조 방법을 간략히 설명하면, 기판(3)에 제 1 금속막을 형성하고, 이를 패터닝하여 게이트 전극(11), 게이트 라인(10) 및 유지 배선(50, 51, 52)을 형성한다. 전체 구조상에 게이트 절연막(12), 활성층(13) 및 제 2 금속막을 형성하고, 이를 패터닝 하여 소스 및 드레인 전극(21, 22)과 데이터 라인(20)을 형성한다. 전체 구조상에 보호막(23)을 형성하고, 그 상부에 드레인 전극(22)과 그 일부가 접속된 화소 전극(40)을 형성한다. 한편 상기에서 다수의 유지 배선(50, 51, 52)의 유지 전극 라인(51)의 끝단을 하나로 연결하여 다수의 유지 전극 라인(51)이 동일 전위가 되게 한다.
하지만, 상술한 바와 같이 유지 전극간을 연결하기 위해 라인 형태의 유지 전극 라인을 형성하게 될 경우, 도 2의 P영역에서와 같이 유지 전극 라인이 오픈(Open)될 경우, 오픈된 유지 전극 라인에 접속된 유지 전극에는 공통전압이 인가되지 않게 되어 그 라인에 해당하는 화소들 전체의 동작에 결함이 발생하는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 소스 와 드레인 패터닝시 유지 배선의 결함을 치료하기 위한 리페어 패턴을 함께 형성하여 유지 전극 라인의 오픈 불량에 따른 문제를 해결할 수 있는 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법을 제공함을 그 목적으로 한다.
본 발명에 따른 게이트 신호를 전달하며 제 1 방향으로 연장되고 제 2 방향으로 소정 간격을 갖도록 배열된 복수의 게이트 라인과, 상기 게이트 라인에 교차하여 형성된 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 화소 영역에 형성된 화소 전극과, 상기 화소 전극과 접속되고 상기 게이트 라인과 상기 데이터 라인의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터와, 상기 게이트 라인과 동일 면상에 형성되고, 이와 평행하게 연장된 유지 전극 라인과 이로부터 화소 영역으로 연장된 유지 전극을 포함하는 다수의 유지 배선 및 상기 데이터 라인과 동일 면상에 형성되어, 상기 유지 전극 배선의 단선시 리페어를 위한 수리부를 포함하는 박막 트랜지스터 기판을 제공한다.
여기서, 상기 수리부는 일 유지 전극 라인으로부터 연장된 유지 전극의 일부와 중첩되고, 상기 일 유지 전극 라인과 인접한 타 유지 전극 라인의 일부와 중첩되는 것이 바람직하다.
물론, 상기 수리부는 상기 유지 전극 라인으로부터 연장된 제 1 및 제 2 유지 전극의 일부와 중첩될 수도 있다. 그리고, 상기 수리부는 상기 화소 영역 내의 상기 유지 전극 라인과 중첩될 수도 있다.
이때, 상기 수리부는 게이트 절연막을 통해 상기 유지 배선과 절연되어있는 것이 바람직하다. 그리고, 상기 수리부와 중첩된 상기 유지 전극 라인 또는 상기 유지 전극의 면적이 넓게 형성되는 것이 효과적이다.
한편, 리페어 공정을 통해 상기 수리부와 중첩된 상기 유지 전극 라인 또는 상기 유지 전극이 상기 수리부와 전기적으로 연결되는 것이 바람직하다.
상기의 화소 전극은 적어도 하나의 절개 패턴을 포함하고, 상기 유지 전극의 일부가 상기 절개 패턴의 일부와 중첩된 박막 트랜지스터 기판.
상기에서, 유지 배선 및 상기 수리부는 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 또는 다중층으로 형성되는 것이 바람직하다.
상기의 유지 배선에 공통 전압이 인가되는 것이 효과적이다.
또한, 본 발명에 따른 게이트 신호를 전달하며 제 1 방향으로 연장되고 제 2 방향으로 소정 간격을 갖도록 배열된 복수의 게이트 라인과, 상기 게이트 라인에 교차하여 형성된 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 화소 영역에 형성된 화소 전극과, 상기 화소 전극과 접속되고 상기 게이트 라인과 상기 데이터 라인의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터와, 상기 게이트 라인과 동일 면상에 형성되고, 이와 평행하게 연장된 유지 전극 라인과 이로부터 화소 영역으로 연장된 유지 전극을 포함하는 다수의 유지 배선 및 상기 데이터 라인과 동일 면상에 형성되어, 상기 유지 전극 배선의 단선시 리페어를 위한 수리부를 포함하는 하부 기판과, 상기 하부 기판과 마주하며 상기 화소 전극과 대향하는 공통 전극을 포함하는 상부 기판 및 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 평면도이며, 도 5는 도 4의 액정 표시 장치를 B-B 선에 대해 자른 단면도이다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 액정 표시 장치는 하부 기판인 박막 트랜지스터 기판(1000)과, 이와 대향하여 배치되는 상부 기판인 공통 전극 기판(2000)과, 이들 두 기판 사이에 형성되며 두 기판에 대해서 원하는 방향으로 배향되는 액정층(도시되지 않음)으로 이루어진다. 상하부 기판들의 표면은 액정의 배향을 위해 배향막(410, 420)을 설치하여 액정층의 액정 분자를 배향시킨다. 이때 액정층의 액정 분자의 배향은 각 기판에 대하여 수직이 되도록 하는 수직 배향 모드인 것이 바람직하나, 수직 배향이 아닐 수도 있다.
박막 트랜지스터 기판(1000)은 투광성 절연 기판(100) 위에 게이트 신호를 전달하며 제 1 방향으로 연장되고 제 2 방향으로 소정 간격을 갖도록 배열된 복수 의 게이트 라인(110)과, 게이트 라인(110)에 교차하여 형성된 복수의 데이터 라인(120)과, 게이트 라인(110)과 데이터 라인(120)에 의해 정의된 화소 영역에 형성된 화소 전극(140)과, 상기 화소 전극과 접속되고 게이트 라인(110)과 데이터 라인(120)의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터(130)과, 상기 게이트 라인(110)에 평행하게 연장된 유지 전극 라인(151)과 이로부터 화소 영역 내부로 연장된 유지 전극(152, 153)을 포함하는 다수의 유지 배선(150)과, 상기 유지 전극 배선(150)의 단선시 리페어를 위한 수리부(200)를 포함한다.
여기서, 인접하는 2개의 게이트 라인(110) 및 데이터 라인(120)에 의해 둘러싸여 형성된 화소 영역은 레이아웃 상에서 사각형 형상을 갖는 것이 바람직하다. 또한, 박막 트랜지스터(130)는 게이트 전극(111), 소스 전극(121) 및 드레인 전극(122)을 포함하며, 게이트 전극(111)은 게이트 절연막(112)을 통하여 소스 전극(121) 및 드레인 전극(122)과 절연 상태를 유지한다.
상술한 박막 트랜지스터(130)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(120)에 공급되는 화소 신호가 화소 전극(140)에 충전되도록 한다. 따라서, 박막 트랜지스터(130)는 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(120)에 접속된 소스 전극(121)과, 화소 전극(140)에 접속된 드레인 전극(122)과, 게이트 전극(111)과 소스 전극(121) 및 드레인 전극(122) 사이에 순차적으로 형성된 게이트 절연막(112) 및 활성층(113)과, 활성층(113)의 적어도 일부에 형성된 오믹 접촉층(114)을 포함한다. 이때 오믹 접촉층(114)은 채널부를 제외한 활성층(113) 상에 형성될 수 있다.
또한, 박막 트랜지스터(130)의 상부에는 절연성 보호막(131)이 형성되어 있다. 보호막(131)은 질화 실리콘 또는 산화 실리콘 등의 무기 물질로 형성될 수도 있고, 저유전율 유기막으로 형성될 수도 있다. 물론 무기 절연막과 유기막의 이중층으로 형성될 수도 있다.
게이트 라인(110)은 주로 가로 방향으로 뻗어 있고, 게이트 라인(110)의 일부가 상부 및/또는 하부로 돌출하여 상술한 박막 트랜지스터(130)의 게이트 전극(112)을 이룬다. 게이트 라인(110)의 끝단에는 외부 회로와의 연결을 위한 게이트 패드(미도시)가 형성되어 있다.
데이터 라인(120)은 주로 세로 방향으로 뻗어 있고, 그 일부가 돌출하여 상술한 박막 트랜지스터(130)의 소스 전극(121)을 이룬다. 데이터 라인(120)의 끝단에는 데이터 패드(미도시)가 형성되어 있다. 여기서는 직선형의 데이터 라인(120)을 예시하였으나, 데이터 라인(120)은 소정의 굽은 영역을 가질 수도 있고, 이때는 화소 전극(140)이 데이터 라인(120)의 굽은 영역을 따라 형성될 수도 있다.
스토리지 커패시터용 유지 배선(150)은 게이트 라인(110)과 동일한 층에 이와 전기적으로 절연되도록 형성하고, 유지 배선(150)의 끝단은 공통 전압(Vcom)과 연결되어 있는 것이 효과적이다. 바람직하게는 본 실시예의 유지 배선(150)은 도 4에 도시된 바와 같이 게이트 라인(110)과 평행한 직선 형상의 유지 전극 라인(151)과, 유지 전극 라인(151)에서 데이터 라인(120)과 평행한 직선 형상으로 연장된 유지 전극(152, 153)을 포함한다. 이때, 유지 전극(152, 153)은 데이터 라인과 인접한 화소 영역 양측에 각기 형성된 제 1 유지 전극(152)과 제 2 유지 전극(153) 을 포함하고, 제 1 및 제 2 유지 전극(152, 153) 각각은 화소 전극(140)과 적어도 그 일부가 중첩되어 스토리지 커패시터로써 작용한다. 이때, 유지 전극(152, 153)의 형상을 상술한 설명에 한정되지 않고, 화소 전극(140)의 형태에 따라 다양하게 변화 될 수 있다. 즉, 데이터 라인(120)과 평행한 직선 형상이 아닌 굴절된 형상일 수도 있다. 예를 들어, TN 모드를 위해 화소 전극(140)내에 절개부가 형성될 경우 유지 전극(152, 153)은 이러한 절개부와 중첩되도록 형성할 수 있다.
다수의 수리부(200)는 유지 배선(150)의 단선 특히 인접한 화소영역 내에 형성된 유지 전극(152, 153)간을 연결하는 유지 전극 라인(151)의 단선을 리페어 하기 위해 데이터 라인(120)과 동일한 층에 이와 절연되도록 형성하는 것이 바람직하다. 본 실시예의 수리부(200)는 도 4에 도시된 바와 같이 일 유지 배선(150)의 유지 전극 라인(151)으로부터 연장된 유지 전극(153)의 일부와 중첩되고, 상기의 일 유지 배선(150)과 인접한 타 유지 배선(150)의 유지 전극 라인(151)의 일부와 중첩되도록 형성한다. 이때, 수리부(200)는 일 유지 배선(150)과 이와 인접한 타 유지 배선(150)간을 화소 단위로 연결한다. 즉, 도면에서와 같이 다수의 수리부(200)는 각각은 다수의 유지 전극(151)에 그 일부가 중첩되고, 또한 상기 유지 전극(151)과 인접한 유지 전극 라인(153)과 그 일부가 중첩된다. 여기서, 상기의 수리부(200)와 중첩되는 영역의 유지 전극(153)의 면적을 넓게 형성하여 후속 리페어 공정시 충분한 공정 마진을 주도록 하는 것이 바람직하다. 또한, 수리부(200)와 중첩되는 유지 전극 라인(153)이 일부 또한 그 면적을 넓게 형성할 수 있다. 본 발명에 따른 수리부(200)를 상술한 설명에 한정되지 않고, 화소의 개구율에 영향을 주지 않 는 범위 내에서 다양한 형상으로 제작할 수 있다. 이러한 수리부(200)의 변형예에 관해서는 후술한다.
여기서, 화소 전극(140)은 투명한 전도성 재질의 인듐 틴 옥사이드(indium tin oxide: ITO) 또는 인듐 징크 옥사이드(indium zinc oxide: IZO)를 사용하여 형성한다. 게이트 라인(110)과 유지 배선(150)은 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성되는 것이 바람직하다. 또한, 게이트 라인(110) 및 유지 배선(150)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성될 수 있다. 즉, 물리 화학적 특성이 우수한 Cr, Ti, Ta, Mo 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층 또는 삼중층으로 형성할 수도 있다. 또한, 상기의 데이터 라인(120)과 수리부(200)도 상술한 게이트 라인(110) 및 유지 배선(150)과 같이 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하고, 단일층 및 다중층으로 형성할 수 있다.
한편, 공통 전극 기판(2000)은, 유리 등의 투명한 절연 물질로 이루어진 절연 기판(300)의 아래 면에 빛샘과 인접한 화소 영역들 사이의 광 간섭을 방지하기 위한 블랙 매트릭스(310)와 적색, 녹색, 청색의 컬러 필터(320)가 형성되고, 컬러 필터(320) 위에는 유기 물질로 이루어진 오버코트막(330)이 형성되어 있다. 오버코트막(330) 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(340)이 형성되어 있다.
상기와 같은 박막 트랜지스터 기판(1000)과 공통 전극 기판(2000)을 결합하 고 그 사이에 액정층을 구비하여 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 패널이 이루어지며, 하부의 박막 트랜지스터 기판(1000)과 상부의 공통 전극 기판(2000)은 화소 전극(140)이 컬러 필터(320)와 대응하여 정확하게 중첩되게 정렬될수록 좋다. 본 발명의 실시예에 따른 액정 표시 장치는 상부 및 하부 기판 사이에 네거티브 타입의 유전율 이방성(negative type dielectric constant anisotropy)을 갖는 액정을 구비하여 수직 배향시키는 것이 바람직하나, 특별히 이에 한정되는 것은 아니다.
액정 표시 장치는 이러한 기본 패널 양측에 도시되지 않은 편광판, 백라이트, 보상판 등의 요소들을 배치할 수 있다.
이러한 액정 표시 장치에 전압을 가하면 화소 전극은 박막 트랜지스터로부터 공급되는 화소 신호를 받아 공통 전극 기판에 형성되어 있는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 공통 전극 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극을 경유하여 입사되는 광량을 조절하여 공통 전극 기판 쪽으로 투과시키게 된다.
이하에서는 이러한 구조와 작용 효과를 가지는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 5매 마스크 공정을 기준으로 간략하게 설명한다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 평면도 및 단면도이다.
도 6을 참조하면, 투명 절연 기판(100) 상에 제 1 도전성막을 형성한 다음, 이를 제 1 감광막 마스크 패턴(미도시)을 이용한 사진 식각공정을 통해 게이트 라인(110), 게이트 전극(111) 및 유지 배선(150)을 형성한다.
먼저 상기의 투명 절연 기판(100) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 1 도전성막을 형성한다. 제 1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 및 Mo/Al/Mo 중 적어도 어느 하나를 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 앞서 설명한 바와 같이 제 1 도전성막으로 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 및 다중층으로 형성할 수 있다. 이와 같이 전체 기판 상에 제 1 도전성막을 형성한 후, 감광막을 도포한 다음, 제 1 마스크를 이용한 리소그라피 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 도 6에 도시된 바와 같이, 다수의 게이트 라인(110)과 게이트 전극(112) 그리고, 상기 게이트 라인(110)에 수평하게 대응하는 다수의 유지 전극 라인(151)과 이로부터 수직하게 화소 영역으로 연장된 다수의 유지 전극(152, 153)을 포함하는 유지 배선(150)을 형성하는 것이 바람직하다. 이후, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다.
도 7를 참조하면, 도 6에 도시된 전체 구조 상에 게이트 절연막(112), 활성층(114) 및 오믹 접촉층(114)을 순차적으로 형성한 다음, 제 2 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 박막 트랜지스터의 활성영역을 형성한다.
전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(112)을 형성한다. 이때, 게이트 절연막(112)으로는 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게이트 절연막(112) 상에 상술한 증착 방법을 통해 활성층(113) 및 오믹 접촉층(114)을 순차적으로 형성한다. 활성층(113)으로는 비정질 실리콘층을 사용하고, 오믹 접촉층(114)으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 이후, 오믹 접촉층 상에 감광막을 도포한 다음, 제 2 마스크를 이용한 포토리소그라피 공정을 통해 제 2 감광막 마스크 패턴을 형성한다. 상기의 제 2 감광막 마스크 패턴을 식각 마스크로 하고, 게이트 절연막(112)을 식각 정지막으로 하는 식각 공정을 실시하여 오믹 접촉층(114) 및 활성층(113)을 제거하여 게이트 전극(111) 상부에 활성영역을 형성한다. 이후, 소정의 스트립 공정을 실시하여 잔류하는 제 2 감광막 마스크 패턴을 제거한다. 이때, 게이트 절연막(112)은 1000 내지 5000Å 두께로 형성하고, 활성층(113)은 500 내지 2000Å 두께로 형성하며, 오믹 접촉층(114)은 300 내지 600Å 두께로 형성하는 것이 바람직하다.
다음으로, 박막 트랜지스터의 활성 영역이 형성된 전체 구조상에 제 2 도전성막을 형성한 다음, 이를 제 3 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 소스 및 드레인 전극(121, 122), 데이터 라인(120) 및 수리부(200)를 형성한다.
전체 기판 상에 제 2 도전성막을 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 2 도전성 막을 형성한다. 이때, 제 2 도전성막으로는 Mo, Al, Cr, Ti 중 적어도 하나의 금속 단일층 또는 다중층을 사용하는 것이 바람직하다. 물론 제 2 도전성막은 제 1 도전성막과 동일한 물질을 사용할 수도 있다. 제 2 도전성막은 1000Å 내지 3000Å의 두께로 증착하는 것이 효과적이다. 이후, 제 2 도전성막 상에 감광막을 도포한 다음, 마스크를 이용한 리소그라피 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 상기 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 제 2 도전성막을 식각한 다음, 제 3 감광막 마스크 패턴을 제거한 후, 식각된 제 2 도전성막을 식각마스크로 하는 식각을 실시하여 제 2 도전성막 사이의 노출된 영역의 오믹 접촉층(114)을 제거하여 소스 전극(121)과 드레인 전극(122) 사이에는 활성층(113)으로 이루어진 채널을 형성하고, 데이터 라인(120)과 수리부(200)를 형성한다. 여기서, 제 3 감광막 마스크 패턴을 제거하지 않고 오믹 접촉층(144)을 제거하여 소스 전극(121)과 드레인 전극(122) 사이의 활성층(113)을 노출시킬 수도 있다. 이때, 식각 공정은 먼저 습식 식각을 실시하여 제 3 감광막 마스크 패턴이 형성되지 않은 영역의 제 2 도전성막을 제거하고, 건식 식각 공정을 실시하여 오믹 접촉층(114)을 제거한다. 또한 습식 식각과 건식 식각 사이에 O2 플라즈마를 이용한 애싱 공정을 실시하여 제 3 감광막 패턴을 제거할 수도 있다.
상술한 공정에 의해, 데이터 라인(120)은 하부에 형성된 게이트 라인(110)과 교차하는 방향으로 연장되도록 형성된다. 그리고, 수리부(200)는 일 유지 전극 라인(151)에서 연장된 유지 전극(152, 153)과 이와 인접한 타 유지 전극 라인(151)의 일부와 교차 되도록 형성된다. 이때, 도 7을 참조하면 수리부(200)의 일 단부는 일 게이트 전극(111)에 의해 구동되는 화소 영역으로 연장된 유지 전극(153)의 단부와 중첩되고, 이로부터 연장되어 게이트 전극(111)이 결합된 게이트 라인(110) 상부를 지나 상기 게이트 라인(110)과 인접한 유지 전극 라인(151)의 일부과 수리부(200)의 타 단부가 중첩된다.
또한, 소스 전극(121)은 데이터 라인(120)에서 연장되어 활성영역의 일부와 중첩되고, 드레인 전극(122)은 활성영역의 일부와 중첩되고, 일부가 화소 영역으로 연장되어 화소 전극(140)에 접속된다.
도 8을 참조하면, 소스 전극(121)을 포함하는 데이터 라인(120)과 드레인 전극(122) 및 수리부(200)가 형성된 투명 절연 기판(100) 상에 보호막(131)을 형성하고, 제 4 감광막 마스크 패턴를 이용한 식각공정을 통해 보호막(131)의 일부를 제거하여 콘택홀을 형성한다. 이후, 패터닝된 보호막(131) 상에 제 3 도전성막을 형성한 다음, 제 5 감광막 마스크 패턴(미도시)을 이용하여 제 3 도전성막을 패터닝하여 화소 전극(140), 게이트 패드, 데이터 패드 및 유지 배선(150)들 사이를 연결하는 패드(미도시)를 형성한다. 여기서, 제 3 도전성막은 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다.
이에 관해 설명하면, 각종 증착 방법을 통해 도 7에 도시된 전체 구조 상에 보호막(131)을 형성한다. 보호막(131)은 게이트 절연막(112)과 동일한 절연물질을 사용하는 것이 바람직하다. 또한, 보호막(131)은 다층으로 형성할 수 있다. 예를 들어 무기 보호막과 유기 보호막의 두 층으로 형성할 수 있다. 상기의 보호막(131) 상에 감광막을 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 콘택영역을 개방하는 제 4 감광막 마스크 패턴(미도시)을 형성한다. 이후, 제 4 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 실시하여 드레인 전극(122), 게이트 라인(110)의 끝부분인 게이트 패드, 데이터 라인(120)의 끝부분인 데이터 패드와 유지 배선(150)의 일부를 노출하는 다수의 콘택홀을 형성한다. 잔류하는 제 3 감광막 마스크 패턴은 소정의 스트립 공정을 실시하여 제거한다.
다음으로, 전체 구조 상에 소정의 증착방법으로 제 3 도전성막을 형성한 다음, 감광막을 도포하고, 마스크를 이용한 리소그라피 공정을 실시하여 제 5 감광막 마스크 패턴을 형성한다. 제 5 감광막 마스크 패턴에 의해 화소 전극(140) 영역, 게이트 패드 영역, 데이터 패드 영역, 유지 배선(150)들 사이를 연결하는 패드 영역 및 화소 전극(140)과 연결되는 드레인 전극(122)의 소정 영역을 제외한 나머지 영역을 개방한다. 다음으로, 제 5 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 통해 제 3 도전성막의 개방영역을 제거하고, 소정의 스트립 공정을 통해 제 5 감광막 마스크 패턴을 제거하면 게이트 패드, 데이터 패드, 유지 배선 패드 및 화소 전극(140)이 형성된다.
상기와 같이 화소 전극까지 형성한 다음 전체 구조 상에 제 1 배향막(420)을 형성한다. 이로써, 하부 기판 즉, 박막 트랜지스터 기판이 제작된다.
한편, 공통 전극 기판(2000)은 제 2 투명 절연기판(300) 상에 블랙 매트릭스(310), 컬러 필터(320), 오버코트막(330), 투명 공통 전극(340) 및 제 2 배향막 (410)을 순차적으로 형성하여 제작한다.
이후 상기와 같이 제조된 박막 트랜지스터 기판(1000)과 공통 전극 기판(2000) 사이에 스페이서(미도시)를 개재하여 이들 기판을 서로 접합한다. 이어서, 진공 주입 방법을 이용하여 스페이서에 의해 형성된 소정의 공간에 액정물질을 주입하여 액정층을 형성함으로써 본 실시예에 따른 액정표시장치를 제작한다.
상술한 실시예의 박막 트랜지스터 기판(100)은 5매 마스크 공정으로 형성되었지만, 이에 한정되지 않고, 5매 이상의 마스크 공정 또는 5매 이하의 마스크 공정을 통해서도 형성될 수 있다.
이하 하기에서는 상술한 제조 방법을 통해 제작된 박막 트랜지스터 기판의 유지 배선의 단선시 이를 리페어함에 관해 설명한다.
도 9는 본 실시예에 따른 유지 배선의 리페어를 설명하기 위한 도면이다.
박막 트랜지스터 기판(1000)의 테스트를 실시하여 유지 배선(150)의 단선 유무를 먼저 판단한다. 이때, 도 9의 O 영역과 같이 일 유지 전극 라인(151; L1)의 단선이 발생하였을 경우에는 점선의 전류 흐름(I1 참조)과 같이 공통 전위가 단선된 영역을 지나지 못하게 되어 단선된 영역(O영역) 이후의 전체 유지 전극 라인(151; L1)에 공통 전위가 인가되지 않게 된다. 이에 본 발명은 리페어 공정을 실시하여 단선된 일 유지 전극 라인(151; L1)으로부터 연장된 유지 전극(153)과, 이와 인접한 타 유지 전극 라인(151; L2)을 이들과 그 일부가 중첩된 수리부(200)를 통해 전기적으로 연결하여 타 유지 전극 라인(151; L2)을 통해 단선된 라인에 공통 전위를 인가한다. 이는 수리부(200)와 단선된 일 유지 전극 라인(151; L1)으로부 터 연장된 유지 전극(153)과의 중첩 영역에 레이저를 조사하여 각기 다른 층에 위치한 수리부(200)와 유지 전극(153)을 노출시킨 다음 그 내부를 도전성 물질로 매립하여 유지 전극(153)과 수리부(200)간을 전기적으로 연결한다. 또한, 수리부(200)와 타 유지 전극 라인(151; L2)의 중첩 영역에 레이저를 조사한 후, 그 내부를 도전성 물질로 매립하여 수리부(200)와 타 유지 전극 라인(151; L2)간을 전기적으로 연결한다. 이로인해 타 유지 전극 라인(151; L2)과 단선된 일 유지 전극 라인(151; L1)은 수리부(200)를 통해 전기적으로 도통 상태가 된다. 따라서 앞서 설명한 바와 같이 도면의 이점 쇄선의 전류 흐름(I2)과 같이 타 유지 전극 라인(151; L2)에 인가된 공통 전위는 수리부(200)를 통해 단선된 일 유지 전극(151; L1)에 인가될 수 있다. 이때, 상기에서는 하부에 인접한 유지 전극 라인(151)과 수리부(200)를 연결하였으나, 상부에 인접한 유지 전극 라인(151)과 수리부(200)를 연결할 수도 있다.
상술한 본 실시예의 수리부는 상술한 설명에 한정되지 않고, 다양한 변형예가 가능하다. 즉, 앞서 설명한 예시에서는 일 유지 전극 라인의 단선시 단선된 일 유지 전극 라인의 유지 전극과 타 유지 전극 라인을 수리부를 통해 연결하여 리페어를 수행하였다. 하지만 이에 한정되지 않고, 유지 전극 라인이 단선될 경우 단선된 영역을 다시 이어주는 가교 형태로 수리부를 형성할 수 있다.
도 10 및 도 11은 본 실시예에 따른 수리부의 변형예를 설명하기 위한 도면이다.
도 10을 참조하면, 수리부(200)는 단선된 유지 전극 라인(151)을 리페어 공 정을 통해 단선된 유지 전극 라인(151)으로부터 연장된 유지 전극(152, 153)간을 전기적으로 연결할 수 있도록 형성할 수 있다. 즉, 도 10에 도시된 바와 같이, 유지 전극 라인(151)으로부터 연장되어 화소 영역의 가장자리 양측으로 뻗은 제 1 및 제 2 유지 전극(152, 153)이 형성될 경우, 수리부(200)의 양 가장자리 영역은 각기 제 1 및 제 2 유지 전극(152, 153)의 일부와 중첩된다. 이때 수리부(200)는 화소의 개구율을 저하를 최소화 할 수 있는 루트로 형성하되, 수리부(200)와 함께 형성되는 소스 전극(121), 드레인 전극(122) 및 데이터 라인(120)과 전기적으로 절연되도록 형성하는 것이 바람직하다. 이를 위해 사각형 형상의 화소 영역의 상측 면으로 유지 전극 라인(151)이 지나갈 경우 이와 대응되는 하면으로 수리부(200)를 형성하는 것이 효과적이다.
또한, 본 발명의 변형예로, 도 11에 도시된 바와 같이 유지 전극 라인(151) 상에 이의 일부와 중첩되는 수리부(200)를 형성할 수 있다. 이를 통해 화소 영역 내의 유지 전극 라인(151)의 일부가 단선될 경우 단선된 영역 상부에 형성된 수리부(200)와 단선된 유지 전극 라인(151)간을 전기적으로 연결하여 단선된 유지 전극 라인(151)을 다시 하나의 라인으로 연결한다. 이때, 수리부(200)는 데이터 라인(120)과 동시에 형성되고, 데이터 라인(120)은 유지 전극 라인(151)과 그 일부가 교차되도록 형성된다. 따라서, 수리부(200)는 유지 전극 라인(151)과 동일한 형상으로 형성할 경우 데이터 라인(120)과 쇼트가 발생하게 되기 때문에 수리부(200)는 도면에서와 같이 라인 형태가 아닌 바 형태로 제작하여 유지 전극 라인(151) 중 화소 영역과 중첩되는 유지 전극 라인(151) 영역 상에 형성되는 것이 바람직하다.
또한, 상기의 변형예는 화소 영역과 화소 영역 사이의 경계 즉, 데이터 라인(120) 하부 영역 유지 배선(150)의 단선 발생할 경우의 리페어를 위해 앞서 실시예에서 설명한 바와 같이 인접한 유지 전극 라인(151)과 연결하기 위한 수리부(200)를 더 포함할 수도 있다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치의 유지 배선의 리페어를 위해 소스 및 드레인 전극 형성시 유지 배선 단선 발생시 이를 리페어 하기 위한 리패어 배선을 형성하여 유지 배선의 단선으로 인한 화소 불량을 해결할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 게이트 신호를 전달하며 제 1 방향으로 연장되고 제 2 방향으로 소정 간격을 갖도록 배열된 복수의 게이트 라인;
    상기 게이트 라인에 교차하여 형성된 복수의 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인에 의해 정의된 화소 영역에 형성된 화소 전극;
    상기 화소 전극과 접속되고 상기 게이트 라인과 상기 데이터 라인의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터;
    상기 게이트 라인과 동일 면상에 형성되고, 이와 평행하게 연장된 유지 전극 라인과 이로부터 화소 영역으로 연장된 유지 전극을 포함하는 다수의 유지 배선; 및
    상기 데이터 라인과 동일 면상에 형성되어, 상기 유지 전극 배선의 단선시 리페어를 위한 수리부를 포함하는 박막 트랜지스터 기판.
  2. 청구항 1에 있어서,
    상기 수리부는 일 유지 전극 라인으로부터 연장된 유지 전극의 일부와 중첩되고, 상기 일 유지 전극 라인과 인접한 타 유지 전극 라인의 일부와 중첩된 박막 트랜지스터 기판.
  3. 청구항 1에 있어서,
    상기 수리부는 상기 유지 전극 라인으로부터 연장된 제 1 및 제 2 유지 전극의 일부와 중첩된 박막 트랜지스터 기판.
  4. 청구항 1에 있어서,
    상기 수리부는 상기 화소 영역 내의 상기 유지 전극 라인과 중첩된 박막 트랜지스터 기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 수리부는 게이트 절연막을 통해 상기 유지 배선과 절연된 박막 트랜지스터 기판.
  6. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    상기 수리부와 중첩된 상기 유지 전극 라인 또는 상기 유지 전극의 면적이 넓게 형성된 박막 트랜지스터 기판.
  7. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
    리페어 공정을 통해 상기 수리부와 중첩된 상기 유지 전극 라인 또는 상기 유지 전극이 상기 수리부와 전기적으로 연결되는 박막 트랜지스터 기판.
  8. 청구항 1에 있어서,
    상기 화소 전극은 적어도 하나의 절개 패턴을 포함하고, 상기 유지 전극의 일부가 상기 절개 패턴의 일부와 중첩된 박막 트랜지스터 기판.
  9. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 유지 배선 및 상기 수리부는 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 또는 다중층으로 형성된 박막 트랜지스터 기판.
  10. 청구항 1에 있어서,
    상기 유지 배선에 공통 전압이 인가되는 박막 트랜지스터 기판.
  11. 게이트 신호를 전달하며 제 1 방향으로 연장되고 제 2 방향으로 소정 간격을 갖도록 배열된 복수의 게이트 라인과, 상기 게이트 라인에 교차하여 형성된 복수의 데이터 라인과, 상기 게이트 라인과 상기 데이터 라인에 의해 정의된 화소 영역에 형성된 화소 전극과, 상기 화소 전극과 접속되고 상기 게이트 라인과 상기 데이터 라인의 교차점에 매트릭스 형태로 형성된 복수의 박막 트랜지스터와, 상기 게이트 라인과 동일 면상에 형성되고, 이와 평행하게 연장된 유지 전극 라인과 이로부터 화소 영역으로 연장된 유지 전극을 포함하는 다수의 유지 배선 및 상기 데이터 라인과 동일 면상에 형성되어, 상기 유지 전극 배선의 단선시 리페어를 위한 수리부를 포함하는 하부 기판;
    상기 하부 기판과 마주하며 상기 화소 전극과 대향하는 공통 전극을 포함하는 상부 기판; 및
    상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치.
KR1020050091966A 2005-09-30 2005-09-30 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 KR20070036915A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050091966A KR20070036915A (ko) 2005-09-30 2005-09-30 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091966A KR20070036915A (ko) 2005-09-30 2005-09-30 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070036915A true KR20070036915A (ko) 2007-04-04

Family

ID=38158900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091966A KR20070036915A (ko) 2005-09-30 2005-09-30 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070036915A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325288B2 (en) 2009-04-17 2012-12-04 Chunghwa Picture Tubes, Ltd. Display panel having repair structure and method of repairing display panel
KR101522239B1 (ko) * 2007-06-15 2015-05-22 엘지디스플레이 주식회사 액정표시장치 및 그 액정표시장치의 리페어 방법
CN113690277A (zh) * 2021-07-30 2021-11-23 武汉天马微电子有限公司 显示面板、数据线断路修复方法及显示设备
US11327377B2 (en) 2019-03-21 2022-05-10 Samsung Display Co., Ltd. Display device and repairing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522239B1 (ko) * 2007-06-15 2015-05-22 엘지디스플레이 주식회사 액정표시장치 및 그 액정표시장치의 리페어 방법
US8325288B2 (en) 2009-04-17 2012-12-04 Chunghwa Picture Tubes, Ltd. Display panel having repair structure and method of repairing display panel
US11327377B2 (en) 2019-03-21 2022-05-10 Samsung Display Co., Ltd. Display device and repairing method thereof
CN113690277A (zh) * 2021-07-30 2021-11-23 武汉天马微电子有限公司 显示面板、数据线断路修复方法及显示设备
CN113690277B (zh) * 2021-07-30 2024-04-05 武汉天马微电子有限公司 显示面板、数据线断路修复方法及显示设备

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101226711B1 (ko) 액정 표시 장치와 그 제조 방법 및 리페어 방법
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US7787068B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20080044645A (ko) 액정표시패널 및 이의 제조방법
KR20140000591A (ko) 액정표시장치 및 제조방법
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20110054156A (ko) 어레이 기판 및 그의 제조방법
KR20110040250A (ko) 액정 표시 장치 및 그 리페어 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
CN100464235C (zh) 液晶显示器件及其制造方法
KR20070080475A (ko) 박막 트랜지스터 기판 및 액정 표시 장치
KR20080051196A (ko) 액정표시장치 및 그 제조방법
US7649609B2 (en) Method of fabricating and repairing a short defect in LCD device having a residue pattern of a predetermined line width removed after forming photo-resist pattern through rear exposure
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR100919192B1 (ko) 리페어 배선을 포함하는 액정표시장치와 그 제조방법
KR20070025528A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20040057785A (ko) 액정표시장치
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination