KR100558678B1 - 폴리실리콘 결정화방법 - Google Patents

폴리실리콘 결정화방법 Download PDF

Info

Publication number
KR100558678B1
KR100558678B1 KR1020010030698A KR20010030698A KR100558678B1 KR 100558678 B1 KR100558678 B1 KR 100558678B1 KR 1020010030698 A KR1020010030698 A KR 1020010030698A KR 20010030698 A KR20010030698 A KR 20010030698A KR 100558678 B1 KR100558678 B1 KR 100558678B1
Authority
KR
South Korea
Prior art keywords
region
crystallization
mask
laser beam
thin film
Prior art date
Application number
KR1020010030698A
Other languages
English (en)
Other versions
KR20020091896A (ko
Inventor
정윤호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010030698A priority Critical patent/KR100558678B1/ko
Priority to US10/157,201 priority patent/US6736895B2/en
Publication of KR20020091896A publication Critical patent/KR20020091896A/ko
Priority to US10/812,986 priority patent/US7193240B2/en
Application granted granted Critical
Publication of KR100558678B1 publication Critical patent/KR100558678B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Thermal Sciences (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 레이저 빔(laser beam)을 이용한 저온 실리콘 결정화방법 중 실리콘 그레인(grain)의 측면성장을 유도하는 방법(SLS : sequential lateral solidification)에 관한 것이다.
일반적으로, 투과영역과 차단영역으로 구성된 마스크(mask) 상부에 레이저(laser)를 조사하면 마스크에 구성된 투과영역의 형상에 따라 레이저 빔(laser beam)의 패턴이 된다.
이때, 상기 소정의 패턴으로 형상화된 레이저 빔이 비정질 박막에 조사되면 패턴대로 결정화가 이루어지는 것으로 레이저빔 결정화가 이루어 진다.
종래에는, 양측 에지(edge)부가 사각형상인 스트라이프(stripe)형태의 투과영역을 가지는 마스크를 가로방향으로 이동하면서 레이저를 조사하여 비정질 실리콘을 결정화하였다.
이와 같은 방법은, 상기 1차 빔 패턴과 2차 빔 패턴이 만나는 에지(edge)영역에서 원형의 결정화 불연속대가 발생하는 문제가 있다. 따라서, 이러한 불연속대의 결정을 이용하여 박막트랜지스터를 제작한다면, 박막트랜지스터의 전기적 특성이 불연속해지고 그에 따른 패널의 동작특성도 저하 될 것이다.
이와 같은 문제를 해결하기 위한 본 발명은 상기 마스크에 가로방향으로 구성되는 투과영역의 에지부(edge)를 삼각형상(세모꼴)으로 형성한다.
이와 같은 마스크로 결정화 공정을 진행하게 되면, 상기 투과영역의 에지부에 해당하는 결정영역은 균일한 그레인의 결정성장이 발생하게 되어, 이를 이용하여 제작되는 소자의 특성을 안정적으로 확보 할 수 있다.

Description

폴리실리콘 결정화방법{A method of crystallizing for poly-Si}
도 1은 SLS결정화 장비를 도시한 도면이고,
도 2는 결정화가 일부 진행된 기판을 도시한 도면이고,
도 3a 내지 도 3c는 종래의 예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 4는 본 발명의 제 1 실시예에 따른 마스크를 도시한 평면도이고,
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 6a 와 도 6b는 본 발명의 제 2 실시예에 따른 마스크를 도시한 평면도이고,
도 7a 내지 도 7d는 본 발명의 제 2 실시예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 8은 액정패널을 개략적으로 도시한 평면도이고,
도 9는 상기 액정패널에 구성되는 구동소자와 스위칭 소자의 단면을 개략적으로 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 마스크 202 : 차단영역
203 : 투과영역 L : 마스크에 구성된 투과영역의 삼각형상(세모꼴)의 에지부
본 발명은 저온으로 폴리실리콘(poly silicon)을 형성하는 방법에 관한 것으로, 특히 그레인(grain)의 측면성장을 유도하는 결정화 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.
대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도(mobility)도 따라 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도함으로써, 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화라함.)기술이 국제특허 "WO 97/45827"과 한국 공개특허"2001-004129"에 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화하는 것이다.
이러한 SLS기술을 실현하기 위한 SLS 장비는 이하, 도 1에 도시한 바와 같다.
상기 SLS 장비(32)는 레이저 빔(34)을 발생하는 레이저 발생장치(36)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(40)와, 기판(44)에 레이저 빔을 나누어 조사시키는 마스크(38)와, 상기 마스크(38)의 상, 하부에 위치하여 상기 마스크를 통과한 레이저빔(34)을 일정한 비율로 축소하는 축 소렌즈(42)로 구성된다.
상기 레이저빔 발생장치(36)는 광원에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 상기 집속렌즈(40)를 통해 레이저 빔(34)을 조사하게 된다.
상기 마스크(38)에 대응되는 위치에는 비정질 실리콘 박막이 증착된 기판(44)이 고정된 X-Y스테이지(46)가 위치한다.
이때, 상기 기판(44)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(46)를 미소하게 이동하여 줌으로써 결정영역을 확대해 나가는 방법을 사용한다.
전술한 구성에서, 상기 마스크(38)는 상기 레이저 빔을 통과시키는 투과영역(A)과, 레이저 빔을 차단하는 차단영역(B)으로 구분된다.
상기 차단영역(B)의 너비(투과영역 사이의 거리)는 그레인의 측면성장 길이를 결정한다.
전술한 바와 같은 종래의 SLS 결정화 장비를 이용하여 실리콘을 결정화하는 방법을 알아본다.
일반적으로, 결정질 실리콘은 상기 기판에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 선행 막을 증착 한 후에 이를 이용하여 형성한다. 상기 비정질 선행 막은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 선행 막을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정화시 비정질 실리콘막에 포함된 수소기체의 부피팽창에 의해 결정화막의 박리가 일어나기 때문이다.
도 2는 탈수소화 과정을 거치고 일부분이 결정화된 비정질 실리콘(52)막이 형성된 기판(54)이다.
도시한 바와 같이, 레이저 빔을 이용한 결정화는 기판(54)의 전 면적을 동시에 결정화 할 수 없다.
왜냐하면, 레이저 빔의 빔폭과 마스크(도 1의 38)의 크기가 제한되어 있기 때문에 대면적으로 갈수록 상기 하나의 마스크(도 1의 38)를 여러번 정렬하고, 그 때마다 결정화 과정을 반복함으로써 결정화가 이루어진다.
이때, 상기 단일 마스크의 축소면적(C)만큼 결정화 된 영역을 한 블록이라 정의하면, 상기 한 블록내의 결정화 또한 다차(多次)의 레이저 빔 조사를 통해 이루어진다.
이하, 도 3a 내지 도 3c는 상기 SLS 장비를 이용한 종래의 비정질 실리콘 박막의 결정화 과정을 순서대로 도시한 평면도이다.(이때, 도 2의 한 블록 단위의 결정화를 예를 들어 설명하였다. 또한, 상기 마스크에는 3개의 슬릿이 형성되었다고 가정하자.)
도 3a는 레이저 빔을 1차 조사하였을 경우, 비정질 실리콘이 결정질 실리콘으로 결정화되는 단계를 도시한 도면이다.
먼저, 비정질 실리콘 박막(52)의 상부에 위치한 상기 마스크(미도시)를 통해 1차 레이저 빔을 조사한다. 이때, 조사된 레이저 빔은 상기 마스크에 구성된 다수의 슬릿(투과영역)(도 1의 A)에 의해 나누어져 부분적(D,E,F)으로 비정질 실리콘 박막(52)을 녹여 액상화한다. 이와 같은 경우, 상기 레이저 에너지의 정도는 상기 비정질 실리콘 박막이 완전히 녹을 정도의 고 에너지 영역대(complete melting regime)를 사용한다.
상기 완전히 멜팅되어 액상화된 실리콘은 레이저 빔의 조사가 끝나면 비정질 실리콘 영역과 액상화된 실리콘 영역의 계면(56)에서 실리콘 그레인(58a)의 측면성장이 진행된다. 그레인의 측면성장은 상기 계면(56)에 대해 수직으로 일어난다.
일반적으로 레이저빔 조사공정으로 진행되는 결정성장의 길이는 일반적으로 1㎛∼1.5㎛의 길이로 성장하게 되며, 빔 패턴이 상기 그레인 성장길이의 두배 보다 크다면, 도시한 바와 같이 상기 실리콘 영역의 양측 계면에서 각각 성장한 그레인과 그레인이 근접하는 영역은 다수의 핵생성영역(미세 다결정 실리콘 입자영역)(50)이 존재하게 된다.
전술한 바와 같은 1 차 레이저빔 조사를 통한 결정화 공정으로, 상기 마스크(도 1의 38)에 구성한 슬릿(도 1의 A)의 수만큼 한 블럭내에 부분적으로 결정화된 영역(D,E,F)이 발생한다.
다음으로, 도 3b는 레이저 빔을 2차 조사하여, 그레인이 성장한 모양을 도시한 도면이다.
상기 1 차 레이저 빔 조사 후에, 상기 핵 생성영역을 기준으로 일 측의 그레인의 측면성장 길이보다 작게 상기 X-Y 스테이지(도 1의 46) 또는 마스크를 이동한 후, 다시 2차 레이저빔 조사를 실시한다.
전술한 바와 같이 하는 이유는, 상기 마스크를 통해 형성된 레이저 빔 패턴이 상기 핵 생성영역(50)에 근접하여 위치하게 된다면, 상기 핵은 씨드(seed)로 작용하여 상기 1 차 레이저 조사공정에 의해 형성된 결정과는 다른 독립적인 결정이 성장하게 된다.
이와 같이 되면, 상기 그레인의 결정성장이 더욱 진행될 수 없다.
따라서, 상기 레이저 빔 패턴이 상기 핵 생성영역(도 3a의 50)을 포함하여 위치할 수 있도록 하기 위해 전술한 바와 같이, 상기 레이저 빔 패턴(마스크 패턴)을 상기 그레인의 측면성장 길이보다 작게 즉, 1 ㎛이하로 이동해야 한다.
그러므로, 상기 2 차 조사된 레이저빔에 닿은 실리콘 부분은 상기 결정영역의 상당 부분과 비정질 영역을 포함하며, 이 두 영역은 액상화 된 후 다시 결정화된다.
이때, 1 차 조사결과로 형성된 다결정 실리콘 영역의 실리콘 그레인(도 3a의 58a)에 연속하여 실리콘 용융영역으로 그레인의 측면성장이 이루어진다.
2 차 레이저빔 조사가 끝난 후의 실리콘 결정(58b)은 1 차 조사에 의해 성장한 제 1 그레인 영역(60a)과 핵생성 영역(50a)과 새로운 제 2 그레인 영역(60b)으로 형성된다.
따라서, 전술한 바와 같은 공정을 다수 반복하여 도 3c에 도시한 바와 같이 한 블록에 해당하는 비정질 박막을 결정질 실리콘 박막(59)으로 형성할 수 있다.
또한, 상기 블록단위의 결정화 공정을 반복하여, 큰 면적의 비정질 박막을 결정질 박막으로 형성할 수 있다.
그러나, 전술한 바와 같은 결정화 방식은 측면성장 길이가 긴 그레인을 얻을 수 있으나, 이와 같은 그레인 성장길이를 얻기 위해 상기 마스크 또는 스테이지(미도시)가 여러번 미소 이동하여 결정화되는 방법이므로, 원하는 면적의 결정화를 이루기 위해서는, 상기 마스크 또는 스테이지를 이동하는 총 소요시간이 전체 결정화 공정시간에 큰 비중을 차지하게 되어 공정수율이 감소하는 원인이 된다.
따라서, 전술한 바와 같은 문제를 해결하기 위한 목적으로 본 발명이 제안되었다.
본 발명은 상기 마스크에 구성된 투과영역 패턴을 가로방향으로 연장된 스트라이프(stripe)형상으로 구성하고, 상기 가로방향으로 수백㎛ 내지 수㎜씩 움직이면서 결정화를 진행하는 방식을 제안한다.
이러한 본 발명의 결정화 방식은 종래와 비교하여 동일한 면적의 결정화가 좀더 빠르게 진행되도록 함으로써 생산수율을 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 결정화 방법은 비정질 실리콘 박막이 증착된 기판을 준비하는 단계와; 고정수단에 기판을 고정하는 단계와; 막대형상이고 양측 에지부의 폭은 점차 좁아지는 형상으로 구성 된 투과영역과, 차단영역으로 구성된 마스크를 상기 기판 상에 위치시키는 단계와;
상기 마스크에 레이저 빔을 조사하여, 상기 비정질 실리콘박막에 상기 마스크의 투과영역을 통해 소정형상으로 출사한 레이저빔을 조사하는 단계와; 상기 레이저빔이 조사된 영역 중, 상기 투과영역의 가운데 부분에 대응하는 영역은 완전 용융되고, 상기 투과영역의 양측에 해당하는 영역은 불완전 용융(완전용융에 근접하게 용융된 상태및 부분적으로 용융된 상태)되는 단계와; 상기 완전 용융영역과의 계면인 상기 비정질 실리콘의 양측에서 그레인이 각각 성장하여, 제 1 그레인영역과 충돌영역과 제 2 그레인영역으로 구성된 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 상기 제 1 결정영역의 가로 길이보다 작게 이동하여, 상기 투과영역의 일 측 에지부가 상기 제 1 결정영역의 일부에 겹쳐지도록 하고 2차 레이저 빔을 조사하여, 상기 불완전 용융(즉, 완전용융에 근접하게 용융된 상태 및 부분적으로 용융된 상태)된 영역을 포함한 영역을 결정화 하는 제 2 결정화 단계와; 상기 제 2 결정화 단계와 동일한 공정으로 기판의 가로방향으로 결정화를 진행하는 단계와; 상기 기판의 가로방향으로 결정화 공정이 완료되면 상기 마스크 또는 고정수단을 세로방향으로 소정 이동하여, 다시 위와는 반대의 가로방향으로 상기와 동일한 결정화 공정을 진행하여 결정화를 완료하는 단계를 포함한다,
상기 마스크와 상기 고정수단은 X 방향 또는 Y방향으로 이동 가능하다.
상기 막대형상의 투과부의 양측 에지부는 삼각형상(세모꼴) 또는 반원형상인 것을 특징으로 한다.
본 발명의 특징에 따른 측면성장 결정화 방법은 절연 기판 상에 비정질 실리콘을 형성하는 단계와; 막대 형상이고 양측 에지부의 폭은 점차 좁아지는 형상으로 구성된 투과영역을 가지는 마스크를 통해 1차 레이저빔을 조사하여 제 1 결정영역을 형성하는 단계와; 상기 마스크의 투과영역을 가로방향으로 이동하여, 상기 제 1 결정영역의 일부에 상기 투과영역 패턴의 일 측 에지부가 겹쳐지도록 구성하여 2 차 레이저 빔을 조사하는 단계와; 상기 2차 레이저 빔에 의해 상기 제 1 결정영역의 일부를 포함한 새로운 영역이 결정화된 제 2 결정영역을 형성하는 단계를 포함한다.본 발명의 빔 패턴은 차단영역과, 막대형상이고 양측 에지부의 폭은 점차 좁아지는 형상으로 구성된 투과영역을 가지는 마스크의 상기 투과영역을 통해 형상화되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 SLS 결정화방법을 아래의 실시예를 통해 상세히 설명한다.
-- 제 1 실시예 --
도 4는 폴리실리콘(poly silicon)을 결정화하기 위해 사용되는 본 발명의 제 1 실시예에 따른 마스크를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 마스크(160)에 패턴된 투과영역(G)과 차단영역(H)의 모양을 가로방향의 스트라이프 형태가 되도록 구성하여 결정화 공정을 진행한다.
이때, 상기 투과영역(G)의 세로길이(즉, 빔 패턴의 너비)는 한번의 레이저 조사공정에 의해 성장하는 그레인의 최대성장 길이의 두 배 보다 작은 길이를 가지도록 구성하고, 상기 차단영역(H)의 세로길이(빔 패턴의 간격)는 투과영역의 세로길이 보다 약간 작게 구성한다.
이와 같이 하면, 1차 레이저빔을 조사하였을 경우, 용융영역에서는 비정질 실리콘층의 양측 계면에서 그레인(grain)이 각각 측면 성장하게 되고, 각 측면성장한 그레인의 바운더리(boundary)가 충돌하면서 성장이 멈추게 된다.
왜냐하면, 상기 빔 패턴의 너비가 한번의 레이저 조사 공정으로 이루어진 그레인의 최대 성장길이의 두 배 또는 그 이하의 길이가 된다면 종래의 제 1 예와는 달리 미세 폴리실리콘 결정립으로 구성된 핵 생성영역이 존재하지 않게 되기 때문이다.
결정화 공정 중, 상기 마스크(160)를 통과하여 상기 축소렌즈(도 1의 42)에 의해 축소된 빔 패턴은 X축으로 움직이며 결정화를 진행한다. 이때 상기 이동경로는 상기 마스크(160)의 가로방향의 길이만큼 즉, 상기 렌즈에 의해 축소된 패턴의 가로길이 만큼 수백㎛∼수㎜단위로 이동하며 결정화 공정을 진행한다.
따라서, 상기 마스크 또는 X-Y스테이지의 X 방향으로의 움직임의 범위가 커지므로 결정화를 위한 공정시간을 단축할 수 있다.
이하, 도 5a 내지 도 5c를 참조하여, 종래에 따른 결정화 방법을 상세히 설명한다.(전술한 마스크를 이용한 본 발명의 제 1 실시예에 따른 결정화 방법은 짧은 시간 안에 대면적을 결정화 하는 것이 가능한 것을 특징으로 한다.)
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 폴리실리콘 결정화 공정을 도시한 공정 평면도이다.
먼저, 도 5a에 도시한 바와 같이, 전술한 도 4의 마스크(160)를 기판(162)상에 위치시키고 1차 레이저빔 조사하여, 투명한 절연기판(162)에 증착된 비정질 실 리콘막의 결정화를 진행한다.
이때, 상기 마스크를 통한 빔패턴의 세로길이는 그레인의 최대 측면성장 길이(그레인의 길이)(D)의 두 배 또는 그 이하로 한다.
결정화된 영역은 상기 마스크의 투과영역(도 4의 G)에 대응하는 부분이며, 마스크의 투과영역이 3개라고 가정한다면, 결정화 영역 또한 가로방향으로 소정의 길이를 가지는 3개의 결정영역(I,J,K)이 형성될 것이다.
이때, 결정영역(I,J,K)내에서의 결정화 상태를 설명하면, 상기 레이저를 통해 완전히 녹아버린 비정질 실리콘의 용액이 상기 녹지 않은 양측의 비정질 실리콘을 씨드(seed)로 하여, 평면적으로는 상부와 하부로 부터 그레인(166a, 166b)이 각각 자라는 형상이 되며, 상기 각 그레인의 바운더리가 도시한 바와 같이 점선(164)부근에서 만나게 된다.
상기 1차 결정화가 완료되면, 상기 기판(162)이 놓여진 스테이지(미도시)를 상기 축소된 마스크 패턴(빔패턴)의 가로 길이(E)보다 작게 ㎜단위로 이동한 후, 2차 레이저빔을 조사하여 연속적으로 X축 방향으로의 결정화를 진행한다.
상기 이동거리는 상기 투과영역 에지부가 상기 결정영역 내에 겹쳐지도록 하는 거리로 제한된다.
따라서, 상기 1차 레이저빔 조사시에 결정화된 영역의 일 측 끝에 상기 2 차 레이점 빔 패턴이 일부 겹쳐져서 조사된다.
이때, 상기 레이저 빔 패턴과 일부 겹쳐져 재결정화 되는 영역(F)에서는 결정화 불연속대가 발생한다.
이러한 현상은 상기 투과영역(도 4의 G)의 에지부(edge)를 사각으로 할 때, 이를 통과한 레이저 빔의 패턴은 간섭과 산란현상에 의해 원형형상으로 비정질 실리콘막을 녹이게 된다.
따라서, 원형으로 완전용융(complete melting)이 일어나고 결정화되기 때문에, 그레인은 상기 원형 형상의 계면으로부터 수직하게 성장하게 되므로 빔 패턴의 중앙부와 비교하여 불연속적인 상태로 성장한다.
다음으로, 도 5b에 도시한 바와 같이, X축 방향으로의 결정화가 모두 이루어 졌다면, 상기 마스크(160)가 움직일 경우에는 -Y축으로, 상기 X-Y스테이지가 움직일 경우에는 Y축으로 미소하게 이동한다.
다음으로, 1차 결정화 공정이 끝난 부분을 처음으로 하여 다시 한번 가로방향으로 레이저 조사공정을 진행하게 된다.
이와 같이 하면, 도 5c에 도시한 바와 같이, 상기 제 1 공정에 의해 결정화된 결정질 실리콘의 그레인이 연속하여 더욱 성장하게 된다. 즉, 상기 1차 공정시 결정화된 각 영역(도 5a의 I,J,K)의 그레인 충돌영역(164) 사이의 거리의 1/2에 해당하는 길이(165)를 가지는 그레인으로 다시 성장하게 된다.
전술한 바와 같은 방법으로 임의의 영역에 대해 결정화를 진행할 수 있다.
이와 같은 방법을 종래와는 달리, 동일한 면적을 비교할 경우 결정화 시간이 빠르기 때문에 생산수율을 개선할 수 있는 장점이 있다.
그러나, 상기 제 1 실시예의 방법대로 결정화를 완료하게 되면, 폴리실리콘 박막층(168)은 정상적인 상태의 그레인을 가지는 다수의 제 1 영역(K1)과, 상기 제 1 영역(K1)사이에 존재하며 결정성장의 형태가 불연속적인 영역인 제 2 영역(K2)이 존재하게 된다.
따라서, 상기 제 2 영역(K2)을 이용하여 박막트랜지스터를 제작하게 된다면, 박막트랜지스터의 액티브층이 불연속적인 결정으로 이루어져 있기 때문에 전자의 이동도(mobility) 또한 정상적인 상태의 박막트랜지스터 보다는 현저히 느려진다.
이와 같은 특성을 가지는 박막트랜지스터를 액정패널에 제작하여 이용하게 되면, 액정패널은 불연속적인 동작특성을 보이게 되므로 제품의 질을 떨어뜨리게 되는 문제가 있을 것으로 예상된다.
따라서, 제 1 실시예의 결정화 방법보다는 좀더 개선된 방법인 제 2 실시예를 제안한다.
-- 제 2 실시예 --
이하, 6a와 도 6b는 본 발명의 제 2 실시예에 따른 마스크를 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 마스크(200)는 차단영역(202)과 투과영역(203)으로 구성한다.
상기 투과영역(203)은 다수 개 구성할 수 있으며, 상기 투과영역 사이의 차단영역(202)의 너비(M2)는 상기 투과영역의 너비(M1)와 동일하거나 작은 값을 가지도록 구성한다.
이때, 상기 투과영역(203)의 너비(M1)는 1차 레이저빔 조사에 의해 성장하는 그레인 최대 성장길이의 두배 또는 그 이하의 값으로 정의한다.
전술한 구성에서, 상기 투과영역(203)은 일 방향으로 연장된 스트라이프(stripe)형태로 구성되고, 상기 투과영역(203)의 양측 에지부(L1,L2)는 도 6a와 도 6b에 도시한 바와 같이, 삼각형상(세모꼴)(L1) 또는 반원형상(L2)으로 구성한다.
이와 같이 구성하게 되면, 상기 투과영역(203)을 통해 형성된 레이저빔 패턴(laser beam pattern)의 양측에 대응하는 부분은 결정화가 이루어지지 않는다.
왜냐하면, 상기 투과영역(203)양측의 에지부(L1,L2)를 통과한 레이저빔은 산란과 간섭에 의해서 레이저 에너지(laser energy)가 서서히 감소되는 효과가 발생하여, 상기 투과영역 양측의 에지부(L1,L2)에 대응하는 비정질 실리콘 영역은 완전 용융이 일어나지 않기 때문이다.
전술한 바와 같은 결정화 특성을 유도하는 마스크를 이용하여 이하, 도 7a 내지 도 7d를 참조하여 본 발명의 제 2 실시예에 따른 결정화 공정을 설명한다.
도 7a 내지 도 7d는 본 발명에 따른 폴리실리콘 형성방법을 도시한 공정 평면도이다.
먼저, 기판(220)에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 선행 막(222)을 증착한다.
다음으로, 상기 비정질 선행 막(222)을 1차로 열처리하여 탈수소화 과정을 거친다.
다음으로, 도 7a에 도시한 바와 같이, 전술한 도 6의 마스크를 통해 완전 용 융영역 대의 레이저 빔을 조사하여, 빔 패턴과 동일한 비정질 실리콘 영역을 용융(melting)한다.
상기 용융된 비정질 실리콘은 냉각되면서, 상기 용융영역과 상기 비정질 실리콘층이 이루는 양측 계면으로부터 결정성장이 발생한다.
이때, 상기 용융영역의 너비(O1)는 그레인 최대 결정성장 길이(한번의 레이저 빔 조사에 의한 성장길이)의 두 배의 너비로 용해되었기 때문에, 완전용융 영역(complete melting )에서 보이는 미소 핵 생성 영역이 발생하지 않고, 제 1 그레인 영역(O2)과 제 2 그레인 영역(O3)이 서로 부딪히는 형상으로 구성된다.
이때, 상기 빔 패턴의 양측에 대응하는 비정질 실리콘 영역(P)은 비정질 실리콘층이 불완전 용융된 상태(완전용융에 근접하게 용융된 상태 및 부분적으로 용융된 상태)로 결정화가 진행된다.
왜냐하면, 앞에서도 설명하였지만, 조사되는 레이저 빔이 좁은 영역을 투과하면서 간섭과 회절을 겪게되고 이로 인해 레이저빔의 에너지가 감소하기 때문이다.
다음으로, 도 7b에 도시한 바와 같이, 상기 제 1 결정영역의 가로 길이(R)보다 작게 이동하여 상기 마스크의 투과영역(203)을 위치시킨 후, 레이저 빔을 조사한다.
이때, 상기 마스크의 투과영역 패턴(203)의 에지(edge)는 상기 제 1 결정영역(223)의 일부에 겹쳐서 구성한다.
이와 같이 하면, 2 차 레이저빔 패턴의 일 측은 상기 제 1 결정영역 중 정상적인 그레인 성장영역의 일부(228)와 겹쳐지게 되고, 이 부분(228)은 상기 레이저 빔의 에너지대(partial melting regime ∼ near complete melting regime)가 약하기 때문에 결정층이 완전히 녹지않은 상태에서 재결정화가 되므로, 빔 패턴이 겹쳐지더라도 정상적인 결정상태가 유지된다.(이때, partial melting regime의 경우에는 결정층의 표면으로 부터 일부가 녹게되고, near complete melting regime의 경우에는 결정층의 초기시작 상태인 씨드(seed)존재하는 상태로 녹게됨.)
또한, 상기 제 1 결정영역(223)중 비 정상적인 결정영역(226)은 레이저 빔이 조사되면 완전히 용융되었다가 재 결정화 하면서 정상적으로 성장된 그레인으로 이루어진 그레인 영역(230)을 얻을 수 있다.
전술한 바와 같은 도 7b의 결정화 공정을 연속으로 진행하여 기판의 가로방향에 대한 결정화가 완료되면, 도 7c에 도시한 바와 같이, 기판(220)을 고정하는 고정수단(미도시) 또는 상기 마스크(200)를 고정하는 마스크 고정수단(미도시)을 세로 방향으로 미소하게 이동한 위치를 처음으로 하여 가로방향으로의 결정화 공정을 진행하게 된다.
이와 같이 하면,도 7d에 도시한 바와 같이, 전술한 바와 같은 공정을 반복하여 진행하게 되면, 기판의 전 면적에 대해 비정상적인 결정영역이 존재하지 않는 다수의 결정영역(Q)으로 구성된 폴리실리콘 막(232)을 형성할 수 있다.
전술한 바와 같은 방법으로 비정질 실리콘을 결정화 할 수 있으며, 이러한 방법은 구동 소자 또는 스위칭 소자를 제작하는데 적용할 수 있다.
일반적으로 액정표시장치의 해상도가 높아지면 신호선과 주사선의 패드 피치가 짧아져 일반적인 구동회로 실장방법인 TCP(Tape carrier package)는 본딩(bonding)자체가 어려워진다.
그러나, 본 발명의 결정화 방법에 의해 폴리실리콘으로 직접기판에 반도체 공정과 동일한 방법으로 구동 IC를 형성하는 것이 가능하여, 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC비용도 줄일 수 있고 실장도 간단해 진다.
도 8은 데이터 구동회로(334a)와 게이트 구동회로(334b)가 기판에 실장된 액정패널을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정패널(330)은 크게 표시부(332)와 구동부(335)로 구성할 수 있으며, 상기 표시부(332)에는 스위칭 소자(미도시)가 구성되고, 상기 구동부(335)에는 구동회로(334a,334b)를 구성하는 CMOS소자가 구성된다.
CMOS소자는, N형 트랜지스터와 P형 트랜지스터를 결합시킨 상보형 MOS소자이며 인버터로 동작하는 회로로서, 극히 작은 전력을 소모하는 장점이 있으므로 구동회로를 구성하는 구동소자로 사용된다.
상기 CMOS소자는 빠른 동작특성을 필요로 하므로 전술한 바와 같은 폴리실리콘층을 액티브층으로 사용하며, 상기 스위칭 소자 또한 폴리실리콘층을 액티브층으로 사용하게 되면 빠른 이동도(mobility)를 얻을 수 있기 때문에 액정패널의 화질이 개선되는 장점이 있다.
상기 구동소자와 스위칭 소자는 동시에 제작할 수 있으며 이하, 도면을 참조하여 간략히 설명한다.
이하, 도 9는 상기 스위칭 소자와 CMOS소자의 단면을 도시한 단면도이다.
도시한 도면의 좌측에 구성된 소자는 스위칭 소자(T)이고, 우측에 구성된 소자는 CMOS소자(C)이다.
이하, 상기 스위칭 소자와 CMOS소자의 제작공정을 간략히 설명한다.(스위칭 소자는 n형 트랜지스터로 제작한다.)
먼저, 스위칭 소자영역과 CMOS소자 영역이 정의된 투명한 절연 기판(350)상에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 버퍼층(buffer layer)(152)을 형성한다.
다음으로, 상기 버퍼층(352)상부에 수소를 포함한 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정을 거친다.
다음으로, 전술한 바와 같은 본 발명에 따른 실시예의 방법을 이용하여, 상기 탈수소화 과정을 거친 비정질 실리콘층을 결정화하여 폴리실리콘층으로 형성한다. 다음으로, 상기 폴리실리콘층을 소정의 형상으로 패턴한다.
상기 폴리실리콘층은 스위칭 소자영역(T)과 CMOS 소자영역(C)에 동시에 구성된다.
이때, 상기 각 소자영역(T,C)에 패턴된 폴리실리콘층(354,356,358)은 각각 액티브 채널영역(354a,356a,358a)과 불순물 영역(354b,356b,358b)으로 정의된다.
다음으로, 상기 패턴된 폴리실리콘층(354,356,358)의 상부에 절연막(360)을 형성한 후, 상기 각 액티브 영역(354,356,358)의 상부에 게이트전극(362,364,366)을 형성한다.
다음으로, 상기 게이트 전극(362,364,366)이 형성된 기판(350)의 전면에 층간 절연막(368)을 형성한 후 이를 패턴하여, 상기 스위칭 소자(T)와 구동소자(n형 박막트랜지스터와 p형 박막트랜지스터)(C)의 각 불순물 영역(354b,356b,358b)을 노출한다.
다음으로, 상기 노출된 불순물 영역(354b,356b,358b)에 이온을 도핑하게 되는데, 상기 스위칭 소자(T)는 n형이고, 상기 구동소자(C) 중 제 1 소자(C1)가 n형 이므로 이들 영역을 제외한 나머지 영역은 포토레지스트와 같은 수단으로 가려서 이온을 도핑한다.
다음으로, 상기 n+이온이 도핑된 영역을 차단하고 상기 구동소자 중 제 2 소자(C2)의 불순물 영역(358b)에 p+이온을 도핑한다.
다음으로, 상기 각 소자의 불순물 영역과 접촉하는 각 소자의 소스전극(370a,372a,374a)과 드레인전극(370b,372b,374b)을 형성한다.
전술한 바와 같은 공정으로, 화소부의 스위칭소자(T)와 구동부의 CMOS 소자(C)가 제작되며, 상기 각 소자가 구성된 기판(350)의 전면에 절연막인 보호막(376)을 형성하고, 상기 스위칭 소자(T)의 드레인전극(370b)을 노출한다.
상기 각 드레인전극(370b)과 접촉하는 투명화소전극(378)을 형성하는 것으로 액정패널이 완성된다.
전술한 바와 같은 구동소자와 스위칭소자의 액티브층을 본 발명에 따른 폴리 실리콘 형성방법을 적용하여 제작하므로, 좀더 공정시간이 빨라지는 결과를 얻을 수 있다.
따라서, 본 발명에 따른 결정화 방법으로 비정질 실리콘을 폴리실리콘으로 결정화한다면 아래와 같은 효과가 있다.
첫째, 가로방향으로 수백 ㎛∼수㎜씩 이동하면서 결정화가 이루어 지는 방식이기 때문에 결정화 공정시간을 단축할 수 있기 때문에 공정수율을 개선할 수 있다.
둘째, 일 방향으로 연장되고, 양측은 삼각형상(세모꼴) 또는 타원의 형상으로 구성된 다수의 투과영역으로 구성된 마스크를 이용하여 결정화 공정을 진행하면 투과영역 양측 에지부에 대응하는 부분의 비정질 실리콘막을 정상적으로 성장한 그레인으로 구성된 양질의 폴리실리콘 막으로 형성할 수 있다.
따라서, 정상적인 동작특성을 가지는 구동소자 또는 스위칭 소자를 제작할 수 있다.

Claims (12)

  1. 비정질 실리콘 박막이 증착된 기판을 준비하는 단계와;
    고정수단에 기판을 고정하는 단계와;
    가로방향으로 구성된 막대형상의 투과영역과, 차단영역으로 구성된 마스크를 상기 기판 상에 위치시키는 단계와;
    상기 마스크에 레이저 빔을 조사하여, 상기 비정질 실리콘박막에 상기 마스크의 투과영역을 통해 소정형상으로 출사한 레이저빔을 조사하는 단계와;
    상기 레이저빔이 조사된 영역 중, 상기 투과영역의 가운데 부분에 대응하는 영역은 완전 용융되고, 상기 투과영역의 양측에 해당하는 영역은 부분 용융(즉, 완전용융에 근접하게 용융된 상태 및 부분적으로 용융된 상태)되는 단계와;
    상기 완전 용융영역과의 계면인 상기 비정질 실리콘의 양측에서 그레인이 각각 성장하여, 제 1 그레인영역과 충돌영역과 제 2 그레인영역으로 구성된 제 1 결정영역을 형성하는 제 1 결정화 단계와;
    상기 마스크를 상기 제 1 결정영역의 가로 길이보다 작게 이동하여, 상기 투과영역의 일 측 에지부가 상기 제 1 결정영역의 일부에 겹쳐지도록 하고 2차 레이저 빔을 조사하여, 상기 불완전 용융(완전용융에 근접하게 용융된 상태 및 부분적으로 용융된 상태)된 영역을 포함한 영역을 결정화하는 제 2 결정화 단계와;
    상기 제 2 결정화 단계와 동일한 공정으로 기판의 가로방향으로 결정화를 진행하는 단계와;
    상기 기판의 가로방향으로 결정화 공정이 완료되면 상기 마스크 또는 고정수단을 세로방향으로 소정 이동하여, 다시 위와는 반대의 가로방향으로 상기와 동일한 결정화 공정을 진행하여 결정화를 완료하는 단계
    를 포함하는 폴리실리콘 결정화 방법.
  2. 제 1 항에 있어서,
    상기 마스크와 상기 고정수단은 X 방향 또는 Y방향으로 이동 가능한 폴리실리콘 결정화 방법.
  3. 제 1 항에 있어서,
    상기 마스크에 구성된 막대형상 투과부의 양측 에지부는 그 폭이 좁아지는 형태로 구성된 폴리실리콘 결정화 방법.
  4. 제 1 항 또는 제 3 항 중 어는 한 항에 있어서,
    상기 막대형상의 양측 에지부는 삼각형상(세모꼴) 또는 반원형상인 폴리실리콘 결정화 방법.
  5. 상기 제 1 항의 결정화 방법으로 폴리실리콘인 액티브층을 형성하는 단계와;
    상기 액티브층의 상부에 절연막을 사이에 두고 게이트전극을 형성하는 단계와;
    상기 게이트전극의 양측에서 상기 액티브층과 각각 접촉하는 소스전극과 드레인 전극을 형성하는 단계
    를 포함하는 박막트랜지스터 제조방법.
  6. 제 1 항의 결정화 방법으로 결정화된 액티브층을 포함하는 CMOS소자를 형성하는 방법에 있어서,
    상기 액티브층 상부에 절연막을 사이에 두고 구성된 제 1 게이트 전극과, 상기 제 1 게이트전극의 양측에 위치하여, 상기 액티브층과 접촉하는제 1 소스 전극과 제 1 드레인 전극과, 상기 제 1 소스 및 드레인 전극과 접촉하는 부분의 액티브층에 n+이온이 도핑되어 형성된 오믹콘택층을 포함하는 n형 박막트랜지스터를 형성하는 단계와;
    상기 제 1 게이트 전극과 이격된 상기 액티브층의 상부에 구성된 제 2 게이트 전극과, 상기 제 2 게이트 전극의 양측에 위치하여, 상기 액티브층과 접촉하는 제 2 소스 전극과 제 2 드레인 전극과, 상기 제 2 소스 및 드레인 전극과 접촉하는 부분의 액티브층에 p+이온이 도핑되어 형성된 오믹 콘택층을 포함하는 p형 박막트랜지스터를 형성하는 단계
    를 포함하는 CMOS소자 형성방법.
  7. 절연 기판 상에 비정질 실리콘을 형성하는 단계와;
    가로방향으로 구성된 막대 형상의 투과영역을 가지는 마스크를 통해 1차 레이저빔을 조사하여 제 1 결정영역을 형성하는 단계와;
    상기 마스크의 투과영역을 가로방향으로 이동하여, 상기 제 1 결정영역의 일부에 상기 투과영역 패턴의 일 측 에지부가 겹쳐지도록 구성하여 2 차 레이저 빔을 조사하는 단계와;
    상기 2차 레이저 빔에 의해 상기 제 1 결정영역의 일부를 포함한 새로운 영역이 결정화된 제 2 결정영역을 형성하는 단계
    를 포함하는 측면성장 결정화 방법.
  8. 제 7 항에 있어서,
    상기 막대형상 투과영역의 양측 에지부는 폭이 좁아지는 형상으로 구성된 폴리실리콘 측면성장 결정화 방법.
  9. 제 8 항에 있어서,
    상기 막대형상 투과영역의 양측 에지부는 삼각형상(세모꼴) 또는 반원형상인 측면성장 결정화 방법.
  10. 막대형상으로 구성되고 레이저 광을 투과시키는 다수의 투과영역과,
    상기 투과영역의 사이에 위치하고 상기 레이저 광을 차단하는 차단영역
    을 포함하는 측면결정성장 결정화 공정용 마스크.
  11. 제 10 항에 있어서,
    상기 막대형상의 양측 에지부는 폭이 좁아지는 형상으로 구성된 측면성장 결정화 공정용 마스크.
  12. 제 11 항에 있어서,
    상기 양측 에지부는 삼각형상(세모꼴) 또는 반원형상으로 구성된 측면성장 결정화 공정용 마스크.
KR1020010030698A 2001-06-01 2001-06-01 폴리실리콘 결정화방법 KR100558678B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010030698A KR100558678B1 (ko) 2001-06-01 2001-06-01 폴리실리콘 결정화방법
US10/157,201 US6736895B2 (en) 2001-06-01 2002-05-30 Silicon crystallization method
US10/812,986 US7193240B2 (en) 2001-06-01 2004-03-31 Sequential lateral solidification mask with stripe-shaped portions for transmitting laser light

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010030698A KR100558678B1 (ko) 2001-06-01 2001-06-01 폴리실리콘 결정화방법

Publications (2)

Publication Number Publication Date
KR20020091896A KR20020091896A (ko) 2002-12-11
KR100558678B1 true KR100558678B1 (ko) 2006-03-10

Family

ID=19710274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010030698A KR100558678B1 (ko) 2001-06-01 2001-06-01 폴리실리콘 결정화방법

Country Status (2)

Country Link
US (2) US6736895B2 (ko)
KR (1) KR100558678B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348759B1 (ko) * 2004-01-16 2014-01-14 삼성디스플레이 주식회사 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
KR100506004B1 (ko) * 2001-05-30 2005-08-04 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
TW548717B (en) * 2001-07-27 2003-08-21 Toshiba Kk Method and mask for manufacturing array substrate
KR100478757B1 (ko) * 2002-04-17 2005-03-24 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
AU2003286430A1 (en) * 2002-12-10 2004-06-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
KR100915236B1 (ko) * 2002-12-13 2009-09-02 삼성전자주식회사 마스크와 규소 결정화 방법
KR100646160B1 (ko) 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
KR101026796B1 (ko) * 2003-05-13 2011-04-04 삼성전자주식회사 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
KR100997275B1 (ko) * 2003-06-12 2010-11-29 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100595455B1 (ko) * 2003-12-24 2006-06-30 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
KR100606447B1 (ko) * 2003-12-24 2006-07-31 엘지.필립스 엘시디 주식회사 최적의 포컬 플레인 결정방법 및 이를 이용한 결정화방법
KR100698056B1 (ko) 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100631013B1 (ko) * 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100663298B1 (ko) 2003-12-29 2007-01-02 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법
KR101032944B1 (ko) * 2003-12-30 2011-05-09 삼성전자주식회사 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR101016510B1 (ko) * 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
JP2006024735A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 半導体膜の結晶化方法、及び、表示装置の製造方法
KR100599043B1 (ko) 2005-03-18 2006-07-12 삼성전자주식회사 반도체 장치의 제조 방법
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR100796590B1 (ko) * 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
TWI251862B (en) * 2005-07-15 2006-03-21 Au Optronics Corp A mask used in a sequential lateral solidification process
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
KR20070078132A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법
JP4961897B2 (ja) * 2006-08-29 2012-06-27 ソニー株式会社 レーザー照射装置、レーザー照射方法、薄膜半導体装置の製造方法、及び表示装置の製造方法
TWI418037B (zh) * 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
US8183496B2 (en) * 2008-12-30 2012-05-22 Intel Corporation Method of forming a pattern on a work piece, method of shaping a beam of electromagnetic radiation for use in said method, and aperture for shaping a beam of electromagnetic radiation
CN107516663A (zh) * 2017-08-24 2017-12-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226884A (ja) * 1985-07-26 1987-02-04 Nec Corp 半導体レ−ザ
JPS6226844A (ja) * 1985-07-29 1987-02-04 Hitachi Ltd 平坦化スパツタリング方法
JPH04180686A (ja) * 1990-11-15 1992-06-26 Nec Corp ウィンドウ構造半導体レーザの製造方法
KR19990023628A (ko) * 1997-08-12 1999-03-25 오카모토 세이시 다결정 반도체박막의 제조방법 및 제조장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119113A (en) * 1990-10-11 1992-06-02 International Business Machines Corporation Spot-defined exposure system for a laser printer
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
WO2002086954A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226884A (ja) * 1985-07-26 1987-02-04 Nec Corp 半導体レ−ザ
JPS6226844A (ja) * 1985-07-29 1987-02-04 Hitachi Ltd 平坦化スパツタリング方法
JPH04180686A (ja) * 1990-11-15 1992-06-26 Nec Corp ウィンドウ構造半導体レーザの製造方法
KR19990023628A (ko) * 1997-08-12 1999-03-25 오카모토 세이시 다결정 반도체박막의 제조방법 및 제조장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348759B1 (ko) * 2004-01-16 2014-01-14 삼성디스플레이 주식회사 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR20020091896A (ko) 2002-12-11
US6736895B2 (en) 2004-05-18
US7193240B2 (en) 2007-03-20
US20020179004A1 (en) 2002-12-05
US20040180274A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
KR100558678B1 (ko) 폴리실리콘 결정화방법
KR100405080B1 (ko) 실리콘 결정화방법.
KR100712648B1 (ko) 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법
KR100424593B1 (ko) 실리콘 결정화방법
KR100492152B1 (ko) 실리콘 결정화방법
KR100418745B1 (ko) 실리콘 결정화방법
KR100956947B1 (ko) 실리콘 결정화 방법
KR100484399B1 (ko) 실리콘의 결정화용 마스크 및 결정화 방법
KR100478757B1 (ko) 실리콘 결정화방법
KR100525439B1 (ko) Ｓｌｓ 결정화마스크, 결정화장비 및 결정화방법
KR100482163B1 (ko) 마스크와 이를 이용한 실리콘 결정화방법
KR100496138B1 (ko) 실리콘 결정화방법
JP2004165598A (ja) アクティブ・マトリクス型表示装置とその製造方法
KR100496489B1 (ko) 실리콘 결정화방법
KR20080060891A (ko) 결정화용 마스크와 이를 이용한 결정화방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040309

Effective date: 20050923

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13