KR100956947B1 - 실리콘 결정화 방법 - Google Patents
실리콘 결정화 방법 Download PDFInfo
- Publication number
- KR100956947B1 KR100956947B1 KR1020030037739A KR20030037739A KR100956947B1 KR 100956947 B1 KR100956947 B1 KR 100956947B1 KR 1020030037739 A KR1020030037739 A KR 1020030037739A KR 20030037739 A KR20030037739 A KR 20030037739A KR 100956947 B1 KR100956947 B1 KR 100956947B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- region
- slit
- laser beam
- block
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Mathematical Physics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 순차적 측면 고상화(Sequential Lateral Solidification : 이하, SLS라 약칭함) 방법을 이용하여 실리콘을 결정화하는 방법에 관한 것이다.
본 발명은 순차적 측면 고상화(SLS) 방법을 이용하여 실리콘을 결정화하는 데 있어서, 사용하는 레이저 마스크를 두 블럭으로 나누고, 상기 마스크를 새로운 형태의 레이저 빔 투과 슬릿을 가지도록 상기 두 블럭이 서로 비대칭하도록 형성한다.
즉, 마스크를 두 블럭으로 나누고 첫번째 블럭에서는 넓은 슬릿을 통해 내부에 핵생성이 일어나는 영역을 만들고 두번째 블럭에서는 좁은 슬릿을 통해 상기 핵 생성영역을 재결정화하여 그레인 경계 돌출부를 낮춤으로써 평탄화 특성이 향상된 고품질의 결정질 실리콘층을 제조할 수 있다.
또한, 마스크의 첫번째 영역에서 슬릿의 크기를 크게 형성함으로써 그레인의 성장 길이를 확대할 수 있어 높은 전하 이동도를 가지는 박막 트랜지스터를 구성할 수 있어 제품의 품질을 향상시킬 수 있다.
SLS, 마스크, 슬릿, 핵생성, 돌출부
Description
도 1은 SLS 결정화 방법에 이용되는 장비를 보여주는 도면.
도 2는 종래 SLS 기술을 이용하여 실리콘을 결정화하기 위한 마스크를 개략적으로 도시한 평면도.
도 3a 내지 도 3c는 종래의 SLS 기술을 이용한 결정화 방법을 설명하는 도면.
도 4는 종래 SLS 기술에 의하여 결정 공정 진행시에 그레인 경계에서 돌출부가 형성되는 과정을 보여주는 도면.
도 5는 본 발명에 따른 마스크를 개략적으로 도시한 평면도.
도 6a 내지 도 6e는 본 발명에 따른 결정화 공정을 순서대로 도시한 공정 단면도.
도 7은 본 발명에 따른 다결정 실리콘의 그레인 바운더리에 생기는 돌출부를 보여주는 도면.
도 8은 슬릿 간격에 따른 돌출부의 RMS(Root Mean Square) 거칠기(roughness)를 보여주는 도면.
<도면의 주요부분에 대한 부호 설명>
190 : 그레인 바운더리 191, 290 : 돌출부
270 : 마스크 272a, 272b, 272c : 투과패턴
273 : 차단 영역 282a, 285a : 제 1 그레인 영역
282b, 285b : 제 2 그레인 영역 282c, 285c, 286c : 핵 생성 영역
283a : 제 1 결정 영역 283b : 제 2 결정 영역
283c : 제 3 결정 영역 284 : 비결정 영역
285 : 내부 결함 286a, 286b : 큰 그레인
본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 순차적 측면 고상화(Sequential Lateral Solidification : 이하, SLS라 약칭함) 방법을 이용하여 실리콘을 결정화하는 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(Flat Panel Display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(Liquid Crystal Display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다.
상기 비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성이 저하되고 표시소자의 대면적화가 어려운 문제점이 있다.
특히, 대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 그레인(grain)의 크기에 큰 영향을 받는다.
즉, 그레인의 크기가 증가함에 따라 전계효과 이동도가 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유 도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(순차적 측면 고상화)기술이 국제특허 'WO 97/45827'과 한국 공개특허'2001-004129'에 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저 빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.
이러한 SLS 기술을 이용한 결정화 방법에 대하여 이하 첨부한 도면을 참조하여 설명한다.
먼저, 도 1은 SLS 결정화 방법에 이용되는 장비를 보여주는 도면이다.
상기 SLS 장비(100)는 레이저 빔(112)을 발생하는 레이저 발생장치(111)와, 상기 레이저 발생장치(111)를 통해 방출된 레이저 빔(112)을 집속시키는 집속렌즈(113)와, 기판(116)에 레이저 빔(112)을 나누어 조사시키는 마스크(114)와, 상기 마스크(114)의 하부에 위치하여 상기 마스크(114)를 통과한 레이저 빔(112)을 일정한 비율로 축소하는 축소렌즈(115)로 구성된다.
상기 레이저 발생장치(111)는 광원에서 가공되지 않은 레이저 빔(112)을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저 빔(112)의 에너지 크기를 조절하고, 상기 집속렌즈(113)를 통해 레이저 빔(112)을 조사하게 된다.
상기 마스크(114)에 대응되는 위치에는 비정질 실리콘 박막이 증착된 기판(116)이 고정된 X-Y스테이지(117)가 위치한다.
이때, 상기 기판(116)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(117)를 미소하게 이동하여 줌으로써 결정 영역을 점진적으로 확대해 나가는 방법을 사용한다.
전술한 구성에서, 상기 마스크(114)는 상기 레이저 빔(112)을 통과시키는 투과 영역(114a)과, 레이저 빔(112)을 흡수하는 차단 영역(114b)으로 구분된다.
상기 투과영역(114a) 사이의 거리(차단 영역의 너비)은 그레인의 측면 성장길이를 결정한다.
전술한 바와 같은 종래의 SLS 결정화 장비를 이용하여 실리콘을 결정화하는 방법을 알아본다.
일반적으로, 결정질 실리콘은 상기 기판(116)에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 실리콘막을 증착 한 후에 이를 이용하여 형성한다.
상기 비정질 실리콘막은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판(116)에 증착하게 되며, 이는 박막 내에 수소를 많이 함유한다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 실리콘막을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정화시 비정질 실리콘막에 포함된 수소 기체의 급격한 부피 팽창에 의해 결정화막의 박리가 일어나기 때문이다.
여기서, 레이저를 이용한 결정화는 기판(116)의 전 면적을 동시에 결정화 할 수 없다.
왜냐하면, 레이저 빔(112)의 빔폭과 마스크(114)의 크기가 제한되어 있기 때문에 대면적으로 갈수록 상기 하나의 마스크(38)를 여러번 정렬하고, 그 때마다 결정화 과정을 반복함으로써 결정화가 이루어진다.
이때, 상기 단일 마스크(114)의 축소 면적만큼 결정화 된 영역을 한 블럭(block)이라 정의하면, 상기 한 블럭 내의 결정화 또한 다차(多次)의 레이저 빔 조사를 통해 이루어진다.
도 2는 종래 SLS 기술을 이용하여 실리콘을 결정화하기 위한 마스크를 개략적으로 도시한 평면도이다.
도 2에 나타낸 바와 같이, 종래의 마스크(114)에 패턴된 투과 영역(114a)과 차단 영역(114b)의 모양을 가로방향으로 긴 슬릿(slit) 형태가 되도록 구성하여 결정화 공정을 진행한다.
이때, 상기 투과 영역(114a)의 세로 길이(d)는 기본적으로 1차 레이저 조사 공정에 의해 성장하는 그레인의 최대 길이의 두 배 또는 그 이하의 길이를 가지도록 구성한다.
이와 같이 마스크를 구성한 후, 1차 그레인 빔을 조사하였을 경우 상기 마스크의 투과영역에 대응하여 비정질 실리콘상의 멜팅 영역(melting regime)에서는 용융된 비정질 실리콘층의 양측 계면에서 그레인이 측면 성장하게 되고, 각 측면 성장한 그레인은 액상 중간에서 바운더리(boundary)가 충돌하면서 성장을 멈추게 된 다.
이 때, 결정화 공정 중, 상기 마스크(114)를 통과하여 상기 축소렌즈(도 1의 115)에 의해 축소된 빔 패턴은 X축으로 움직이며 결정화를 진행한다.
이 때, 상기 이동경로는 상기 마스크(114)의 가로방향의 길이만큼 즉, 상기 렌즈에 의해 축소된 패턴의 가로길이 만큼 수백 ㎛∼수 ㎜단위로 이동하며 결정화 공정을 진행한다.
이하, 도 3a 내지 도 3c를 참조하여, 종래의 SLS 기술을 이용한 결정화 방법을 상세히 설명한다.
여기서, 도 3a 내지 도 3c는 2 샷(shot) SLS 폴리실리콘 결정화 방법을 예를 들어 설명한다(마스크에는 3개의 투과 패턴이 형성되었다고 가정하자.)
상기 2샷 폴리실리콘 결정화 방법은 기판 위의 임의의 영역에 레이저 빔을 2회 조사함으로써 상기 투과영역에 대응하는 비정질 실리콘 영역의 결정화를 완료하고, 이러한 결정화를 가로방향으로 연속하여 진행하여, 기판에 대한 가로방향으로의 결정화가 완료되면 세로 방향으로 ㎛단위로 미세이동한 후, 다시 가로방향으로의 결정화를 진행하여 원하는 영역의 결정화 공정을 완료하는 방식이다.
먼저, 전술한 도 2의 마스크(114, 미도시)를 기판 상에 위치시키고 1차 레이저 빔을 조사하여, 투명한 절연 기판에 증착된 비정질 실리콘막의 결정화를 진행한다.
이때, 조사된 레이저 빔은 상기 마스크에 구성된 다수의 슬릿(도 2의 114a, 114b)에 의해 나누어져 부분적으로 비정질 실리콘 박막을 녹여 액상화한다.
이와 같은 경우, 상기 레이저 에너지의 정도는 상기 비정질 실리콘 박막이 완전히 녹을 정도의 높은 에너지 영역대(complete melting regime)를 사용한다.
상기 완전히 용융되어 액상화된 실리콘은 레이저 빔의 조사가 끝나면 고상의 비정질 실리콘 영역과 액상화된 실리콘 영역의 계면 부근에서 실리콘 그레인의 측면 성장이 진행된다.
이 때, 상기 마스크를 통한 빔 패턴의 폭은 그레인의 측면성장 길이(그레인의 길이)의 두배 또는 그 이하로 하며, 결정화된 영역은 상기 마스크의 투과 영역(도 2의 114a)에 대응하는 부분이며, 이 투과 영역(114a)에 대응하여 결정화 영역 또한 가로방향으로 소정의 길이를 가지는 결정 영역(A1, A2, A3)이 형성되고, 상기 마스크의 차단 영역(도 2의 114b)에 대응하여 비정질 실리콘 영역(167)이 형성되어 있다.
이때, 상기 결정 영역(A1, A2, A3) 내에서는 상기 레이저를 통해 용융된 액상 실리콘과 고상 실리콘의 계면으로부터 수직하게 그레인(166a, 166b)이 자라게 되며, 상기 각 그레인(166a, 166b)이 측면 성장하여 도시한 바와 같이 점선부근에서 만나 그레인 바운더리(166c)를 형성하게 된다.
다음으로, 상기 기판이 놓여진 스테이지(미도시)를 상기 축소된 마스크 패턴(빔 패턴)의 가로 길이만큼 수백㎛∼수 ㎜단위로 이동하면서, 연속적으로 X축 방향으로의 결정화를 진행한다.
도 3b에 도시한 바와 같이, X축 방향으로의 결정화가 모두 이루어 졌다면, 상기 마스크(114) 또는 X-Y스테이지는 Y축으로 미소하게 이동한다.
다음으로, 1차 공정이 끝난 부분을 처음으로 하여 2차 레이저 조사 공정을 X축으로 이동하면서 진행하게 된다.
이와 같이 하면, 상기 1차 레이저 조사에 의해 결정화된 실리콘의 그레인이 연속하여 더욱 성장하게 된다.
즉, 1차 레이저 조사 공정시 형성된 결정 영역(A1)에서 각 그레인이 부딪히는 그레인 바운더리(166c)로부터, 이웃한 다음 결정 영역(A2)의 그레인 바운더리까지의 거리(k)의 1/2에 해당하는 길이를 가지는 그레인으로 재 성장하게 된다.
따라서, 도 3c에 도시된 바와 같이, 일정하게 성장한 길이를 가지는 그레인(168a, 168b)으로 구성된 폴리실리콘 박막층을 구성할 수 있다.
이때, 새롭게 형성된 결정 영역(B1, B2) 내에서는 상기 레이저를 통해 용융된 액상 실리콘과 고상 실리콘의 계면으로부터 수직하게 그레인(168a, 168b)이 자라게 되며, 상기 각 그레인(168a, 168b)이 재 성장하여 도시한 바와 같이 중간 부근에서 만나 새로운 그레인 바운더리(168c)를 형성하게 된다.
이와 같이 형성된 결정 모양의 일부분을 도 3c에서 확대하여 보여주고 있다.
도 4는 종래 SLS 기술에 의하여 결정 공정 진행시에 그레인 경계에서 돌출부가 형성되는 과정을 보여주는 도면이다.
도 4를 참조하면, 레이저 빔에 의하여 액상으로 용융된 실리콘이 측면 결정화를 진행하면서 최종적으로 고상 실리콘으로 상변태가 일어나게 되는데, 이때 측면으로 질량 이동이 일어나서 그레인 바운더리(190)에서 돌출부(191)가 형성되게 된다.
실리콘의 경우 고상의 밀도에 비해 액상의 밀도가 약 10% 정도 크기 때문에(고상의 밀도 : 2.30 g/㎤, 액상의 밀도 : 2.53 g/㎤) 레이저에 의해 녹은 실리콘 액상이 고상이 될 때 약 10%의 부피 팽창이 일어나게 된다.
따라서, SLS에 의하여 그레인이 측면 성장할때 고상의 부분이 성장함에 따라 액상의 중간부분으로 질량이동이 일어나 최종적인 고상의 형태는 액상의 중간에 그레인 바운더리(190)를 가지고 그 바운더리(190)에서 돌출부(191)를 가지는 형태를 가지게 된다.
이러한 그레인 바운더리에서의 돌출부에 의해 결정질 실리콘층의 표면이 거칠게 되면, 높은 전하 이동도를 갖는 박막트랜지스터를 구성할 수 없어, 박막트랜지스터의 신뢰성이 떨어지는 문제점이 있다.
또한, 다결정 실리콘의 다수 개의 결정립계는 전류흐름의 장애요소로 작용하여 신뢰성 있는 박막트랜지스터 소자를 제공하기 어렵고, 다수 개의 결정립내에서는 전자간의 충돌에 의한 충돌전류 및 열화에 의해 절연막이 파괴되어 제품불량을 초래하는 문제점을 가진다.
본 발명은 순차적 측면 고상화(SLS) 방법을 이용하여 실리콘을 결정화하는 데 있어서, 사용하는 레이저 마스크를 두 블럭으로 나누고, 상기 마스크를 새로운 형태의 레이저 빔 투과 슬릿을 가지도록 상기 두 블럭이 서로 비대칭하도록 형성하여, 보다 빠른 시간에 양질의 결정 성장을 이룰 수 있는 실리콘 결정화 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명에 따른 실리콘의 결정화 방법은, 비정질 실리콘 박막이 형성된 기판을 준비하는 단계와; 상기 기판의 상부에 복수의 제 1 투과 슬릿과 상기 제 1 투과 슬릿 사이의 차단부가 형성되는 제 1 블럭과, 상기 제 1 투과 슬릿과 엇갈리게 배치되는 제 2 투과 슬릿 및 상기 제 1 투과 슬릿 중간의 소정 영역에 대응되게 형성되는 제 3 투과 슬릿이 형성되는 제 2 블럭으로 나누어진 마스크를 위치시키는 단계와; 상기 마스크에 레이저 빔을 조사하는 단계와; 상기 마스크의 제 1 투과 슬릿을 통해서 레이저 빔이 조사되어 기판에 결정화 영역과 핵 생성 영역이 존재하는 제 1 결정 영역을 형성하는 단계와; 상기 기판을 가로 방향으로 소정 길이 이동하고 레이저 조사하여, 상기 제 2 투과 슬릿을 통과한 레이저 빔이 상기 제 1 결정 영역에 형성된 결정화 영역에 소정 중첩되어 비결정 영역을 결정화하고, 상기 제 1 결정 영역에 형성된 핵 생성 영역이 제 3 투과 슬릿을 통과한 레이저 빔에 의해 결정화되는 단계;를 포함하는 것을 특징으로 한다.
상기 기판은 하부의 스테이지에 의해서 이동되며, 상기 스테이지의 1회 이동 거리는 레이저 빔 패턴의 1/2인 것을 특징으로 한다.
상기 마스크의 제 1 블럭에서 제 1 투과 슬릿의 높이는 레이저 빔을 한번 조사하였을 경우 성장할 수 있는 그레인의 최대 성장길이 보다 큰 것을 특징으로 한다.
상기 마스크의 제 2 블럭에서 제 3 투과 슬릿은 제 1 결정 영역에서 핵 생성 영역을 기본적으로 포함할 수 있는 크기로 형성하는 것을 특징으로 한다.
상기 마스크의 제 2 블럭에서 제 2 투과 슬릿은 상기 제 1 결정 영역에서 제 1 투과 슬릿 사이의 차단부에 대응하는 비결정 영역을 기본적으로 포함할 수 있는 크기로 형성하는 것을 특징으로 한다.
상기 제 1 투과 슬릿은 각 슬릿 사이의 차단부에 대응하는 영역이 폭발적인 응고(explosive solidification)가 일어날 수 있도록 근접하게 배치하는 것을 특징으로 한다.
상기 제 1 투과 슬릿은 제 2 투과 슬릿보다 크고 제 3 투과 슬릿보다 큰 것을 특징으로 한다.
상기 마스크에는 동일한 에너지의 레이저가 전면에 조사되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.
본 발명에서는 SLS 기술을 이용하여 레이저 마스크를 일정 간격의 N 블럭으로 나누고, 각각의 블럭에 투과영역의 패턴을 변형하여 가로 방향으로의 레이저 빔 스캔을 통해서 원하는 영역의 비정질 실리콘을 결정화 하는 '싱글 스캔(single scan) 방식'을 사용한다.
도 5는 본 발명에 따른 마스크를 개략적으로 도시한 평면도이다.
도 5에 도시된 바와 같이, 마스크(270)에는 다수의 투과패턴(272a, 272b, 272c)이 구성되어 있는데, 투과 슬릿(272a)이 세로 방향으로 소정간격 이격하여 구성된 제 1 블럭(C)과, 상기 제 1 블럭(C)의 투과 슬릿(272a) 사이의 간격에 대응되 도록 형성된 투과 슬릿(272b)과 제 1 블럭(C)의 투과 슬릿(272a) 중간 부분에 대응되도록 소정의 두께를 가지는 투과 슬릿(272c)을 가지는 제 2 블럭(D)으로 구성된다.
따라서, 기판 하부의 스테이지(도시되지 않음)를 마스크(270)의 1/2이 중첩되게 가로 방향으로 이동하게 되면, 상기 마스크(270)의 제 2 블럭(D)에 속하는 투과 슬릿(272b)은 상기 제 1 블럭(C)의 투과 슬릿(272a) 사이의 차단 영역(273)에 대응하는 비정질 실리콘의 상부에 위치하게 되는 결과를 얻을 수 있다.
그리고, 상기 마스크(270)의 제 2 블럭(D)에 속하는 다른 투과 슬릿(272c)은 상기 제 1 블럭(C)의 투과 슬릿(272a) 의 중간 부분에 대응되게 할 수 있다.
상기 마스크(270)의 제 1 블럭(C)에 속하는 투과 슬릿(272a)의 폭(d)은 한번의 레이저 빔 조사에 의해 생성되는 그레인의 최대 성장 길이의 두배 이상이 되도록 구성한다.
따라서, 상기 제 1 블럭(C)에서 폭이 큰 투과 슬릿(272a)에 대응하는 영역이 폴리실리콘 막으로 결정화 될 때 미세한 결정립들이 생성되는 핵 생성 영역이 형성된다.
한편, 이러한 결정 모양은 레이저 빔의 폭이 큰 조건에서, 용융된 비정질 실리콘의 응고시에 열 방출이 급격히 일어나는 빔의 경계부에서 그레인이 성장하는 속도보다 내부에서 중간 핵 생성하는 속도가 더 빨라 중간 부분에 미세한 그레인들이 형성된다.
결과적으로, 마스크(270)를 이용하여 스테이지를 가로 방향으로 이동하여 결 정화를 진행하게 되면 원하는 영역의 결정화를 한번의 레이저 빔 스캔 공정으로 완료 할 수 있을 뿐만 아니라, 레이저 빔 스캔시 마스크의 제 1 블럭(C)에 대응하여 형성되는 결정 영역에서 중간 부분에 생성되는 핵 생성 영역의 미세한 결정립들을 제 2 블럭(D)의 적은 투과 슬릿(272c)을 이용하여 선택적으로 재 결정화한다.
이하, 도 6a 내지 도 6e를 참조하여 본 발명에 따른 실리콘 결정화 방법을 설명한다.
도 6a 내지 도 6e는 본 발명에 따른 결정화 공정을 순서대로 도시한 공정 단면도이다.
먼저, 기판(220)에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 실리콘막(222)을 증착한다.
다음으로, 상기 비정질 실리콘(222)을 1차로 열처리하여 탈수소화 과정을 거친다.
도 6a에 도시한 바와 같이, 상기 비정질 실리콘이 증착된 기판(220) 상부에 상기 도 5에서 설명한 마스크(미도시)를 위치시킨다.
그리고, 상기 기판(220) 상에 1차 레이저 빔(laser beam) 조사 공정을 진행한다.
1차 레이저 빔 조사 공정이 진행되면, 상기 마스크(도 5의 270)에 구성된 제 1 블럭(C)의 각 투과 슬릿(도 5의 272a)의 형상으로 비정질 실리콘 영역이 결정화되어 제 1 결정 영역(283a)을 형성한다.
즉, 상기 마스크(270)의 제 1 블럭(C)의 투과 슬릿(272a)에 대응하는 영역이 폴리실리콘 막으로 결정화 된다.
보다 상세히 설명하면, 상기 레이저 빔이 조사된 영역은 용융(melting)되며, 온도가 낮아지면 용융영역의 양측 계면으로부터 그레인이 성장하여 제 1 그레인 영역(282a)과 제 2 그레인 영역(282b)과, 상기 두 영역(282a, 282b) 사이에 미세한 결정립이 생성되는 핵 생성영역(282c)으로 구성되는 제 1 결정 영역(283a)이 형성된다.
그리고, 상기 마스크(270)의 제 2 블럭(D)의 투과 슬릿(272b, 272c)에 대응하여 결정화가 이루어져 제 2 결정 영역(283b) 및 제 3 결정 영역(283c)을 형성한다.
상기 결정 영역은 전술한 도 5에 설명하였던 마스크의 제 1 블럭(C)의 투과 슬릿(272a)에 대응하여 결정화된 제 1 결정 영역 그룹(C1)과, 상기 제 2 블럭(D)의 투과 슬릿(272b, 272c)에 대응하여 슬릿 패턴으로 결정화된 제 2 결정 영역 그룹(D1)으로 형성된다.
이때, 상기 제 1 결정 영역 그룹(C1)에서 폴리실리콘으로 결정화된 영역은 그레인이 성장한 영역(282a, 282b)과, 미세한 폴리실리콘의 결정립들이 생성된 핵 생성영역(282c)으로 나누어 진다.
상기 핵 생성영역(282c)은 상기 마스크(270)의 투과 패턴(272a, 272b, 272c) 중 세로길이가 그레인의 최대 성장 길이의 두배 이상의 각 사각형상 슬릿(272a)에 대응하는 영역에서 생성된다.
전술한 바와 같이, 핵 생성영역(282c)이 생성되는 이유는 다음과 같다.
완전 멜팅 영역대(complete melting regime)의 에너지강도(energy density)를 가지는 레이저빔을 비정질 실리콘막에 조사하면, 상기 레이저빔이 닿은 비정질 실리콘 영역은 완전 용융(complete melting)되며 용융된 액상 실리콘과 고상 실리콘의 계면에서 그레인이 측면 성장하게 된다.
이때, 아무리 넓은 영역을 용융하였다 하더라도 상기 계면에서 성장하는 그레인의 길이는 최대 성장길이 이상 성장할 수 없고, 그레인의 최대 성장길이는 기판의 온도, 레이저 에너지의 강도 등의 요인에 따라 달라질 수 있지만, 정해진 공정 조건 하에서는 거의 일정한 값을 가진다.
따라서, 레이저빔에 의한 용융영역의 너비가 그레인의 최대 성장 길이의 두배 이상이라면 양측 계면에서 그레인이 성장하여 형성된 상기 각 그레인 영역(282a, 282b) 사이에는 핵 생성영역(282c)로 존재하게 된다.
결과적으로, 도 6a에 도시한 바와 같이, 상기 마스크(도 5의 270)에 구성된 제 1 블럭(C)의 투과 슬릿(272a) 패턴과 제 2 블럭(D)의 투과 슬릿(272b, 272c) 패턴에 대응하여 기판(220) 상에 제 1 결정 영역(283a)을 포함하는 제 1 결정 영역 그룹(C1)과, 제 2 결정 영역(283b) 및 제 3 결정 영역(283c)을 포함하는 제 2 결정 영역 그룹(D1)이 형성되고, 상기 제 1 결정 영역 그룹(C1)은 제 1 결정 영역에 그레인의 성장이 없이 미세한 결정립을 형성하는 핵 생성영역(282c)을 포함하여 구성된다.
다음으로 도 6b에 도시한 바와 같이, 상기 1차 레이저 빔 조사 공정이 완료되면, X-Y 스테이지(미도시)를 가로 방향으로 이동한다.
단, 본 발명은 이에 한정하지 않으며, 다른 실시예로서, 마스크(도 5의 270)를 이동하여 결정화를 진행하는 것도 가능하며, 마스크와 스테이지를 동시에 이동하여 결정화를 실시할 수도 있다.
따라서, 상기 1 차 레이저 빔 조사로 결정화된 영역의 상부에 구성된 마스크(270)는 상기 스테이지를 제 1 블럭(C)의 투과 패턴의 가로 길이(W/2)만큼을가로 방향으로 이동함으로써 상기 마스크의 제 1 블럭(C)에 속한 다수의 투과 슬릿(272a)은 새로운 비정질 실리콘막(222)의 상부에 위치하게 되며, 제 2 블럭(D)는 상기 1차 레이저 빔 조사로 결정화된 제 1 결정 영역 그룹(C1)상부에 위치하게 된다.
이때, 상기 마스크(270)의 제 2 블럭(D)에 속한 다수의 투과 슬릿(272b, 272c)은 상기 제 1 결정 영역 그룹(C1)에 속하는 다수의 제 1 결정 영역(283a)의 패턴 사이 비결정 영역(284)과 제 1 결정 영역(283a)의 중간 부분에 형성된 핵 생성영역(282c)의 상부에 위치하게 된다.
전술한 바와 같은 구성을 유지한 상태에서 상기 마스크(270)의 상부에 2차 레이저빔을 조사한다.
상기 2차 레이저 빔 조사가 완료되면, 도 6c에 도시한 바와 같이, 제 1 결정 영역 그룹(C1)은 다시 한번 레이저 조사가 이루어지게 되며, 이때 비결정 영역(284)과 핵 생성영역(282c)이 동시에 결정화된다.
이때도 전술한 바와 같이, 마스크(270)의 제 2 블럭(D)의 투과 슬릿(272b)에 의해 레이저가 투과하는 영역은 상기 핵 생성영역(282c)의 전 영역과 겹치는 동시 에 상기 그레인 영역(282a, 282b)과 미소하게 겹친다.
이와같이, 1차 레이저 조사와 2차 레이저 조사에 의해 양질의 그레인을 가지는 완전한 결정 영역(C2)은 도 6c에 도시된 바와 같다.
한편, 상기 X-Y 스테이지를 마스크(270)의 제 1 블럭(C)의 투과 패턴의 가로 길이(W/2) 만큼을 이동하였으므로, 2차 레이저 조사에 의해 상기 마스크(270)에 구성된 제 1 블럭(C)의 투과 슬릿(272a) 패턴에 대응하여 기판(220) 상에 제 3 결정 영역 그룹(E1)이 형성되고, 상기 제 3 결정 영역 그룹(E1)에는 최대한으로 성장한 그레인(285a, 285b)과 그레인의 성장이 없이 미세한 결정립이 형성되는 핵 생성영역(285c)으로 구성된다.
상기 완전한 결정 영역(C2)에서 2차 레이저 조사에 의하여 핵 생성영역(282c)이 완전 멜팅된 후 그레인이 상기 핵 생성영역 방향으로 더 성장한다.
따라서, 2차 레이저 조사에 의해서 상기 핵 생성 영역(282c)은 사라지게 되며 재결정화되어 상기 재결정화에 의해 생기는 그레인 바운더리 돌출부(도 7에서 290)를 최소한으로 할 수 있다.(도 7에서 단면을 확대하여 개략적으로 도시함)
상기 2차 레이저 조사에 의해서 형성된 제 1 결정 영역(283a)에서 비결정 영역이 결정화됨으로써 제 1 결정 영역 그룹(C)의 이웃한 두 결정 패턴의 인접한 계면으로부터 그레인이 비결정 영역으로 성장하여 보다 큰 그레인(286a, 286b)이 형성되며, 이때 새로운 그레인 바운더리(286c)가 형성된다.
따라서, 도시된 바와 같이, 완전하게 결정화된 영역을 이루는 완전한 결정 영역(C2)이 형성되며, 2차 레이저 빔 조사에 의하여 부분적으로 결정화된 제 3 결정 영역 그룹(E1)이 형성된다.
도 6d에 도시한 바와 같이, 상기 스테이지를 마스크(270)의 제 1 블럭(C)의 투과 패턴(272a)의 가로 길이(W/2) 만큼 다시 이동하여 상기 마스크(270)에 3차 레이저 빔을 조사하면, 도 6e에 도시된 바와 같이, 도 6c에서 형성된 완전한 결정 영역(C2에 이어 결정 영역(E2)이 연장 형성된다.
그리고, 마스크의 제 1 블럭의 투과 패턴에 대응하여 새로운 결정 영역 그룹(F1)이 형성된다.
전술한 바와 같이 구성된 마스크로 도 6a내지 6e의 과정을 반복하여 형성하면, 짧은 시간에 넓은 면적에 대해 성장된 다수의 그레인을 가지며 그레인 경계에서의 돌출부가 낮은 양질의 폴리실리콘 박막층을 얻을 수 있다.
도 7은 본 발명에 따른 다결정 실리콘의 그레인 바운더리에 생기는 돌출부를 보여주는 도면이다.
전술한 바와 같이, 그레인 바운더리의 돌출부(290)는 마스크의 투과 패턴에 따른 활성화 공정으로 인하여 돌출부의 높이(거칠기)가 낮아진다.
도 8은 슬릿 간격에 따른 돌출부의 RMS(Root Mean Square) 거칠기(roughness)를 보여주는 도면이다.
도 8에 나타낸 바와 같이, 마스크의 슬릿 간격이 증가할수록 그레인 경계에서의 돌출부는 증가하는 경향을 보여준다.
따라서, 슬릿 간격을 낮추면 상기 그레인 경계에서의 거칠기가 감소하므로 본 발명에 따른 마스크의 제 2 블럭에서 사용하는 슬릿의 폭을 최소한으로 형성하도록 한다.
이 때, 상기 마스크의 제 2 블럭에서 재결정을 위하여 사용하는 슬릿은 기본적으로 제 1 블럭의 투과 슬릿에 의해서 형성된 결정 영역에서의 핵 생성영역을 모두 포함할 수 있도록 구성한다.
전술한 바와 같은 방법으로 본 발명에 따른 결정화 공정을 진행하면, X-Y 스테이지를 가로방향으로 이동하는 것만으로 짧은 시간에 넓은 면적의 비정질 실리콘막을 최대의 그레인을 가지는 결정질 실리콘 막으로 결정화 할 수 있다.
액정표시장치의 해상도가 높아지면 신호선과 주사선의 패드 피치가 짧아져 일반적인 구동회로 실장방법인 TCP(Tape carrier package)는 본딩(bonding)자체가 어려워진다.
그러나, 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC비용도 줄일 수 있고 실장도 간단해 진다.
상기 구동 회로는 CMOS 소자로 구성되는데, 상기 CMOS소자는 도시한 바와 같이, N형 트랜지스터와 P형 트랜지스터를 결합시킨 상보형 MOS소자이며 인버터로 동작하는 회로로서, 극히 작은 전력을 소모하는 장점이 있으므로 일반적으로 구동회로를 구성하는 구동소자로 사용된다.
상기 CMOS소자는 빠른 동작특성을 필요로 하므로 전술한 바와 같은 본 발명에 따른 결정화 방법에 의해 형성된 폴리실리콘층을 액티브층으로 사용하고, 상기 스위칭 소자 또한 본 발명에 따른 폴리실리콘층을 액티브층으로 사용하게 되면 빠 른 이동도(mobility)를 얻을 수 있기 때문에 액정패널의 화질이 개선되는 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 실리콘 결정화 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 SLS 결정화 기술을 이용하여 실리콘층을 결정화하는 방법에 있어서, 마스크를 두 블럭으로 나누고 첫번째 블럭에서는 넓은 슬릿을 통해 내부에 핵생성이 일어나는 영역을 만들고 두번째 블럭에서는 좁은 슬릿을 통해 상기 핵 생성영역을 재결정화하여 그레인 경계 돌출부를 낮춤으로써 평탄화 특성이 향상된 고품질의 결정질 실리콘층을 박막트랜지스터 반도체 소자로 제공하여 제품의 신뢰성이 향상되는 효과가 있다.
또한, 본 발명은 마스크의 첫번째 영역에서 슬릿의 크기를 크게 형성함으로써 그레인의 성장 길이를 확대할 수 있어 높은 전하 이동도를 가지는 박막 트랜지스터를 구성할 수 있어 제품의 품질을 향상시킬 수 있는 효과가 있다.
Claims (8)
- 박막 트랜지스터의 액티브층으로 비정질 실리콘이 증착된 기판을 준비하는 단계;상기 비정질 실리콘을 결정화하는 레이저 빔이 투과되는 복수의 제 1 투과 슬릿들 및 상기 제 1 투과 슬릿들 사이에 상기 레이저 빔의 차단부를 갖는 제 1 블럭, 그리고 상기 차단부와 대응하는 제 2 투과 슬릿들 및 상기 제 2 투과 슬릿들 사이에 형성되며 상기 제 1 투과 슬릿의 긴 방향의 중앙 영역과 대응하는 제 3 투과 슬릿들을 갖는 제 2 블럭을 포함하는 마스크를 상기 기판의 상부에 위치시키는 단계;상기 마스크에 레이저 빔을 조사하는 단계;상기 마스크의 제 1 투과 슬릿을 통과한 레이저 빔이 상기 기판으로 조사되어, 미세한 결정립이 생성되는 핵생성영역을 포함하는 제 1 결정 영역을 형성하는 단계;상기 기판이 이동하는 단계;상기 제 2 투과 슬릿을 통과한 레이저 빔이 상기 차단부에 대응하는 부분의 비정질 실리콘을 결정화하여 제 2 결정 영역을 형성하고, 상기 핵생성영역은 상기 제 3 투과 슬릿을 통과한 레이저 빔에 의해 재결정화되는 단계;를 포함하고,상기 제 2 투과 슬릿은 상기 제 1 블럭의 차단부로부터 연장되며 상기 차단부의 높이보다 큰 것을 특징으로 하는 실리콘의 결정화 방법.
- 제 1항에 있어서,상기 기판은 하부의 스테이지에 의해서 이동되며, 상기 스테이지의 1회 이동 거리는 레이저 빔 패턴의 1/2인 것을 특징으로 하는 실리콘의 결정화 방법.
- 제 1항에 있어서,상기 마스크의 제 1 블럭에서 제 1 투과 슬릿의 높이는 1회의 레이저 빔 조사에 의해 생성되는 그레인의 최대 성장 길이의 2배 이상인 것을 특징으로 하는 실리콘의 결정화 방법.
- 제 1항에 있어서,상기 마스크의 제 2 블럭에서 제 3 투과 슬릿은 상기 핵 생성 영역을 포함할 수 있는 크기로 형성되는 것을 특징으로 하는 실리콘의 결정화 방법.
- 삭제
- 삭제
- 제 1항에 있어서,상기 제 1 투과 슬릿은 상기 제 2 투과 슬릿보다 크고, 상기 제 2 투과 슬릿은 상기 제 3 투과 슬릿보다 큰 것을 특징으로 하는 실리콘의 결정화 방법.
- 제 1항에 있어서,상기 마스크에는 동일한 에너지의 레이저가 전면에 조사되는 것을 특징으로 하는 실리콘의 결정화 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030037739A KR100956947B1 (ko) | 2003-06-12 | 2003-06-12 | 실리콘 결정화 방법 |
US10/658,400 US6800540B1 (en) | 2003-06-12 | 2003-09-10 | Method for crystallizing silicon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030037739A KR100956947B1 (ko) | 2003-06-12 | 2003-06-12 | 실리콘 결정화 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040106993A KR20040106993A (ko) | 2004-12-20 |
KR100956947B1 true KR100956947B1 (ko) | 2010-05-12 |
Family
ID=33028882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030037739A KR100956947B1 (ko) | 2003-06-12 | 2003-06-12 | 실리콘 결정화 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6800540B1 (ko) |
KR (1) | KR100956947B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI331803B (en) | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
JP4593073B2 (ja) * | 2002-12-26 | 2010-12-08 | 株式会社半導体エネルギー研究所 | レーザ照射装置 |
JP4470395B2 (ja) * | 2003-05-30 | 2010-06-02 | 日本電気株式会社 | 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ |
KR100997275B1 (ko) * | 2003-06-12 | 2010-11-29 | 엘지디스플레이 주식회사 | 실리콘 결정화 방법 |
KR100720452B1 (ko) * | 2003-06-30 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법 |
KR100997971B1 (ko) * | 2003-11-19 | 2010-12-02 | 삼성전자주식회사 | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 |
CN1300634C (zh) * | 2005-01-12 | 2007-02-14 | 友达光电股份有限公司 | 光罩与应用其形成多晶硅层的方法 |
TWI313769B (en) * | 2005-07-15 | 2009-08-21 | Au Optronics Corp | A mask for sequential lateral solidification (sls) process and a method for crystallizing amorphous silicon by using the same |
CN100405546C (zh) * | 2005-08-03 | 2008-07-23 | 友达光电股份有限公司 | 用于连续侧向结晶的掩膜及用此掩膜结晶非晶硅层的方法 |
KR20070078132A (ko) * | 2006-01-26 | 2007-07-31 | 삼성전자주식회사 | 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법 |
TWI307732B (en) * | 2006-02-17 | 2009-03-21 | Ind Tech Res Inst | Method for crystallizing silicon and mask using therefor |
JP4169072B2 (ja) * | 2006-03-13 | 2008-10-22 | ソニー株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
TWI299442B (en) * | 2006-08-18 | 2008-08-01 | Ind Tech Res Inst | Method for crystalizing amorphous silicon layer and mask therefor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020094264A (ko) * | 2001-06-08 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
KR20030017302A (ko) * | 2001-08-21 | 2003-03-03 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
KR20030039653A (ko) * | 2001-11-14 | 2003-05-22 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2412603A1 (en) * | 2001-04-19 | 2002-10-31 | The Trustee Of Columbia University In The City Of New York | Method and system for providing a single-scan, continuous motion sequential lateral solidification |
KR100379361B1 (ko) * | 2001-05-30 | 2003-04-07 | 엘지.필립스 엘시디 주식회사 | 실리콘막의 결정화 방법 |
KR100558678B1 (ko) * | 2001-06-01 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 |
KR100424593B1 (ko) * | 2001-06-07 | 2004-03-27 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
US6767804B2 (en) * | 2001-11-08 | 2004-07-27 | Sharp Laboratories Of America, Inc. | 2N mask design and method of sequential lateral solidification |
-
2003
- 2003-06-12 KR KR1020030037739A patent/KR100956947B1/ko active IP Right Grant
- 2003-09-10 US US10/658,400 patent/US6800540B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020094264A (ko) * | 2001-06-08 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
KR20030017302A (ko) * | 2001-08-21 | 2003-03-03 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
KR20030039653A (ko) * | 2001-11-14 | 2003-05-22 | 삼성전자주식회사 | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040106993A (ko) | 2004-12-20 |
US6800540B1 (en) | 2004-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100405080B1 (ko) | 실리콘 결정화방법. | |
KR100424593B1 (ko) | 실리콘 결정화방법 | |
KR100558678B1 (ko) | 폴리실리콘 결정화방법 | |
KR100712648B1 (ko) | 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법 | |
JP3642546B2 (ja) | 多結晶半導体薄膜の製造方法 | |
KR100400510B1 (ko) | 실리콘 결정화 장치와 실리콘 결정화 방법 | |
KR100997275B1 (ko) | 실리콘 결정화 방법 | |
KR100956947B1 (ko) | 실리콘 결정화 방법 | |
KR100418745B1 (ko) | 실리콘 결정화방법 | |
KR100492352B1 (ko) | 실리콘 결정화 방법 | |
KR100484399B1 (ko) | 실리콘의 결정화용 마스크 및 결정화 방법 | |
KR100611040B1 (ko) | 레이저 열처리 장치 | |
KR100482163B1 (ko) | 마스크와 이를 이용한 실리콘 결정화방법 | |
KR100525439B1 (ko) | Sls 결정화마스크, 결정화장비 및 결정화방법 | |
KR100496489B1 (ko) | 실리콘 결정화방법 | |
KR100544438B1 (ko) | 마스크와 이를 이용한 결정화방법 | |
KR100544437B1 (ko) | 마스크와 이를 이용한 결정화방법 | |
JP2004165598A (ja) | アクティブ・マトリクス型表示装置とその製造方法 | |
KR20080060883A (ko) | 결정화 장비 및 이를 이용한 결정화방법 | |
KR100478758B1 (ko) | 실리콘 결정화방법 | |
JP2002083769A (ja) | 半導体薄膜及び半導体薄膜の製造方法 | |
KR20080060891A (ko) | 결정화용 마스크와 이를 이용한 결정화방법. | |
JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
KR20040051980A (ko) | 규소 결정화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 10 |