KR100663298B1 - 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 - Google Patents
다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 Download PDFInfo
- Publication number
- KR100663298B1 KR100663298B1 KR1020030098756A KR20030098756A KR100663298B1 KR 100663298 B1 KR100663298 B1 KR 100663298B1 KR 1020030098756 A KR1020030098756 A KR 1020030098756A KR 20030098756 A KR20030098756 A KR 20030098756A KR 100663298 B1 KR100663298 B1 KR 100663298B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- polycrystalline silicon
- poly
- film
- region
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000010408 film Substances 0.000 claims abstract description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011521 glass Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 238000002425 crystallisation Methods 0.000 claims abstract description 7
- 230000008025 crystallization Effects 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 230000005540 biological transmission Effects 0.000 claims description 6
- 239000004606 Fillers/Extenders Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910020750 SixGey Inorganic materials 0.000 description 1
- 229910017817 a-Ge Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/16—Heating of the molten zone
- C30B13/22—Heating of the molten zone by irradiation or electric discharge
- C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정실리콘 박막트랜지스터(poly-Si TFT)의 다결정 실리콘막 형성방법을 개시한다. 개시된 본 발명의 다결정 실리콘막 형성방법은, 마스크 패턴을 이용한 레이저 조사를 통해 유리기판 상에 증착된 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법으로서, 상기 비정질 실리콘막의 결정화는 유리기판을 일정한 거리 단위로 평행이동 하면서 소정 형상의 마스크 패턴을 구비한 마스크를 이용해서 레이저를 조사하여 결정립을 원형으로 성장시키는 방식으로 수행하는 것을 특징으로 한다.
Description
도 1은 종래 SLS 방법에 따라 성장된 poly-Si막의 미세 구조를 보여주는 사진.
도 2는 본 발명에 따른 다결정 실리콘막 형성방법에서의 마스크 패턴을 설명하기 위한 도면.
도 3은 본 발명에 따른 다결정 실리콘막 형성방법을 설명하기 위한 도면.
도 4는 본 발명에 따라 형성된 다결정 실리콘막의 미세 구조를 보여주는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 유리기판 32 : 버퍼막
34 : 비정질 실리콘막 36 : 다결정 실리콘막
40 : 마스크 42 : 1차 레이저 조사
44 : 2차 레이저 조사 46 : 3차 레이저 조사
48 : n차 레이저 조사
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 다결정실리콘 박막트랜지스터(poly-Si TFT)를 형성하기 위한 다결정 실리콘막 형성방법에 관한 것이다.
액정표시장치 또는 유기발광표시장치 등에서 스위칭 소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하, TFT)는 상기의 평판표시장치들의 성능에 있어 가장 중요한 구성요소이다. 여기서, 상기 TFT의 성능을 판단하는 기준인 이동도(mobility) 또는 누설전류 등은 전하 운반자가 이동하는 경로인 활성층이 어떤 상태(state) 또는 구조를 갖느냐, 즉, 활성층의 재료인 실리콘 박막이 어떤 상태 또는 구조를 갖느냐에 크게 좌우된다. 현재 상용화되어 있는 액정표시장치의 경우 TFT의 활성층은 대부분 비정질실리콘(amorphous silicon: 이하, a-Si)이다.
그런데, 활성층으로서 a-Si을 적용한 a-Si TFT는 이동도가 0.5㎠/Vs 내외로 매우 낮기 때문에 액정표시장치에 들어가는 모든 스위칭 소자를 만들기엔 제한적이다. 이것은 액정표시장치의 주변회로용 구동 소자는 매우 빠른 속도로 동작해야 하는데, a-Si TFT는 주변회로용 구동 소자에서 요구하는 동작 속도를 만족시킬 수 없으므로, 상기 a-Si TFT로는 주변회로용 구동 소자의 구현이 실질적으로 곤란하다는 것을 의미한다.
한편, 활성층으로서 다결정실리콘(polycrystalline silicon: 이하, poly-Si)을 적용한 poly-Si TFT는 이동도가 수십∼수백㎠/Vs로 높기 때문에 주변회로용 구동 소자에 대응 가능한 높은 구동속도를 낼 수 있다. 이 때문에, 유리기판 상에 poly-Si막을 형성시키면, 화소 스위칭 소자 뿐만 아니라 주변회로용 구동 부품들 또한 구현이 가능하게 된다. 따라서, 주변회로 형성에 필요한 별도의 모듈 공정이 필요치 않을 뿐만 아니라, 화소영역을 형성할 때 함께 주변회로 구동 부품들까지 형성할 수 있으므로 주변회로용 구동 부품 비용의 절감을 기대할 수 있다.
뿐만 아니라, poly-Si TFT는 높은 이동도 때문에 a-Si TFT 보다 작게 만들 수 있고, 그리고, 집적 공정을 통해 주변회로의 구동 소자와 화소영역의 스위칭 소자를 동시에 형성할 수 있기 때문에, 선폭 미세화가 보다 용이해져 a-Si TFT-LCD에서 실현이 힘든 고해상도를 얻는데 매우 유리하다.
게다가, poly-Si TFT는 높은 전류 특성을 갖기 때문에 차세대 평판표시장치인 유기발광표시장치의 구동 소자로서 적합하며, 이에 따라, 최근 유리기판 상에서 poly-Si막을 형성시켜 TFT를 제조하는 poly-Si TFT의 연구가 활발하게 진행되고 있다.
상기 poly-Si막을 유리기판 상에 형성시키기 위한 방법으로서는 a-Si막의 증착후 열처리를 행하여 상기 a-Si막을 결정화시키는 방법을 들 수 있다. 그런데, 이 경우에는 600℃ 이상의 고온에서 유리기판의 변형이 일어나게 되고, 그래서, 신뢰성 및 수율 감소를 초래하게 된다.
이에, 유리기판에 열적 손상(thermal damage)을 주지않고 a-Si막만을 결정화시킬 수 있는 방법으로 엑시머 레이저 어닐링(Excimer Laser Annealing) 방법이 제안되었고, 다른 방법으로서 연속 측면 결정화(Sequential Lateral Solidification: 이하, SLS) 방법이 제안되었다.
여기서, 상기 SLS 방법은 펄스(pulse) 레이저와 마스크 패턴을 이용하여 a-Si을 poly-Si으로 결정화시키는 방법으로서, 이 방법의 경우 마스크의 형태와 진행방법에 따라 결정화 형태가 크게 달라진다.
이러한 SLS 방법은 먼저 형성된 poly-Si을 시드(seed)로 하여 다음의 poly-Si을 성장시키게 되며, 그 대표적 공정으로 디렉셔널(directional), 2-샷(2-shot), n-샷(n-shot) 공정 등이 있다.
그러나, 상기한 공정들은, 도 1에서 보여지는 바와 같이, 성장 방향으로는 결정립(grain)이 크게 성장하지만, 그에 수직한 방향으로는 수 많은 결정립 경계면 (grain boundary)이 존재하게 되는 바, 성장 방향으로의 전기적 특성은 우수하지만, 수직한 방향으로의 전기적 특성이 성장 방향 보다 나쁘게 된다.
즉, 디렉셔널, 2-샷 또는 n-샷 공정들을 이용한 SLS 방법으로 형성된 불균일한 poly-Si막 상에 TFT를 형성할 경우, TFT의 채널 방향이 결정립의 성장 방향과 일치하는 경우와 그에 수직한 경우에 따라 이동도의 차이가 유발됨으로써, 결국, TFT 성능의 불균일성을 유발하여 제품의 성능에 치명적인 악영향을 준다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 결정립 성장 방향에 기인하는 TFT 성능 불균일이 초래되는 것을 방지할 수 있는 poly-Si TFT의 poly-Si막 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 마스크 패턴을 이용한 레이 저 조사를 통해 유리기판 상에 증착된 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 poly-Si TFT의 poly-Si막 형성방법으로서, 상기 비정질 실리콘막의 결정화는 유리기판을 일정한 거리 단위로 평행이동 하면서 소정 형상의 마스크 패턴을 구비한 마스크를 이용해서 레이저를 조사하여 결정립을 원형으로 성장시키는 방식으로 수행하는 것을 특징으로 하는 poly-Si TFT의 poly-Si막 형성방법을 제공한다.
여기서, 상기 마스크 패턴은, 일정 길이를 갖는 3개의 지역으로 구분되며, 각 지역은 다시 6개의 삼각형으로 구성된 육각형의 유니트 셀들로 이루어지며, 각 유니트 셀에서의 마주보는 2개의 삼각형은 투과영역을 제공하고 나머지 4개의 삼각형은 비투과영역을 제공하며, 상기 투과영역의 위치는 각 지역에서 서로 상이하다.
상기 유리기판의 평행이동은 마스크 패턴에서의 각 지역간 거리만큼으로 한다. 상기 레이저 조사는 비정질 실리콘막을 완전 용융시키는 에너지로 수행하며, 또한, 펄스 지속 시간이 증가되도록 펄스 지속 증량기(pulse duration extender)를 이용하여 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 SLS 방법에 따라 a-Si을 결정화시켜 poly-Si을 형성하되, 상기 결정화시 마스크 패턴의 형상 변경을 통해 결정립이 원형으로 성장되도록 만든다.
이 경우, 결정립이 특정한 방향성을 가지지 않고 성장되므로, 결정립 성장 방향 및 이에 수직하는 방향에 따라 이동도의 차이가 발생됨은 따른 TFT 성능 불균일은 초래되지 않으며, 그래서, poly-Si TFT의 성능 및 액정표시장치의 제품 성능을 향상시킬 수 있다.
자세하게, 도 2 내지 도 4는 본 발명에 따른 SLS 방법을 이용한 poly-Si막 형성방법을 설명하기 위한 도면들로서, 이를 설명하면 다음과 같다. 여기서, 도 2는 본 발명에 따른 poly-Si막 형성방법에서의 마스크 패턴을 도시한 도면이고, 도 3은 본 발명에 따른 poly-Si막 형성방법을 설명하기 위한 도면이며, 도 4는 본 발명에 따라 형성된 poly-Si막의 미세 구조를 보여주는 도면이다.
먼저, 도 2에 도시된 바와 같이, 본 발명에 따른 poly-Si막 형성방법에서 사용되는 마스크(40)는 마스크 패턴이 일정 길이를 갖는 3개의 지역, 즉, 제1샷 지역과 제2샷 지역 및 제3샷 지역으로 구분된다. 이때, 각 샷 지역은 다수개의 육각형 유니트 셀로 이루어지며, 각 유니트 셀은 다시 6개의 삼각형 영역들로 구성된다.
상기 제1샷 지역은 마주보는 2개의 삼각형이 투과영역(A)을 제공하고, 나머지 4개의 삼각형은 비투과영역(B)을 제공한다. 따라서, 제1샷 지역의 마스크 패턴은 전체 영역의 1/3이 레이저를 투과시킨다. 상기 제2샷 지역은 제1샷 지역과 마찬가지로 마주보는 2개의 삼각형이 투과영역(A)이고, 나머지 4개의 삼각형은 비투과영역(B)이지만, 상기 투과영역(A)의 위치가 제1샷의 그것과는 다른 영역으로 구성된다. 마찬가지로 전체 영역의 1/3이 레이저를 투과시킨다. 상기 제3샷 지역은 마찬가지로 마주보는 2개의 삼각형이 투과영역(A)이고, 나머지 4개의 삼각형은 비투 과영역(B)이며, 제1샷 지역 및 제2샷 지역에서 투과영역(A)이 아니었던 나머지 1/3/ 영역이 투과영역(A)이 된다. 그리고, 각 샷 지역의 길이는 공정 진행시 마스크 패턴의 평행이동(translation) 거리가 된다.
이와 같은 본 발명의 마스크(40)를 이용한 poly-Si막 형성방법은 도 3에 도시된 바와 같다.
도 3을 참조하면, 유리기판(30) 상에 SiOx, SiOxNy 또는 SiNx 등의 실리콘 함유 절연막, Al, Cu, Ag, Ti 또는 W과 같은 금속막, 또는, 금속 질화막 및 금속 산화막으로 이루어진 버퍼막(32)을 형성한 후, 상기 버퍼막 (32) 상에 a-Si막(34)을 증착한다. 그런다음, 상기 a-Si막(34)의 상부에 도 2에 도시된 바와 같은 마스크 패턴을 갖는 마스크(40)를 배치시킨 상태에서, 상기 a-Si막(34)에 대해 a-Si을 완전 용융시킬 수 있는 에너지 이상의 펄스 레이저로 1차 레이저 조사(42)를 수행한다.
이때, 마스크 패턴의 제1샷의 투과된 두 개의 삼각형 영역으로만 레이저가 조사되고, 레이저가 조사된 영역의 a-Si막은 완전 용융된다. 그리고, 완전 용융된 a-Si막은 시간이 지남에 따라 온도가 낮아지면서 투과된 삼각형의 가장자리에서부터 poly-Si으로 응고(solidification) 및 측면 성장(lateral growth)이 일어난다. 아울러, 양쪽에서 성장하는 결정립(grain)이 용융된 삼각형 영역의 가운데에서 서로 충돌에 의해 돌출부(protrusion)을 형성하면서, poly-Si의 측면 성장은 멈추게 된다. 이러한 과정을 통하여 제1샷에 의해 영역의 1/3이 a-Si에서 poly-Si으로 결정화(crystallization)된다.
이어서, 유리기판(30)은 마스크 패턴에서의 평행이동 거리만큼을 이동시켜서 펄스 레이저로 2차 레이저 조사(44)를 수행한다. 이 경우, 제1샷에 의해 결정화되었던 영역에 재차 레이저가 조사되는 바, 마찬가지로, 두 개의 삼각형 영역에서 완전 용융된 a-Si은 poly-Si으로 결정화된다. 이때, 측면 성장은 제1샷에서 형성된 poly-Si을 시드로 하여 성장하기 때문에 결정립이 연속적인 원형으로 성장하게 된다. 제2샷에 의해 전체 영역의 1/3이 또 결정화되며, 전체적으로는 제1샷과 제2샷에 의해 전체 영역의 2/3가 결정화된다.
그 다음, 유리기판(30)을 재차 평행이동 거리만큼 이동시켜서 펄스 레이저로 3차 레이저 조사(46)를 수행한다. 이때, 제1샷과 제2샷에 의해 결정화되었던 영역에 이번에는 제3샷이 조사된다. 제3샷은 제1 및 제2샷과 투과되는 두 개의 삼각형 영역이 다르기 때문에 상기 제1 및 제2샷에서 a-Si으로 남아있던 영역에 레이저가 조사됨으로써, 상기 레이저가 조사된 영역의 a-Si은 완전 용융되며, 응고되면서 poly-Si으로 결정화된다. 이때, 측면 성장은 제1샷과 제2샷에서 형성된 poly-Si을 시드로 하여 성장하기 때문에 결정립이 연속적인 원형으로 성장하게 된다. 제3샷에 의해 레이저 조사가 이루어진 전체 영역이 결정화되고, 그래서, 레이저 조사가 이루어진 전체 영역이 poly-Si으로 결정화된다.
이후, 평행이동 거리만큼 유리기판을 이동시키면서 펄스 레이저로 n차 레이저 조사(48)를 수행하고, 이를 통해, a-Si막 전체를 결정화시켜 최종적으로 poy-Si막(36)을 형성한다.
여기서, 상기 poly-Si막(48)은, 도 4에 도시된 바와 같이, 결정립이 원형으 로 성장하여 특정한 방향성을 가지지 않으며, 따라서, 균일한 poly-Si막으로 성장된다.
한편, 전술한 본 발명의 실시예에 있어서, 유리기판 대신에 플라스틱 기판이 적용 가능하고, 그리고, 레이저 조사는 펄스 지속 시간이 증가되도록 펄스 지속 증량기(pulse duration extender)를 이용하여 수행할 수 있다. 또한, a-Si막을 다결정화시키는 것 이외에, a-Ge, a-SixGey, a-Ga, a-GaNx, 또는, a-GaxAsy 등도 다결정화시킬 수 있으며, 아울러, 상기한 다결정막 자체를 결정화시킬 수도 있다. 게다가, 레이저 조사시, 기판 이동방향은 전방향 및 후방향의 모두를 이용할 수 있다.
이상에서와 같이, 본 발명은 SLS 방법에 따라 a-Si을 결정화시켜 poly-Si을 형성하되, 상기 결정화시 마스크 패턴의 형상 변경을 통해 결정립이 원형으로 성장되도록 만듦으로써, 결정립이 특정한 방향성을 가지지 않고 성장되는 것을 통해 TFT에서의 결정립 성장 방향 및 이에 수직하는 방향에 따른 이동도의 차이가 발생되는 것을 방지할 수 있으며, 이에 따라, TFT 성능 불균일을 방지할 수 있고, 결국, poly-Si TFT의 성능 및 액정표시장치의 제품 성능을 향상시킬 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 마스크 패턴을 이용한 레이저 조사를 통해 유리기판 상에 증착된 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법으로서,상기 비정질 실리콘막의 결정화는 유리기판을 일정한 거리 단위로 평행이동 (translation)하면서 소정 형상의 마스크 패턴을 구비한 마스크를 이용해서 레이저를 조사하여 결정립(grain)을 원형으로 성장시키는 방식으로 수행하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법.
- 제 1 항에 있어서, 상기 마스크 패턴은일정 길이를 갖는 3개의 지역으로 구분되며, 각 지역은 다시 6개의 삼각형으로 구성된 육각형의 유니트 셀들로 이루어지며, 각 유니트 셀에서의 마주보는 2개의 삼각형은 투과영역을 제공하고 나머지 4개의 삼각형은 비투과영역을 제공하며, 상기 투과영역의 위치는 각 지역에서 서로 상이한 것을 특징으로 하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법.
- 제 1 항에 있어서, 상기 유리기판의 평행이동은 마스크 패턴에서의 각 지역간 거리만큼으로 하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법.
- 제 1 항에 있어서, 상기 레이저 조사는 비정질 실리콘막을 완전 용융시키는 에너지로 수행하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법.
- 제 1 항에 있어서, 상기 레이저 조사는 펄스 지속 시간이 증가되도록 펄스 지속 증량기(pulse duration extender)를 이용하여 수행하는 것을 특징으로 하는 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098756A KR100663298B1 (ko) | 2003-12-29 | 2003-12-29 | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 |
| US10/934,826 US7205033B2 (en) | 2003-12-29 | 2004-09-03 | Method for forming polycrystalline silicon film of polycrystalline silicon TFT |
| TW093126771A TWI294139B (en) | 2003-12-29 | 2004-09-03 | Method for forming polycrystalline silicon film of polycrystalline silicon tft |
| JP2004262949A JP4365757B2 (ja) | 2003-12-29 | 2004-09-09 | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 |
| CNB2004100857868A CN1333439C (zh) | 2003-12-29 | 2004-10-22 | 多晶硅薄膜晶体管的多晶硅膜的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098756A KR100663298B1 (ko) | 2003-12-29 | 2003-12-29 | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050067742A KR20050067742A (ko) | 2005-07-05 |
| KR100663298B1 true KR100663298B1 (ko) | 2007-01-02 |
Family
ID=34698654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098756A KR100663298B1 (ko) | 2003-12-29 | 2003-12-29 | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7205033B2 (ko) |
| JP (1) | JP4365757B2 (ko) |
| KR (1) | KR100663298B1 (ko) |
| CN (1) | CN1333439C (ko) |
| TW (1) | TWI294139B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR100631013B1 (ko) | 2003-12-29 | 2006-10-04 | 엘지.필립스 엘시디 주식회사 | 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법 |
| CN105185694A (zh) * | 2015-08-20 | 2015-12-23 | 京东方科技集团股份有限公司 | 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管 |
| CN106087040B (zh) * | 2016-07-14 | 2018-07-27 | 京东方科技集团股份有限公司 | 半导体多晶化***和对单晶半导体基板进行多晶化的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001170A (ko) * | 1998-06-09 | 2000-01-15 | 구본준, 론 위라하디락사 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| KR20020091896A (ko) * | 2001-06-01 | 2002-12-11 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| US6573163B2 (en) | 2001-01-29 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
| KR20030090338A (ko) * | 2002-05-23 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
| KR100424593B1 (ko) * | 2001-06-07 | 2004-03-27 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| US20040084679A1 (en) * | 2002-10-30 | 2004-05-06 | Sharp Kabushiki Kaisha | Semiconductor devices and methods of manufacture thereof |
-
2003
- 2003-12-29 KR KR1020030098756A patent/KR100663298B1/ko active IP Right Grant
-
2004
- 2004-09-03 TW TW093126771A patent/TWI294139B/zh active
- 2004-09-03 US US10/934,826 patent/US7205033B2/en active Active
- 2004-09-09 JP JP2004262949A patent/JP4365757B2/ja active Active
- 2004-10-22 CN CNB2004100857868A patent/CN1333439C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000001170A (ko) * | 1998-06-09 | 2000-01-15 | 구본준, 론 위라하디락사 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| US6573163B2 (en) | 2001-01-29 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
| KR20020091896A (ko) * | 2001-06-01 | 2002-12-11 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
| KR20030090338A (ko) * | 2002-05-23 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005197657A (ja) | 2005-07-21 |
| US20050142299A1 (en) | 2005-06-30 |
| KR20050067742A (ko) | 2005-07-05 |
| JP4365757B2 (ja) | 2009-11-18 |
| US7205033B2 (en) | 2007-04-17 |
| TW200522156A (en) | 2005-07-01 |
| CN1638044A (zh) | 2005-07-13 |
| CN1333439C (zh) | 2007-08-22 |
| TWI294139B (en) | 2008-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7135388B2 (en) | Method for fabricating single crystal silicon film | |
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| KR100971951B1 (ko) | 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법 | |
| GB2338343A (en) | Method for fabricating thin film transistor | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| JP2003031496A (ja) | 半導体基板の製造方法及び半導体装置 | |
| KR100737535B1 (ko) | 다결정실리콘막 형성방법 | |
| KR100796590B1 (ko) | 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법 | |
| KR100742380B1 (ko) | 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법 | |
| KR101289055B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
| KR100663298B1 (ko) | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 | |
| KR100713895B1 (ko) | 다결정막의 형성방법 | |
| CN100573886C (zh) | 显示装置 | |
| KR100781440B1 (ko) | 다결정실리콘막 형성방법 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| KR100803867B1 (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| KR100675936B1 (ko) | 단결정실리콘막 형성방법 | |
| JPH10107291A (ja) | 半導体装置およびその製造方法 | |
| KR100678737B1 (ko) | 다결정실리콘 박막트랜지스터 어레이 기판 제조방법 | |
| US7678621B2 (en) | Crystallization pattern and method for crystallizing amorphous silicon using the same | |
| JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 | |
| KR101095368B1 (ko) | 다결정 박막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |