KR100524985B1 - 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 - Google Patents

효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 Download PDF

Info

Publication number
KR100524985B1
KR100524985B1 KR10-2003-0059094A KR20030059094A KR100524985B1 KR 100524985 B1 KR100524985 B1 KR 100524985B1 KR 20030059094 A KR20030059094 A KR 20030059094A KR 100524985 B1 KR100524985 B1 KR 100524985B1
Authority
KR
South Korea
Prior art keywords
node
control signal
response
logic state
short
Prior art date
Application number
KR10-2003-0059094A
Other languages
English (en)
Other versions
KR20050022069A (ko
Inventor
김형래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0059094A priority Critical patent/KR100524985B1/ko
Priority to TW093124763A priority patent/TWI266471B/zh
Priority to US10/925,116 priority patent/US6906577B2/en
Priority to JP2004245869A priority patent/JP4204528B2/ja
Publication of KR20050022069A publication Critical patent/KR20050022069A/ko
Priority to US11/118,141 priority patent/US7099166B2/en
Application granted granted Critical
Publication of KR100524985B1 publication Critical patent/KR100524985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라 자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그 파워 부스팅 제어 방법이 개시된다. 상기 부스팅 파워 장치는, 외부 실장 커패시터 수가 적고, 효율이 높으며, 2위상 구동에 의한 충전 및 펌핑으로 승압 또는 강압된 부스팅 전압들을 발생시키는 부스팅 회로를 구비하여, 부하량에 따라 논리 상태가 변하는 인에이블 신호들로부터 발생시킨 위상 제어신호(Q)에 의하여 승압 및 강압의 동시 출력, 승압만 출력, 강압만 출력, 또는 승압 및 강압 출력의 모두 오프되도록 제어할 수 있다. 따라서, 승압 또는 강압된 전압이 요구되는 모바일 제품에 상기 부스팅 파워 장치가 적용되는 경우에, 모듈 부피의 감소로 인하여 경박 단소 실현에 기여하고, 소모 전력을 극소화시킬 수 있으므로 배터리 수명을 연장시킬 수 있는 효과가 있다.

Description

효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라 자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그 파워 부스팅 제어 방법{Effective boosting circuit, boosting power unit having it and providing for automatically load-dependent boosting, and power boosting control method thereof}
본 발명은 파워 장치에 관한 것으로, 특히 부스팅 파워 장치 및 그 방법에 관한 것이다.
TFT(thin film transistor) LCD(liquid crystal display), 특히 모바일(mobile) 용 VGA급 이하 TFT LCD를 구동하기 위하여, 액정 패널 상의 TFT 온 전압으로 20V 정도, 오프 전압으로 -20 정도가 사용된다. TFT 온/오프 전압은 LCD 패널에 사용되는 TFT의 종류(예를 들어 a-Si, LTPS, CGS TFT)와 패널 사이즈 등에 따라 약간의 편차는 있다. 따라서, 휴대용 장치의 배터리 전원으로부터 인가되는 전압이 대략 3V 정도이므로, 모발 TFT LCD 등을 구동하기 위하여 3V 전압을 20V 또는 -20V 정도까지 스텝업(step-up) 또는 스텝다운(step-down) 시키는 부스팅 회로가 필요하다.
도 1은 종래의 부스팅 회로의 일례이다. 이 회로는 NEC 사에 의하여 미국 특허, "US5461557"로 등록 받았다. 도 1을 참조하면, 종래의 부스팅 회로는 10개의 스위치들(SW1~SW10)과 4개의 커패시터들(Ca~Cd)을 이용하여, 전원 전압(VDD)을 승압한 3배의 부스팅 전압(3배 VDD), 및 전원 전압(VDD)을 강압한 -2배의 부스팅 전압(-2배 VDD)을 발생시킨다. 예를 들어, 도 1에서, 제1 클럭 신호(P1)에 의하여 단락되는 스위치들(SW1~SW4)에 의하여 제1 커패시터(Ca) 및 제2 커패시터(Cb)에는 VDD 전압이 충전된다. 다음 순간, 제2 클럭 신호(P2)에 의하여 단락되는 스위치들(SW5~SW7)에 의하여 3배의 VDD 전압이 제3 커패시터(Cc)를 통하여 출력된다. 마찬가지로, 제1 커패시터(Ca) 및 제2 커패시터(Cb)에 VDD 전압이 충전된 다음, 제2 클럭 신호(P3)에 의하여 단락되는 스위치들(SW8~SW10)에 의하여 -2배의 VDD 전압이 제4 커패시터(Cd)를 통하여 출력된다. 이와 같은 부스팅 회로에 의하여 발생되는 승압된 전압 또는 강압된 전압은, TFT LCD 등에서 액정 패널 상의 TFT의 온 또는 오프를 구동하는 게이트 드라이버 전원으로 사용된다. 이외에도, 승압된 전압 또는 강압된 전압이 사용되는 범위는, 저전압으로부터 고전압을 필요로하는 회로, 또는 고전압으로부터 저전압을 필요로하는 회로 등에 다양하게 이용될 수 있다. 그러나, 도 1과 같은 종래의 부스팅 회로는, 2위상 구동에 의하여 3배의 VDD 전압 또는 -2배의 VDD 전압을 출력하지만, 커패시터에 충전되는 전압이 VDD로서 일정하므로, 승압 효율이 낮다. 또한, 하나의 회로에 의하여 여러 가지 부스팅 전압들, 즉, 4배 부스팅 전압, 6배 부스팅 전압 등을 다양하게 생성하지 못하는 문제점이 있다.
이외에도, 부스팅 회로를 구비하는 일반적인 종래의 파워 장치들은 부하 전력량에 무관하게 항상 부스팅 전압들을 출력하므로 전력 소모가 크다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적인 과제는, 외부 실장 커패시터 수가 적고, 효율이 높으며, 2위상 구동에 의한 충전 및 펌핑으로 승압 또는 강압된 부스팅 전압들을 발생시키는 부스팅 회로, 그 부스팅 전압들의 발생은 부하량에 따라 논리 상태가 변하는 인에이블 신호들로부터 발생시킨 위상 제어신호(Q)에 의하여 승압 및 강압의 동시 출력, 승압만 출력, 강압만 출력, 또는 승압 및 강압 출력의 모두 오프가 제어되고, 이에 따라 소모 전력을 극소화시킬 수 있고 스마트하게 동작하는 파워 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는, 부하량에 따라 논리 상태가 변하는 인에이블 신호들로부터 발생시킨 위상 제어신호(Q)에 의하여 승압 및 강압의 동시 출력, 승압만 출력, 강압만 출력, 또는 승압 및 강압 출력의 모두 오프를 제어하는 파워 부스팅 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 부스팅 회로는, 제1 커패시터, 제2 커패시터, 제3 커패시터, 제4 커패시터, 제1 스위치, 제2 스위치, 제3 스위치, 제4 스위치, 제5 스위치, 제6 스위치, 제7 스위치, 제8 스위치, 제9 스위치, 제10 스위치, 제11 스위치, 제12 스위치, 제13 스위치, 및 제14 스위치를 구비한다.
상기 제1 커패시터는 제1 노드와 제2 노드 사이에 연결된다. 상기 제2 커패시터는 제3 노드와 제4 노드 사이에 연결된다. 상기 제3 커패시터는 제1 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된다. 상기 제4 커패시터는 제2 부스팅된 전압 출력 노드와 상기 제3 전원 사이에 연결된다. 상기 제1 스위치는 제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제2 스위치는 제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제3 스위치는 제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제4 스위치는 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제5 스위치는 제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제6 스위치는 제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제7 스위치는 제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제8 스위치는 제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제9 스위치는 제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제10 스위치는 제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제11 스위치는 제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제12 스위치는 제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제13 스위치는 제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제14 스위치는 제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 다른 부스팅 회로는, 제1 커패시터, 제2 커패시터, 제3 커패시터, 제1 스위치, 제2 스위치, 제3 스위치, 제4 스위치, 제5 스위치, 제6 스위치, 제7 스위치, 제8 스위치, 및 제9 스위치를 구비한다.
상기 제1 커패시터는 제1 노드와 제2 노드 사이에 연결된다. 상기 제2 커패시터는 제3 노드와 제4 노드 사이에 연결된다. 상기 제3 커패시터는 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된다. 상기 제1 스위치는 제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제2 스위치는 제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제3 스위치는 제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제4 스위치는 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제5 스위치는 제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제6 스위치는 제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제7 스위치는 제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제8 스위치는 제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제9 스위치는 제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 부스팅 회로는, 제1 커패시터, 제2 커패시터, 제3 커패시터, 제1 스위치, 제2 스위치, 제3 스위치, 제4 스위치, 제5 스위치, 제6 스위치, 제7 스위치, 제8 스위치, 제9 스위치, 및 제10 스위치를 구비한다.
상기 제1 커패시터는 제1 노드와 제2 노드 사이에 연결된다. 상기 제2 커패시터는 제3 노드와 제4 노드 사이에 연결된다. 상기 제3 커패시터는 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된다. 상기 제1 스위치는 제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제2 스위치는 제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제3 스위치는 제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제4 스위치는 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제5 스위치는 제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제6 스위치는 제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제7 스위치는 제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제8 스위치는 제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제9 스위치는 제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다. 상기 제10 스위치는 제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 스위치들은, MOSFET로 구성되는 것을 특징으로 한다. 상기 부스팅된 전압 출력 노드들 각각은, 상기 제어신호들의 2 위상 제어를 받아 3가지 부스팅된 전압을 출력하는 것을 특징으로 한다. 상기 제1 부스팅된 전압 출력 노드 및 상기 제2 부스팅된 전압 출력 노드 각각은, 상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 부스팅 파워 장치는, 위상 제어신호 발생기, 스위치 제어신호 생성부, 및 부스팅 회로를 구비한다.
상기 위상 제어신호 발생기는 제1 인에이블 신호 및 제2 인에이블 신호의 4가지 논리 조합들 각각에 응답하여 2 위상 펄스 또는 논리 상태값 중, 어느 하나의 형태를 가지는 위상 제어신호를 출력한다. 상기 스위치 제어신호 생성부는 상기 위상 제어신호의 제1 논리 상태에서 모드 신호에 대응하는 2 위상의 강압 스위치 제어신호들을 생성하여 출력하고, 상기 위상 제어신호의 제2 논리 상태에서 상기 모드 신호에 대응하는 2 위상의 승압 스위치 제어신호들을 생성하여 출력한다. 상기 부스팅 회로는 상기 강압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압을 출력하고, 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 양전압을 출력한다.
상기 제1 인에이블 신호 및 상기 제2 인에이블 신호는, 각각 상기 부스팅된 양전압 및 상기 부스팅된 음전압에 연결되는 부하에서 소모하는 전력량에 응답하여, 그 전력량에 대한 소정 임계치 상하에 대하여 서로 다른 논리 상태를 가지는 디지털 신호인 것을 특징으로 한다. 또한, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호가, 모두 제1 논리 상태이면, 상기 강압 스위치 제어신호들 중 일부 신호들 및 상기 승압 스위치 제어신호들 중 일부 신호들이 활성화 상태로 되지 않는 것을 특징으로 한다.
상기 부스팅 회로는, 상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들의 2 위상 제어를 받고 서로 공유되는 커패시터들을 구비하며, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 한다. 또는, 상기 부스팅 회로는, 상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들 각각의 2 위상 제어를 받는 별도의 커패시터들을 구비하며, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 전압 부스팅 방법은, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 제1 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터, 및 제2 부스팅된 전압 출력 노드와 상기 제3 전원 사이에 연결된 제4 커패시터를 공유하여 상기 제1 부스팅된 전압 출력 노드로 부스팅된 양전압을 출력하고, 상기 제2 부스팅된 전압 출력 노드로 부스팅된 음전압을 출력하는 전압 부스팅 방법에 있어서, 다음과 같은 단계들을 구비한다.
즉, 본 발명에 따른 전압 부스팅 방법은, 제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계; 제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계; 제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계; 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계; 제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계; 제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계; 제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계; 제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계; 제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계; 제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제11 스위칭 단계; 제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제12 스위칭 단계; 제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제13 스위칭 단계; 및 제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제14 스위칭 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 다른 전압 부스팅 방법은, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 구비하여 부스팅된 전압을 출력하는 전압 부스팅 방법에 있어서, 다음과 같은 단계들을 구비한다.
즉, 본 발명에 따른 다른 전압 부스팅 방법은, 제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계; 제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계; 제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계; 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계; 제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계; 제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계; 제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계; 제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 및 제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 전압 부스팅 방법은, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 구비하여 부스팅된 전압을 출력하는 전압 부스팅 방법에 있어서, 다음과 같은 단계들을 구비한다.
즉, 본 발명에 따른 또 다른 전압 부스팅 방법은, 제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계; 제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계; 제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계; 제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계; 제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계; 제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계; 제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계; 및 제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계를 구비하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 파워 부스팅 제어 방법은, 제1 인에이블 신호 및 제2 인에이블 신호의 4가지 논리 조합들 각각에 응답하여 2 위상 펄스 또는 논리 상태값 중, 어느 하나의 형태를 가지는 위상 제어신호를 출력하는 위상 제어신호 발생 단계; 상기 위상 제어신호의 제1 논리 상태에서 모드 신호에 대응하는 2 위상의 강압 스위치 제어신호들을 생성하여 출력하고, 상기 위상 제어신호의 제2 논리 상태에서 상기 모드 신호에 대응하는 2 위상의 승압 스위치 제어신호들을 생성하여 출력하는 스위치 제어신호 생성 단계; 및 상기 강압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압을 출력하고, 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 양전압을 출력하는 부스팅 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 부스팅 파워 장치의 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 부스팅 파워 장치는, 위상 제어신호 발생기(100), 스위치 제어신호 생성부(200), 및 부스팅 회로(boosting circuit)(300)를 구비한다.
상기 위상 제어신호 발생기(100)는 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 4가지 논리 조합들 각각에 응답하여 2 위상 펄스 또는 논리 상태값 중, 어느 하나의 형태를 가지는 위상 제어신호(Q)를 출력한다. 위상 제어신호(Q)의 생성에는 제2 클럭 신호(CLK/2)가 이용된다. 제2 클럭 신호(CLK/2)는 도 6 내지 도 13에서 제1 클럭 신호(CLK)의 주파수를 2분주한 클럭 신호이다.
상기 스위치 제어신호 생성부(200)는 상기 위상 제어신호(Q)의 제1 논리 상태(예를 들어, 논리 로우 상태)에서 모드 신호(MODE)에 대응하는 2 위상의 강압 스위치 제어신호들을 생성하여 출력하고, 상기 위상 제어신호(Q)의 제2 논리 상태(예를 들어, 논리 하이 상태)에서 상기 모드 신호(MODE)에 대응하는 2 위상의 승압 스위치 제어신호들을 생성하여 출력한다.
상기 부스팅 회로(300)는 상기 강압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압(boosted negative voltage)(VGL)을 출력하고, 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 양전압(boosted positive voltage)(VGH)을 출력한다.
상기 제1 인에이블 신호(EN1) 및 상기 제2 인에이블 신호(EN2)는, 각각 상기 부스팅된 양전압 및 상기 부스팅된 음전압에 연결되는 부하에서 소모하는 전력량에 응답하여, 그 전력량에 대한 소정 임계치 상하에 대하여 서로 다른 논리 상태를 가지는 디지털 신호이다. 부하에서 소모하는 전력량이 크면 상기 부스팅된 양전압 또는 상기 부스팅된 음전압이 영향을 받아 그 신호의 크기가 작아지므로, 이를 체크하여 상기 소정 임계치와 비교함으로써, 소모되는 전력량이 상기 소정 임계치 상하에서 서로 다른 논리 상태를 가지는 디지털 신호를 발생시키는 것은 당업자에 의하여 용이하게 구현될 수 있다. 또한, 상기 제1 인에이블 신호(EN1) 및 상기 제2 인에이블 신호(EN2)가, 모두 제1 논리 상태이면, 상기 강압 스위치 제어신호들 중 일부 신호들 및 상기 승압 스위치 제어신호들 중 일부 신호들이 활성화 상태로 되지 않는다. 이것은, 부하에서 소모하는 전력량이 작은 경우에, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압을 출력시키기 위한 충전과 펌핑 동작을 방지하여 스위칭에 의한 소모 전력을 줄이기 위함이다.
이와 같은 제1 인에이블 신호(EN1), 제2 인에이블 신호(EN2), 및 위상 제어신호(Q) 등의 디지털 신호들에 대하여는, 도 6 내지 도 13의 타이밍도에 잘 도시되어 있다. 도 6 내지 도 13의 타이밍도에 대해서는 아래에서 더욱 자세히 기술될 것이다.
상기 위상 제어신호(Q)의 제1 논리 상태 또는 제2 논리 상태에서, 2 위상의 강압 스위치 제어신호들 또는 2 위상의 승압 스위치 제어신호들을 생성하기 위하여, 상기 스위치 제어신호 생성부(200)는 소정 주기에서 2위상을 가지는 제1 클럭 신호, 상기 제1 클럭 신호의 주파수를 2분주한 제2 클럭 신호, 및 상기 제1 클럭 신호를 소정 시간 지연시킨 제3 클럭 신호를 이용한다. 제1 클럭 신호, 제2 클럭 신호, 및 제3 클럭 신호 각각은 도 6 내지 도 13에서 CLK, CLK/2, CLK_d에 해당한다.
모드 신호(MODE)에 의하여 부스팅된 음전압(VGL) 및 부스팅된 양전압(VGH) 각각의 크기가 결정된다. 부스팅된 양전압(VGH)의 종류는 도 14a에서 3가지, 즉, 4배 VCI, 5배 VCI, 및 6배 VCI이고, 부스팅된 음전압(VGL)의 종류는 도 14b에서 3가지, 즉, (-3)배 VCI, (-4)배 VCI, 및 (-5)배 VCI이다. 도 3의 회로는 위와 같은 3가지 부스팅된 양전압(VGH), 및 3가지 부스팅된 음전압(VGL) 모두를 출력할 수 있다. 도 3, 도 14a, 및 도 14b에 대해서는 아래에서 더욱 자세히 기술될 것이다. 이와 같이, 부스팅된 양전압(VGH) 또는 부스팅된 음전압(VGL)의 크기는 모드 신호(MODE)에 의하여 결정되고, 모드 신호(MODE)는 유저(user)가 시스템의 목적에 맞도록 세팅할 때 발생되는 신호이다.
상기 부스팅 회로(300)는, 도 3에 도시된 바와 같이, 상기 강압 스위치 제어신호들(음부스팅 시 a~n) 및 상기 승압 스위치 제어신호들(양부스팅 시 a~n)의 2 위상 제어를 받고 서로 공유되는 커패시터들(C1~C3)을 구비하며, 상기 위상 제어신호(Q)가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들(양부스팅 시 a~n)에 의한 상기 부스팅된 양전압(VGH), 및 상기 강압 스위치 제어신호들(음부스팅 시 a~n)에 의한 상기 부스팅된 음전압(VGL)을 교대로 출력하고, 상기 위상 제어신호(Q)가 논리 상태값 형태일 때, 상기 부스팅된 양전압(VGH) 또는 상기 부스팅된 음전압(VGL) 중 어느 하나를 출력한다. 이와 같은 경우에는 하나의 회로로써 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)을 출력하므로, 외장될 커패시터들(C1~C3)의 수를 줄이는데 기여한다.
또는, 상기 부스팅 회로(300)는, 도 14a, 및 도 14b에 도시된 바와 같이, 상기 승압 스위치 제어신호들(a2~i2) 및 상기 강압 스위치 제어신호들(a3~j3) 각각의 2 위상 제어를 받는 별도의 커패시터들을 구비하며, 상기 위상 제어신호(Q)가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압(VGH), 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압(VGL)을 교대로 출력하고, 상기 위상 제어신호(Q)가 논리 상태값 형태일 때, 상기 부스팅된 양전압(VGH) 또는 상기 부스팅된 음전압(VGL) 중 어느 하나를 출력한다. 이와 같은 경우에는 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL) 각각을 출력하기 위한 별도의 커패시터들(C1~C3)과 별도의 스위치 제어신호들(a2~i2, 및 a3~j3)을 구비하여야 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 부스팅 회로(300)는, 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3), 제4 커패시터(C4), 제1 스위치(21), 제2 스위치(22), 제3 스위치(23), 제4 스위치(24), 제5 스위치(25), 제6 스위치(26), 제7 스위치(27), 제8 스위치(28), 제9 스위치(29), 제10 스위치(30), 제11 스위치(31), 제12 스위치(32), 제13 스위치(33), 및 제14 스위치(34)를 구비한다. 상기 스위치들(21~34)은, MOSFET(metal-oxide-semiconductor field effect transistor)를 이용한 CMOS(complimentary metal-oxide-semiconductor) 구조의 패스 게이트(pass-gate) 형태 또는 단일 트랜지스터 형태로 구성된다.
상기 제1 커패시터(C1)는 제1 노드(35)와 제2 노드(36) 사이에 연결된다.
상기 제2 커패시터(C2)는 제3 노드(37)와 제4 노드(38) 사이에 연결된다.
상기 제3 커패시터(C3)는 제1 부스팅된 전압 출력 노드(39)와 제3 전원(GND) 사이에 연결된다.
상기 제4 커패시터(C4)는 제2 부스팅된 전압 출력 노드(40)와 상기 제3 전원 사이에 연결된다.
상기 제1 스위치(21)는 제1 제어신호(a)의 논리 상태에 응답하여, 제4 전원(-VCI)과 상기 제1 노드(35) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제2 스위치(22)는 제2 제어신호(b)의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드(37) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제3 스위치(23)는 제3 제어신호(c)의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드(37) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제4 스위치(24)는 제4 제어신호(d)의 논리 상태에 응답하여, 상기 제1 노드(35)와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제5 스위치(25)는 제5 제어신호(e)의 논리 상태에 응답하여, 상기 제1 노드(35)와 제1 전원(2VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제6 스위치(26)는 제6 제어신호(f)의 논리 상태에 응답하여, 상기 제1 노드(35)와 상기 제3 노드(37) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제7 스위치(27)는 제7 제어신호(g)의 논리 상태에 응답하여, 상기 제3 노드(37)와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제8 스위치(28)는 제8 제어신호(h)의 논리 상태에 응답하여, 상기 제2 노드(36)와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제9 스위치(29)는 제9 제어신호(i)의 논리 상태에 응답하여, 상기 제2 노드(36)와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제10 스위치(30)는 제10 제어신호(j)의 논리 상태에 응답하여, 상기 제4 노드(38)와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제11 스위치(31)는 제11 제어신호(k)의 논리 상태에 응답하여, 상기 제4 노드(38)와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제12 스위치(32)는 제12 제어신호(l)의 논리 상태에 응답하여, 상기 제4 노드(38)와 제2 전원(VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제13 스위치(33)는 제13 제어신호(m)의 논리 상태에 응답하여, 상기 제4 노드(38)와 제2 부스팅된 전압 출력 노드(40) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제14 스위치(34)는 제14 제어신호(n)의 논리 상태에 응답하여, 상기 제2 노드(36)와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제1 제어신호(a) 내지 상기 제14 제어신호(n)는 상기 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 상기 승압 스위치 제어신호들(양부스팅 시 a~n) 중 어느 하나의 그룹에 속하는 신호들이다. 즉, 도 3의 회로가 제1 부스팅된 전압 출력 노드(39)를 통하여 부스팅된 양전압(VGH)을 출력하는 경우에는 상기 제1 제어신호(a) 내지 상기 제14 제어신호(n)는 상기 승압 스위치 제어신호들(양부스팅 시 a~n)의 그룹에 속하는 신호들이다. 또한, 도 3의 회로가 제2 부스팅된 전압 출력 노드(39)를 통하여 부스팅된 음전압(VGL)을 출력하는 경우에는 상기 제1 제어신호(a) 내지 상기 제14 제어신호(n)는 상기 강압 스위치 제어신호들(음부스팅 시 a~n)의 그룹에 속하는 신호들이다.
상기 부스팅된 양전압(VGH) 출력 노드(39), 즉 제1 부스팅된 전압 출력 노드(39) 및 상기 부스팅된 음전압(VGL) 출력 노드(40), 즉 제2 부스팅된 전압 출력 노드(40) 각각은, 상기 모드 신호(MODE)에 의하여 다르게 생성되는 상기 제어신호들(a~n)에 응답하여 3가지 부스팅된 양전압(VGH) 및 3가지 부스팅된 음전압(VGL)을 출력한다. 부스팅된 양전압(VGH)의 종류는 3가지, 즉, 4배 VCI, 5배 VCI, 및 6배 VCI이고, 부스팅된 음전압(VGL)의 종류는 3가지, 즉, (-3)배 VCI, (-4)배 VCI, 및 (-5)배 VCI이다.
도 4는 도 3의 회로가 6배 부스팅 전압(6배 VCI)을 출력할 때의 스위칭 관계도이다. 도 6은 도 3의 회로가 6배 부스팅 전압(6배 VCI)및 -5배 부스팅 전압((-5)배 VCI)을 출력할 때의 타이밍도이다.
도 4 및 도 6을 참조하면, 위상 제어신호(Q)가 제2 논리 상태일 때, 처음 위상(왼쪽 회로도)에서 승압 스위치 제어신호들(양부스팅 시 a~n) 중 제5 제어신호(e), 제7 제어신호(g), 제9 제어신호(i), 및 제10 제어신호(j)가 제2 논리 상태로 되면, 이에 대응하는 제5 스위치(25), 제7 스위치(27), 제9 스위치(29), 및 제10 스위치(30)가 액티브되어 양 단자 사이들을 단락시킴에 따라, 제1 커패시터(C1)는 제1 노드(35)에 2VCI로 충전되고, 제1 부스팅된 전압 출력 노드(39)를 통하여 6배 부스팅된 양전압(VGH)이 출력된다. 이것은 이전 위상에서 제2 커패시터(C2)가 제3 노드(37)에 2VCI로 충전되었다고 가정한 결과이다. 즉, 제1 부스팅된 전압 출력 노드(39)를 통하여 6배 부스팅된 양전압(VGH)을 출력하기 위하여, 이전 위상(오른쪽 회로도)에서는 승압 스위치 제어신호들(양부스팅 시 a~n) 중 제6 제어신호(f), 제8 제어신호(h), 및 제11 제어신호(k)가 제2 논리 상태로 되면, 이에 대응하는 제6 스위치(26), 제8 스위치(28), 및 제11 스위치(31)가 액티브되어 양 단자 사이를 단락시킴에 따라, 제2 커패시터(C2)가 제 3노드에 2VCI로 충전된다.
도 5는 도 3의 회로가 -5배 부스팅 전압((-5)배 VCI)을 출력할 때의 스위칭 관계도이다.
도 5 및 도 6을 참조하면, 위상 제어신호(Q)가 제1 논리 상태일 때, 처음 위상(왼쪽 회로도)에서 강압 스위치 제어신호들(음부스팅 시 a~n) 중 제2 제어신호(b), 제5 제어신호(e), 제9 제어신호(i), 및 제13 제어신호(m)가 제2 논리 상태로 되면, 이에 대응하는 제2 스위치(22), 제5 스위치(25), 제9 스위치(29), 및 제13 스위치(33)가 액티브되어 양 단자 사이들을 단락시킴에 따라, 제1 커패시터(C1)는 제1 노드(35)에 2VCI로 충전되고, 제2 부스팅된 전압 출력 노드(40)를 통하여 (-5)배 부스팅된 음전압(VGL)이 출력된다. 이것은 이전 위상에서 제2 커패시터(C2)가 제3 노드(37)에 4VCI로 충전되었다고 가정한 결과이다. 즉, 제2 부스팅된 전압 출력 노드(40)를 통하여 (-5)배 부스팅된 음전압(VGL)을 출력하기 위하여, 이전 위상(오른쪽 회로도)에서는 강압 스위치 제어신호들(음부스팅 시 a~n) 중 제6 제어신호(f), 제8 제어신호(h), 및 제11 제어신호(k)가 제2 논리 상태로 되면, 이에 대응하는 제6 스위치(26), 제8 스위치(28), 및 제11 스위치(31)가 액티브되어 양 단자 사이를 단락시킴에 따라, 제2 커패시터(C2)가 제3 노드(37)에 4VCI로 충전된다.
유저의 모드 세팅에 의하여, 도 6에 도시된 바와 같이, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)이 발생되는 경우에 도 3의 회로는 6배 부스팅 전압(6배 VCI) 및 -5배 부스팅 전압((-5)배 VCI)을 출력한다. 이때, 위에서 기술한 바와 같이, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍 형태는, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 4가지 논리 조합들 각각에 따라 다르게 생성되는 상기 위상 제어신호(Q)에 의하여 결정된다. 즉, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제2 논리 상태이고, 이에 따라 상기 위상 제어신호(Q)가 2 위상 펄스 형태로 발생되는 경우에는, 도 3의 회로는 상기 승압 스위치 제어신호들(양부스팅 시 a~n)에 의한 6배 부스팅된 양전압(VGH), 및 상기 강압 스위치 제어신호들(음부스팅 시 a~n)에 의한 상기 (-5)배 부스팅된 음전압(VGL)을 교대로 출력한다. 또한, 상기 위상 제어신호(Q)가 제1 논리 상태값을 가질 경우에는, 도 3의 회로는 상기 6배 부스팅된 양전압(VGH)만 출력한다. 마찬가지로, 상기 위상 제어신호(Q)가 제2 논리 상태값을 가질 경우에는, 도 3의 회로는 상기 (-5)배 부스팅된 음전압(VGL)만 출력한다. 그리고, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제1 논리 상태인 경우에는, 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)에 연결된 부하가 작은 경우로서, 이때에는 상기 위상 제어신호(Q)가 2 위상 펄스 형태로 발생되거나 기타 다른 형태로 될 수 있는 돈캐어(don't care) 상태고, 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)이 생성되지 않도록 하기 위하여 상기 강압 스위치 제어신호들(음부스팅 시 a~n) 중 일부 신호들(b, m) 및 상기 승압 스위치 제어신호들(양부스팅 시 a~n) 중 일부 신호들(g, j)이 활성화 상태로 되지 않는다.
도 7 내지 도 13은, 도 3의 회로가 다른 크기의 부스팅된 양전압(VGH) 및 다른 크기의 부스팅된 음전압(VGL)을 출력할 때의, 제1 인에이블 신호(EN1), 제2 인에이블 신호(EN2), 클럭 신호들(CLK, CLK/2, CLK_d), 위상 제어신호(Q), 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n) 등에 대한 타이밍도이다.
도 7은 도 3의 회로가 6배 부스팅 전압(6배 VCI) 및 -4배 부스팅 전압(-4배 VCI)을 출력할 때의 타이밍도이다.
도 7을 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 6배 부스팅 전압(6배 VCI) 및 -4배 부스팅 전압((-4)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다. 이때, 도 6의 설명에서 기술한 바와 같이, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍 형태는, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 4가지 논리 조합들 각각에 따라 다르게 생성되는 상기 위상 제어신호(Q)에 의하여 결정된다. 즉, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제2 논리 상태이고, 이에 따라 상기 위상 제어신호(Q)가 2 위상 펄스 형태로 발생되는 경우에는, 도 3의 회로는 상기 승압 스위치 제어신호들(양부스팅 시 a~n)에 의한 6배 부스팅된 양전압(VGH), 및 상기 강압 스위치 제어신호들(음부스팅 시 a~n)에 의한 상기 (-4)배 부스팅된 음전압(VGL)을 교대로 출력한다. 또한, 상기 위상 제어신호(Q)가 제1 논리 상태값을 가질 경우에는, 도 3의 회로는 상기 6배 부스팅된 양전압(VGH)만 출력한다. 마찬가지로, 상기 위상 제어신호(Q)가 제2 논리 상태값을 가질 경우에는, 도 3의 회로는 상기 (-4)배 부스팅된 음전압(VGL)만 출력한다. 그리고, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제1 논리 상태인 경우에는, 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)이 생성되지 않도록 하기 위하여 상기 강압 스위치 제어신호들(음부스팅 시 a~n) 중 일부 신호들(c, m) 및 상기 승압 스위치 제어신호들(양부스팅 시 a~n) 중 일부 신호들(g, j)이 활성화 상태로 되지 않는다.
도 8은 도 3의 회로가 6배 부스팅 전압(6배 VCI) 및 -3배 부스팅 전압(-3배 VCI)을 출력할 때의 타이밍도이다. 도 8을 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 6배 부스팅 전압(6배 VCI) 및 -3배 부스팅 전압((-3)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 9는 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -5배 부스팅 전압(-5배 VCI)을 출력할 때의 타이밍도이다. 도 9를 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -5배 부스팅 전압((-5)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 10은 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -4배 부스팅 전압(-4배 VCI)을 출력할 때의 타이밍도이다. 도 10을 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -4배 부스팅 전압((-4)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 11은 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -3배 부스팅 전압(-3배 VCI)을 출력할 때의 타이밍도이다. 도 11을 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 5배 부스팅 전압(5배 VCI) 및 -3배 부스팅 전압((-3)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 12는 도 3의 회로가 4배 부스팅 전압(4배 VCI) 및 -4배 부스팅 전압(-4배 VCI)을 출력할 때의 타이밍도이다. 도 12를 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 4배 부스팅 전압(4배 VCI) 및 -4배 부스팅 전압((-4)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 13은 도 3의 회로가 4배 부스팅 전압(4배 VCI) 및 -3배 부스팅 전압(-3배 VCI)을 출력할 때의 타이밍도이다. 도 13을 참조하면, 유저의 모드 세팅에 의하여 도 3의 회로가 4배 부스팅 전압(4배 VCI) 및 -3배 부스팅 전압((-3)배 VCI)을 출력하는 경우에 대한, 강압 스위치 제어신호들(음부스팅 시 a~n) 또는 승압 스위치 제어신호들(양부스팅 시 a~n)의 타이밍도가 도시되어 있다.
도 14a 및 도 14b는 도 2의 부스팅 회로(300)의 구체적인 제2 회로도이다.
도 14a 및 도 14b를 참조하면, 본 발명의 다른 실시예에 따른 부스팅 회로(300)는, 승압 스위치 제어신호들(a2~i2)의 2 위상 제어를 받는 제1 커패시터들에 의하여 부스팅된 양전압(VGH)을 출력하는 양부스팅 회로(도 14a), 및 강압 스위치 제어신호들(a3~j3)의 2 위상 제어를 받는 제2 커패시터들에 의하여 부스팅된 음전압(VGL)을 출력하는 음부스팅 회로(도 14b)를 구비한다.
도 14a를 참조하면, 상기 양부스팅 회로는, 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3), 제1 스위치(41), 제2 스위치(42), 제3 스위치(43), 제4 스위치(44), 제5 스위치(45), 제6 스위치(46), 제7 스위치(47), 제8 스위치(48), 및 제9 스위치(49)를 구비한다.
상기 제1 커패시터(C1)는 제1 노드(61)와 제2 노드(62) 사이에 연결된다.
상기 제2 커패시터(C2)는 제3 노드(63)와 제4 노드(64) 사이에 연결된다.
상기 제3 커패시터(C3)는 부스팅된 전압 출력 노드(65)와 제3 전원 사이(GND)에 연결된다.
상기 제1 스위치(41)는 제1 제어신호(a2)의 논리 상태에 응답하여, 상기 제1 노드(61)와 제1 전원(2VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제2 스위치(42)는 제2 제어신호(b2)의 논리 상태에 응답하여, 상기 제1 노드(61)와 상기 제3 노드(63) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제3 스위치(43)는 제3 제어신호(c2)의 논리 상태에 응답하여, 상기 제3 노드(63)와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제4 스위치(44)는 제4 제어신호(d2)의 논리 상태에 응답하여, 상기 제1 노드(61)와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제5 스위치(45)는 제5 제어신호(e2)의 논리 상태에 응답하여, 상기 제2 노드(62)와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제6 스위치(46)는 제6 제어신호(f2)의 논리 상태에 응답하여, 상기 제2 노드(62)와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제7 스위치(47)는 제7 제어신호(g2)의 논리 상태에 응답하여, 상기 제4 노드(64)와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제8 스위치(48)는 제8 제어신호(h2)의 논리 상태에 응답하여, 상기 제4 노드(64)와 제2 전원(VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제9 스위치(49)는 제9 제어신호(i2)의 논리 상태에 응답하여, 상기 제4 노드(64)와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
도 14a에서, 상기 제1 제어신호(a2) 내지 상기 제9 제어신호(i2)는, 도 2의 설명에서 상기 승압 스위치 제어신호들에 해당한다.
도 14b를 참조하면, 상기 음부스팅 회로는, 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3), 제1 스위치(51), 제2 스위치(52), 제3 스위치(53), 제4 스위치(54), 제5 스위치(55), 제6 스위치(56), 제7 스위치(57), 제8 스위치(58), 제9 스위치(59), 및 제10 스위치(60)를 구비한다.
상기 제1 커패시터(C1)는 제1 노드(71)와 제2 노드(72) 사이에 연결된다.
상기 제2 커패시터(C2)는 제3 노드(73)와 제4 노드(74) 사이에 연결된다.
상기 제3 커패시터(C3)는 부스팅된 전압 출력 노드(75)와 제3 전원 사이(GND)에 연결된다.
상기 제1 스위치(51)는 제1 제어신호(a3)의 논리 상태에 응답하여, 상기 제1 노드(71)와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제2 스위치(52)는 제2 제어신호(b3)의 논리 상태에 응답하여, 상기 제1 노드(71)와 상기 제3 노드(73) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제3 스위치(53)는 제3 제어신호(c3)의 논리 상태에 응답하여, 상기 제3 노드(73)와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제4 스위치(54)는 제4 제어신호(d3)의 논리 상태에 응답하여, 상기 제1 노드(71)와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제5 스위치(55)는 제5 제어신호(e3)의 논리 상태에 응답하여, 상기 제2 노드(72)와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제6 스위치(56)는 제6 제어신호(f3)의 논리 상태에 응답하여, 상기 제2 노드(72)와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제7 스위치(57)는 제7 제어신호(g3)의 논리 상태에 응답하여, 상기 제2 노드(72)와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제8 스위치(58)는 제8 제어신호(h3)의 논리 상태에 응답하여, 상기 제4 노드(74)와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제9 스위치(59)는 제9 제어신호(i3)의 논리 상태에 응답하여, 상기 제4 노드(74)와 상기 제2 전원(-VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
상기 제10 스위치(60)는 제10 제어신호(j3)의 논리 상태에 응답하여, 상기 제4 노드(74)와 상기 제1 전원(2VCI) 사이의 개방 또는 단락을 선택적으로 스위칭한다.
도 14b에서, 상기 제1 제어신호(a3) 내지 상기 제10 제어신호(j3)는, 도 2의 설명에서 상기 강압 스위치 제어신호들에 해당한다.
도 14a 및 도 14b에서, 상기 스위치들은, MOSFET를 이용한 CMOS 구조의 패스 게이트 형태 또는 단일 트랜지스터 형태로 구성된다.
도 14a에서, 상기 부스팅된 전압 출력 노드(65)는, 도 2의 모드 신호(MODE)에 의하여 다르게 생성되는 상기 제어신호들(a2~i2)에 응답하여 3가지 부스팅된 양전압(VGH), 즉, 4배 VCI, 5배 VCI, 및 6배 VCI를 출력한다.
도 14b에서, 상기 부스팅된 전압 출력 노드(75)는, 도 2의 모드 신호(MODE)에 의하여 다르게 생성되는 상기 제어신호들(a3~j3)에 응답하여 3가지 부스팅된 음전압(VGL), 즉, (-3)배 VCI, (-4)배 VCI, 및 (-5)배 VCI를 출력한다.
도 15는 도 14a의 회로가 6배 부스팅 전압(6배 VCI)을 출력할 때의 스위칭 관계도이다. 도 16은 도 14a의 회로가 4배 부스팅 전압(4배 VCI), 5배 부스팅 전압(5배 VCI), 및 6배 부스팅 전압(6배 VCI)을 출력할 때의 타이밍도이다. 도 16에서는, 도 6내지 도 13에 도시된 바와 같은 제1 인에이블 신호(EN1), 제2 인에이블 신호(EN2), 및 위상 제어신호(Q)는 생략되어 있고, 승압 스위치 제어신호들(a2~i2), 및 도 6내지 도 13과 다른 클럭 신호들(CLK, CLK_d)에 대한 타이밍도가 도시되어 있다. 도 14a의 양부스팅 회로가 사용될 때, 도 2의 스위치 제어신호 생성부(200)는, 도 16에서 CLK, CLK_d를 이용하여 승압 스위치 제어신호들(a2~i2)을 생성한다.
도 15 및 도 16의 6배 부스팅 전압(6배 VCI) 출력 타이밍도(G)를 참조하면, 도 2의 위상 제어신호(Q)가 제1 논리 상태일 때, 처음 위상(도 15의 왼쪽 회로도)에서 승압 스위치 제어신호들(a2~i2) 중 제1 제어신호(a2), 제3 제어신호(c2), 제6 제어신호(f2), 및 제7 제어신호(g2)가 제2 논리 상태로 되면, 이에 대응하는 제1 스위치(41), 제3 스위치(43), 제6 스위치(46) 및 제7 스위치(47)가 액티브되어 양 단자 사이들을 단락시킴에 따라, 제1 커패시터(C1)는 제1 노드(61)에 2VCI로 충전되고, 부스팅된 전압 출력 노드(65)를 통하여 6배 부스팅된 양전압(VGH)이 출력된다. 이것은 이전 위상에서 제2 커패시터(C2)가 제3 노드(63)에 4VCI로 충전되었다고 가정한 결과이다. 즉, 부스팅된 전압 출력 노드(65)를 통하여 6배 부스팅된 양전압(VGH)을 출력하기 위하여, 이전 위상(도 15의 오른쪽 회로도)에서는 승압 스위치 제어신호들(a2~j2) 중 제2 제어신호(b2), 제5 제어신호(e2), 및 제9 제어신호(i2)가 제2 논리 상태로 되면, 이에 대응하는 제2 스위치(42), 제5 스위치(45), 및 제9 스위치(49)가 액티브되어 양 단자 사이를 단락시킴에 따라, 제2 커패시터(C2)가 제3 노드(63)에 4VCI로 충전된다.
도 17은 도 14b의 회로가 -5배 부스팅 전압(-5배 VCI)을 출력할 때의 스위칭 관계도이다. 도 18은 도 14b의 회로가 -3배 부스팅 전압(-3배 VCI), -4배부스팅 전압(-4배 VCI), 및 -5배 부스팅 전압(-5배 VCI)을 출력할 때의 타이밍도이다. 도 18에서는, 도 6내지 도 13에 도시된 바와 같은 제1 인에이블 신호(EN1), 제2 인에이블 신호(EN2), 및 위상 제어신호(Q)는 생략되어 있고, 강압 스위치 제어신호들(a3~j3), 및 도 16에서와 같은 클럭 신호들(CLK, CLK_d)에 대한 타이밍도가 도시되어 있다. 도 14b의 음부스팅 회로가 사용될 때, 도 2의 스위치 제어신호 생성부(200)는, 도 17에서 CLK, CLK_d를 이용하여 강압 스위치 제어신호들(a3~j3)을 생성한다.
도 17 및 도 18의 -5배 부스팅 전압(-5배 VCI)을 출력 타이밍도(M)를 참조하면, 도 2의 위상 제어신호(Q)가 제1 논리 상태일 때, 처음 위상(도 17의 왼쪽 회로도)에서 강압 스위치 제어신호들(a3~j3) 중 제2 제어신호(b3), 제5 제어신호(e3), 및 제10 제어신호(j3)가 제2 논리 상태로 되면, 이에 대응하는 제2 스위치(52), 제5 스위치(55), 및 제10 스위치(60)가 액티브되어 양 단자 사이들을 단락시킴에 따라, 제2 커패시터(C2)는 제3 노드(73)에 -2VCI로 충전된다. 이것은 이전 위상에서 제1 커패시터(C1)가 제1 노드(71)에 GND(0)로 충전되었다고 가정한 결과이다. 즉, 부스팅된 전압 출력 노드(75)를 통하여 (-5)배 부스팅된 음전압(VGL)을 출력하기 위하여, 이전 위상(도 17의 오른쪽 회로도)에서는 강압 스위치 제어신호들(a3~j3) 중 제1 제어신호(a3), 제3 제어신호(c3), 제6 제어신호(f3), 및 제8 제어신호(i3)가 제2 논리 상태로 되면, 이에 대응하는 제1 스위치(51), 제3 스위치(53), 제6 스위치(56), 및 제8 스위치(58)가 액티브되어 양 단자 사이를 단락시킴에 따라, 제1 커패시터(C1)가 제1 노드(71)에 GND(0)로 충전되고, 부스팅된 전압 출력 노드(75)를 통하여 (-5)배 부스팅된 음전압(VGL)이 출력된다.
유저의 모드 세팅에 의하여, 도 16의 6배 부스팅 전압(6배 VCI) 출력 타이밍도(G) 및 도 18의 -5배 부스팅 전압(-5VCI) 출력 타이밍도(M)에 도시된 바와 같이, 승압 스위치 제어신호들(a2~i2) 및 강압 스위치 제어신호들(a3~j3)이 발생되는 경우에 도 14a 및 도 14b 각각의 회로는, 6배 부스팅 전압(6배 VCI) 및 -5배 부스팅 전압(-5배 VCI)을 출력한다. 이때, 도 2의 설명에서 기술한 바와 같이, 강압 스위치 제어신호들(a3~j3) 또는 승압 스위치 제어신호들(a2~i2)의 타이밍 형태는, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 4가지 논리 조합들 각각에 따라 다르게 생성되는 상기 위상 제어신호(Q)에 의하여 결정된다. 즉, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제2 논리 상태이고, 도 6에서와 같이 상기 위상 제어신호(Q)가 2 위상 펄스 형태로 발생되는 경우에는, 도 14a의 회로에서 상기 승압 스위치 제어신호들(a2~i2)에 의한 6배 부스팅된 양전압(VGH), 및 도 14b의 회로에서 상기 강압 스위치 제어신호들(a3~j3)에 의한 상기 (-5)배 부스팅된 음전압(VGL)을 교대로 출력한다. 또한, 상기 위상 제어신호(Q)가 제1 논리 상태값을 가질 경우에는, 도 14a의 회로에 의한 상기 6배 부스팅된 양전압(VGH)만 출력한다. 마찬가지로, 상기 위상 제어신호(Q)가 제2 논리 상태값을 가질 경우에는, 도 14b 회로에 의한 상기 (-5)배 부스팅된 음전압(VGL)만 출력한다. 그리고, 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)가 모두 제1 논리 상태인 경우에는, 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)에 연결된 부하가 작은 경우로서, 이때에는 상기 위상 제어신호(Q)가 2 위상 펄스 형태로 발생되거나 기타 다른 형태로 될 수 있는 돈캐어(don't care) 상태고, 부스팅된 양전압(VGH) 및 부스팅된 음전압(VGL)이 생성되지 않도록 하기 위하여 상기 강압 스위치 제어신호들(a3~j3) 중 일부 신호들(c3) 및 상기 승압 스위치 제어신호들(a2~i2) 중 일부 신호들(a2)이 활성화 상태로 되지 않는다.
위에서, 도 14a 및 도 14b 각각의 회로가 6배 부스팅 전압(6배 VCI) 및 -5배 부스팅 전압(-5배 VCI)을 출력하는 동작을 살펴보았으나, 도 14a 및 도 14b 각각의 회로가 나머지 양부스팅 전압들(4배 VCI, 5배 VCI) 및 나머지 음부스팅 전압들(-3배 VCI, -4배 VCI)을 출력하는 동작도 도 15내지 도 18을 참조하면 용이하게 이해할 수 있다. 즉, 도 14a의 회로는, 도 16의 4배 부스팅 전압(4배 VCI) 출력 타이밍도(E), 및 도 16의 5배 부스팅 전압(5배 VCI) 출력 타이밍도(F) 각각의 승압 스위치 제어신호들(a2~i2)에 따라 부스팅된 전압 출력 노드(65)를 통하여 4배 부스팅된 음전압(4배 VGL), 및 5배 부스팅된 음전압(5배 VGL)을 출력한다. 마찬가지로, 도 14b의 회로는, 도 18의 -3배 부스팅 전압(-3배 VCI) 출력 타이밍도(K), 및 도 18의 -4배 부스팅 전압(-4배 VCI) 출력 타이밍도(L) 각각의 강압 스위치 제어신호들(a3~j3)에 따라 부스팅된 전압 출력 노드(75)를 통하여 -3배 부스팅된 음전압(-3배 VGL), 및 -4배 부스팅된 음전압(-4배 VGL)을 출력한다.
위에서 기술한 바와 같이, 본 발명의 일실시예에 따른 부스팅 파워 장치는, 위상 제어신호 발생기(100)가 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)를 이용하여 위상 제어신호(Q)를 출력할 때, 스위치 제어신호 생성부(200)가 상기 위상 제어신호(Q)에 대응하는 강압 스위치 제어신호들 및 승압 스위치 제어신호들을 생성하여 출력한다. 이에 따라, 부스팅 회로(300)는 상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압(VGL) 및 부스팅된 양전압(VGH)을 출력한다. 이때, 부스팅 회로(300)는 상기 위상 제어신호(Q)의 형태에 따라 부스팅된 음전압(VGL) 및 부스팅된 양전압(VGH)을 교대로 출력하거나, 그들 중 어느 하나를 출력하거나, 모두를 출력하지 않는다. 상기 위상 제어신호(Q)는, 부스팅된 양전압(VGH)에 연결되는 부하 및 부스팅된 음전압(VGL)에 연결되는 부하 각각으로부터 체크되는 소모 전력량들이 커지면 제2 논리 상태로 되는 제1 인에이블 신호(EN1) 및 제2 인에이블 신호(EN2)의 논리 조합에 따라 4가지 신호 형태를 가진다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 부스팅 파워 장치는, 외부 실장 커패시터 수가 적고, 효율이 높으며, 2위상 구동에 의한 충전 및 펌핑으로 승압 또는 강압된 부스팅 전압들을 발생시키는 부스팅 회로를 구비하여, 부하량에 따라 논리 상태가 변하는 인에이블 신호들로부터 발생시킨 위상 제어신호에 의하여 승압 및 강압의 동시 출력, 승압만 출력, 강압만 출력, 또는 승압 및 강압 출력의 모두 오프되도록 제어할 수 있다. 따라서, 승압 또는 강압된 전압이 요구되는 모바일 제품에 상기 부스팅 파워 장치가 적용되는 경우에, 모듈 부피의 감소로 인하여 경박 단소 실현에 기여하고, 소모 전력을 극소화시킬 수 있으므로 배터리 수명을 연장시킬 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 부스팅 회로의 일례이다.
도 2는 본 발명의 일실시예에 따른 부스팅 파워 장치의 블록도이다.
도 3은 도 2의 부스팅 회로의 구체적인 제1 회로도이다.
도 4는 도 3의 회로가 6배 부스팅 전압을 출력할 때의 스위칭 관계도이다.
도 5는 도 3의 회로가 -5배 부스팅 전압을 출력할 때의 스위칭 관계도이다.
도 6은 도 3의 회로가 6배 부스팅 전압 및 -5배 부스팅 전압을 출력할 때의 타이밍도이다.
도 7은 도 3의 회로가 6배 부스팅 전압 및 -4배 부스팅 전압을 출력할 때의 타이밍도이다.
도 8은 도 3의 회로가 6배 부스팅 전압 및 -3배 부스팅 전압을 출력할 때의 타이밍도이다.
도 9는 도 3의 회로가 5배 부스팅 전압 및 -5배 부스팅 전압을 출력할 때의 타이밍도이다.
도 10은 도 3의 회로가 5배 부스팅 전압 및 -4배 부스팅 전압을 출력할 때의 타이밍도이다.
도 11은 도 3의 회로가 5배 부스팅 전압 및 -3배 부스팅 전압을 출력할 때의 타이밍도이다.
도 12는 도 3의 회로가 4배 부스팅 전압 및 -4배 부스팅 전압을 출력할 때의 타이밍도이다.
도 13은 도 3의 회로가 4배 부스팅 전압 및 -3배 부스팅 전압을 출력할 때의 타이밍도이다.
도 14a 및 도 14b는 도 2의 부스팅 회로의 구체적인 제2 회로도이다.
도 15는 도 14a의 회로가 6배 부스팅 전압을 출력할 때의 스위칭 관계도이다.
도 16은 도 14a의 회로가 4배 부스팅 전압, 5배 부스팅 전압, 및 6배 부스팅 전압을 출력할 때의 타이밍도이다.
도 17은 도 14b의 회로가 -5배 부스팅 전압을 출력할 때의 스위칭 관계도이다.
도 18은 도 14b의 회로가 -3배 부스팅 전압, -4배 부스팅 전압, 및 -5배 부스팅 전압을 출력할 때의 타이밍도이다.

Claims (38)

  1. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    제1 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    제2 부스팅된 전압 출력 노드와 상기 제3 전원 사이에 연결된 제4 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호(d3)의 논리 상태에 응답하여, 상기 제1 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치;
    제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치;
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위치;
    제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제11 스위치;
    제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제12 스위치;
    제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제13 스위치; 및
    제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제14 스위치를 구비하는 것을 특징으로 하는 부스팅 회로.
  2. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치를 구비하는 것을 특징으로 하는 부스팅 회로.
  3. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치;
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치; 및
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위치를 구비하는 것을 특징으로 하는 부스팅 회로.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 스위치들은,
    MOSFET로 구성되는 것을 특징으로 하는 부스팅 회로.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 부스팅된 전압 출력 노드들 각각은,
    상기 제어신호들의 2 위상 제어를 받아 부스팅된 전압을 출력하는 것을 특징으로 하는 부스팅 회로.
  6. 제 1항에 있어서, 상기 제1 부스팅된 전압 출력 노드 및 상기 제2 부스팅된 전압 출력 노드 각각은,
    상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 부스팅 회로.
  7. 제 2항 또는 제 3항에 있어서, 상기 부스팅된 전압 출력 노드는,
    상기 제어신호들에 응답하여 3가지 부스팅된 전압을 출력하는 것을 특징으로 하는 부스팅 회로.
  8. 제1 인에이블 신호 및 제2 인에이블 신호의 4가지 논리 조합들 각각에 응답하여 2 위상 펄스 또는 논리 상태값 중, 어느 하나의 형태를 가지는 위상 제어신호를 출력하는 위상 제어신호 발생기;
    상기 위상 제어신호의 제1 논리 상태에서 모드 신호에 대응하는 2 위상의 강압 스위치 제어신호들을 생성하여 출력하고, 상기 위상 제어신호의 제2 논리 상태에서 상기 모드 신호에 대응하는 2 위상의 승압 스위치 제어신호들을 생성하여 출력하는 스위치 제어신호 생성부; 및
    상기 강압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압을 출력하고, 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 양전압을 출력하는 부스팅 회로를 구비하는 것을 특징으로 하는 부스팅 파워 장치.
  9. 제 8항에 있어서, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호는,
    각각 상기 부스팅된 양전압 및 상기 부스팅된 음전압에 연결되는 부하에서 소모하는 전력량에 응답하여, 그 전력량에 대한 소정 임계치 상하에 대하여 서로 다른 논리 상태를 가지는 디지털 신호인 것을 특징으로 하는 부스팅 파워 장치.
  10. 제 8항에 있어서, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호가,
    모두 제1 논리 상태이면, 상기 강압 스위치 제어신호들 중 일부 신호들 및 상기 승압 스위치 제어신호들 중 일부 신호들이 활성화 상태로 되지 않는 것을 특징으로 하는 부스팅 파워 장치.
  11. 제 8항에 있어서, 상기 부스팅 회로는,
    상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들의 2 위상 제어를 받고 서로 공유되는 커패시터들을 구비하며, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 하는 부스팅 파워 장치.
  12. 제 8항에 있어서, 상기 부스팅 회로는,
    상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들 각각의 2 위상 제어를 받는 별도의 커패시터들을 구비하며, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 하는 부스팅 파워 장치.
  13. 제 11항에 있어서, 상기 부스팅 회로는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    상기 부스팅된 양전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    상기 부스팅된 음전압 출력 노드와 상기 제3 전원 사이에 연결된 제4 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치;
    제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치;
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위치;
    제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제11 스위치;
    제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제12 스위치;
    제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제13 스위치; 및
    제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제14 스위치를 구비하고,
    상기 제1 제어신호 내지 상기 제14 제어신호는 상기 강압 스위치 제어신호들 또는 상기 승압 스위치 제어신호들 중 어느 하나의 그룹에 속하는 신호들인 것을 특징으로 하는 부스팅 파워 장치.
  14. 제 12항에 있어서, 상기 부스팅 회로는,
    상기 승압 스위치 제어신호들의 2 위상 제어를 받는 제1 커패시터들에 의하여 부스팅된 양전압을 출력하는 양부스팅 회로; 및
    상기 강압 스위치 제어신호들의 2 위상 제어를 받는 제2 커패시터들에 의하여 상기 부스팅된 음전압을 출력하는 음부스팅 회로를 구비하는 것을 특징으로 하는 부스팅 파워 장치.
  15. 제 14항에 있어서, 상기 양부스팅 회로는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    상기 부스팅된 양전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치를 구비하고,
    상기 제1 제어신호 내지 상기 제9 제어신호는 상기 승압 스위치 제어신호들인 것을 특징으로 하는 부스팅 파워 장치.
  16. 제 14항에 있어서, 상기 음부스팅 회로는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제3 노드와 제4 노드 사이에 연결된 제2 커패시터;
    상기 부스팅된 음전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터;
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위치;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위치;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위치;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위치;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위치;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위치;
    제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위치;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위치; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위치; 및
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위치를 구비하고,
    상기 제1 제어신호 내지 상기 제10 제어신호는 상기 강압 스위치 제어신호들인 것을 특징으로 하는 부스팅 파워 장치.
  17. 제 13항, 제 15항 또는 제 16항 중 어느 한 항에 있어서, 상기 스위치들은,
    MOSFET로 구성되는 것을 특징으로 하는 부스팅 파워 장치.
  18. 제 13항에 있어서, 상기 부스팅된 양전압 출력 노드 및 상기 부스팅된 음전압 출력 노드 각각은,
    상기 모드 신호에 의하여 다르게 생성되는 상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 부스팅 파워 장치.
  19. 제 15항 또는 제 16항에 있어서, 상기 부스팅된 양전압 출력 노드 및 상기 부스팅된 음전압 출력 노드 각각은,
    상기 모드 신호에 의하여 다르게 생성되는 상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 부스팅 파워 장치.
  20. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 제1 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터, 및 제2 부스팅된 전압 출력 노드와 상기 제3 전원 사이에 연결된 제4 커패시터를 공유하여 상기 제1 부스팅된 전압 출력 노드로 부스팅된 양전압을 출력하고, 상기 제2 부스팅된 전압 출력 노드로 부스팅된 음전압을 출력하는 전압 부스팅 방법에 있어서,
    제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 제1 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계;
    제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계;
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계;
    제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제11 스위칭 단계;
    제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제12 스위칭 단계;
    제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제13 스위칭 단계; 및
    제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제2 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제14 스위칭 단계를 구비하는 것을 특징으로 하는 전압 부스팅 방법.
  21. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 구비하여 부스팅된 전압을 출력하는 전압 부스팅 방법에 있어서,
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계를 구비하는 것을 특징으로 하는 전압 부스팅 방법.
  22. 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 부스팅된 전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 구비하여 부스팅된 전압을 출력하는 전압 부스팅 방법에 있어서,
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계;
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계; 및
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계를 구비하는 것을 특징으로 하는 전압 부스팅 방법.
  23. 제 20항 내지 제 22항 중 어느 한 항에 있어서, 상기 스위칭 단계들 각각의 스위칭은,
    MOSFET로 구성되는 스위칭 수단에 의하여 동작되는 것을 특징으로 하는 전압 부스팅 방법.
  24. 제 20항 내지 제 22항 중 어느 한 항에 있어서, 상기 부스팅된 전압 출력 노드들 각각은,
    상기 제어신호들의 2 위상 제어를 받아 부스팅된 전압을 출력하는 것을 특징으로 하는 전압 부스팅 방법.
  25. 제 20항에 있어서, 상기 제1 부스팅된 전압 출력 노드 및 상기 제2 부스팅된 전압 출력 노드 각각은,
    상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 전압 부스팅 방법.
  26. 제 21항 또는 제 22항에 있어서, 상기 부스팅된 전압 출력 노드는,
    상기 제어신호들에 응답하여 3가지 부스팅된 전압을 출력하는 것을 특징으로 하는 전압 부스팅 방법.
  27. 제1 인에이블 신호 및 제2 인에이블 신호의 4가지 논리 조합들 각각에 응답하여 2 위상 펄스 또는 논리 상태값 중, 어느 하나의 형태를 가지는 위상 제어신호를 출력하는 위상 제어신호 발생 단계;
    상기 위상 제어신호의 제1 논리 상태에서 모드 신호에 대응하는 2 위상의 강압 스위치 제어신호들을 생성하여 출력하고, 상기 위상 제어신호의 제2 논리 상태에서 상기 모드 신호에 대응하는 2 위상의 승압 스위치 제어신호들을 생성하여 출력하는 스위치 제어신호 생성 단계; 및
    상기 강압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 음전압을 출력하고, 상기 승압 스위치 제어신호들의 2 위상 제어를 받는 커패시터들에 의하여 부스팅된 양전압을 출력하는 부스팅 단계를 구비하는 것을 특징으로 하는 파워 부스팅 제어 방법.
  28. 제 27항에 있어서, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호는,
    각각 상기 부스팅된 양전압 및 상기 부스팅된 음전압에 연결되는 부하에서 소모하는 전력량에 응답하여, 그 전력량에 대한 소정 임계치 상하에 대하여 서로 다른 논리 상태를 가지는 디지털 신호인 것을 특징으로 하는 파워 부스팅 제어 방법.
  29. 제 27항에 있어서, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호가,
    모두 제1 논리 상태이면, 상기 강압 스위치 제어신호들 중 일부 신호들 및 상기 승압 스위치 제어신호들 중 일부 신호들이 활성화 상태로 되지 않는 것을 특징으로 하는 파워 부스팅 제어 방법.
  30. 제 27항에 있어서, 상기 부스팅 단계는,
    상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들의 2 위상 제어를 받고 서로 공유되는 커패시터들을 이용하여, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 하는 파워 부스팅 제어 방법.
  31. 제 27항에 있어서, 상기 부스팅 단계는,
    상기 강압 스위치 제어신호들 및 상기 승압 스위치 제어신호들 각각의 2 위상 제어를 받는 별도의 커패시터들을 이용하여, 상기 위상 제어신호가 2 위상 펄스 형태일 때, 상기 승압 스위치 제어신호들에 의한 상기 부스팅된 양전압, 및 상기 강압 스위치 제어신호들에 의한 상기 부스팅된 음전압을 교대로 출력하고, 상기 위상 제어신호가 논리 상태값 형태일 때, 상기 부스팅된 양전압 또는 상기 부스팅된 음전압 중 어느 하나를 출력하는 것을 특징으로 하는 파워 부스팅 제어 방법.
  32. 제 30항에 있어서, 상기 부스팅 단계는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 상기 부스팅된 양전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터, 및 상기 부스팅된 음전압 출력 노드와 상기 제3 전원 사이에 연결된 제4 커패시터를 이용하는,
    제1 제어신호의 논리 상태에 응답하여, 제4 전원과 상기 제1 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제4 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 전원과 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계;
    제9 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계;
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계;
    제11 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제11 스위칭 단계;
    제12 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제12 스위칭 단계;
    제13 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제13 스위칭 단계; 및
    제14 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제14 스위칭 단계를 통하여 이루어지고,
    상기 제1 제어신호 내지 상기 제14 제어신호는 상기 강압 스위치 제어신호들 또는 상기 승압 스위치 제어신호들 중 어느 하나의 그룹에 속하는 신호들인 것을 특징으로 하는 파워 부스팅 제어 방법.
  33. 제 31항에 있어서, 상기 부스팅 단계는,
    상기 승압 스위치 제어신호들의 2 위상 제어를 받는 제1 커패시터들에 의하여 부스팅된 양전압을 출력하는 양부스팅 단계; 및
    상기 강압 스위치 제어신호들의 2 위상 제어를 받는 제2 커패시터들에 의하여 상기 부스팅된 음전압을 출력하는 음부스팅 단계를 구비하는 것을 특징으로 하는 파워 부스팅 제어 방법.
  34. 제 33항에 있어서, 상기 양부스팅 단계는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 상기 부스팅된 양전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 이용하는,
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 양전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계를 통하여 이루어지고,
    상기 제1 제어신호 내지 상기 제9 제어신호는 상기 승압 스위치 제어신호들인 것을 특징으로 하는 파워 부스팅 제어 방법.
  35. 제 33항에 있어서, 상기 음부스팅 단계는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제3 노드와 제4 노드 사이에 연결된 제2 커패시터, 및 상기 부스팅된 음전압 출력 노드와 제3 전원 사이에 연결된 제3 커패시터를 이용하는,
    제1 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제1 스위칭 단계;
    제2 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 제3 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제2 스위칭 단계;
    제3 제어신호의 논리 상태에 응답하여, 상기 제3 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제3 스위칭 단계;
    제4 제어신호의 논리 상태에 응답하여, 상기 제1 노드와 상기 부스팅된 음전압 출력 노드 사이의 개방 또는 단락을 선택적으로 스위칭하는 제4 스위칭 단계;
    제5 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제5 스위칭 단계;
    제6 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제6 스위칭 단계;
    제7 제어신호의 논리 상태에 응답하여, 상기 제2 노드와 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제7 스위칭 단계;
    제8 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제3 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제8 스위칭 단계; 및
    제9 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제2 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제9 스위칭 단계; 및
    제10 제어신호의 논리 상태에 응답하여, 상기 제4 노드와 상기 제1 전원 사이의 개방 또는 단락을 선택적으로 스위칭하는 제10 스위칭 단계를 통하여 이루어지고,
    상기 제1 제어신호 내지 상기 제10 제어신호는 상기 강압 스위치 제어신호들인 것을 특징으로 하는 파워 부스팅 제어 방법.
  36. 제 32항, 제 34항 또는 제 35항 중 어느 한 항에 있어서, 상기 스위칭 단계들 각각의 스위칭은,
    MOSFET로 구성되는 스위칭 수단에 의하여 동작되는 것을 특징으로 하는 부스팅 파워 부스팅 제어 방법.
  37. 제 32항에 있어서, 상기 부스팅된 양전압 출력 노드 및 상기 부스팅된 음전압 출력 노드 각각은,
    상기 모드 신호에 의하여 다르게 생성되는 상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 파워 부스팅 제어 방법.
  38. 제 34항 또는 제 35항에 있어서, 상기 부스팅된 양전압 출력 노드 및 상기 부스팅된 음전압 출력 노드 각각은,
    상기 모드 신호에 의하여 다르게 생성되는 상기 제어신호들에 응답하여 3가지 부스팅된 양전압 및 3가지 부스팅된 음전압을 출력하는 것을 특징으로 하는 파워 부스팅 제어 방법.
KR10-2003-0059094A 2003-08-26 2003-08-26 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 KR100524985B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0059094A KR100524985B1 (ko) 2003-08-26 2003-08-26 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
TW093124763A TWI266471B (en) 2003-08-26 2004-08-18 Voltage boosting circuit and method
US10/925,116 US6906577B2 (en) 2003-08-26 2004-08-24 Voltage boosting circuit and method
JP2004245869A JP4204528B2 (ja) 2003-08-26 2004-08-25 ブースト回路及びブーストパワー装置
US11/118,141 US7099166B2 (en) 2003-08-26 2005-04-29 Voltage boosting circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0059094A KR100524985B1 (ko) 2003-08-26 2003-08-26 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법

Publications (2)

Publication Number Publication Date
KR20050022069A KR20050022069A (ko) 2005-03-07
KR100524985B1 true KR100524985B1 (ko) 2005-10-31

Family

ID=34214694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0059094A KR100524985B1 (ko) 2003-08-26 2003-08-26 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법

Country Status (4)

Country Link
US (1) US6906577B2 (ko)
JP (1) JP4204528B2 (ko)
KR (1) KR100524985B1 (ko)
TW (1) TWI266471B (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180364A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 電源回路
JP4965069B2 (ja) * 2004-10-21 2012-07-04 ラピスセミコンダクタ株式会社 半導体集積回路
TWI293828B (en) * 2005-04-28 2008-02-21 Novatek Microelectronics Corp Charge pump
US7884665B2 (en) * 2005-12-08 2011-02-08 Rohm Co., Ltd. Charge pump circuit, LCD driver IC, and electronic appliance
KR100849215B1 (ko) * 2007-01-17 2008-07-31 삼성전자주식회사 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
DE102007014384A1 (de) * 2007-03-26 2008-10-02 Austriamicrocsystems Ag Spannungskonverter und Verfahren zur Spannungskonversion
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
TWI365438B (en) * 2007-11-12 2012-06-01 Chimei Innolux Corp Systems for displaying images
US8274179B2 (en) * 2009-03-20 2012-09-25 Qualcomm Incorporated Passive differential voltage doubler
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
JP5504782B2 (ja) * 2009-09-18 2014-05-28 ヤマハ株式会社 チャージポンプ
KR101579838B1 (ko) * 2009-10-21 2015-12-24 삼성전자주식회사 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
US8519788B2 (en) 2010-04-19 2013-08-27 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
US8633766B2 (en) 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US8571498B2 (en) 2010-08-25 2013-10-29 Rf Micro Devices, Inc. Multi-mode/multi-band power management system
WO2012047738A1 (en) * 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
EP2518877B1 (en) * 2010-11-12 2017-07-19 Asahi Kasei Microdevices Corporation Charge pump circuit, control method thereof, and semiconductor integrated circuit
US9075673B2 (en) 2010-11-16 2015-07-07 Rf Micro Devices, Inc. Digital fast dB to gain multiplier for envelope tracking systems
US8588713B2 (en) 2011-01-10 2013-11-19 Rf Micro Devices, Inc. Power management system for multi-carriers transmitter
WO2012106437A1 (en) 2011-02-02 2012-08-09 Rf Micro Devices, Inc. Fast envelope system calibration
US8942313B2 (en) 2011-02-07 2015-01-27 Rf Micro Devices, Inc. Group delay calibration method for power amplifier envelope tracking
US8624760B2 (en) 2011-02-07 2014-01-07 Rf Micro Devices, Inc. Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
WO2012166992A1 (en) 2011-05-31 2012-12-06 Rf Micro Devices, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8626091B2 (en) 2011-07-15 2014-01-07 Rf Micro Devices, Inc. Envelope tracking with variable compression
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8624576B2 (en) 2011-08-17 2014-01-07 Rf Micro Devices, Inc. Charge-pump system for providing independent voltages
CN103858338B (zh) 2011-09-02 2016-09-07 射频小型装置公司 用于包络跟踪的分离vcc和共同vcc功率管理架构
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
US8878606B2 (en) 2011-10-26 2014-11-04 Rf Micro Devices, Inc. Inductance based parallel amplifier phase compensation
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
WO2013063364A1 (en) 2011-10-26 2013-05-02 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9041364B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. RF power converter
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
WO2014018861A1 (en) 2012-07-26 2014-01-30 Rf Micro Devices, Inc. Programmable rf notch filter for envelope tracking
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
US9207692B2 (en) 2012-10-18 2015-12-08 Rf Micro Devices, Inc. Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
TWI456880B (zh) * 2012-11-19 2014-10-11 Ind Tech Res Inst 交換式電路
WO2014116933A2 (en) 2013-01-24 2014-07-31 Rf Micro Devices, Inc Communications based adjustments of an envelope tracking power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9941844B2 (en) 2015-07-01 2018-04-10 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
KR20220025834A (ko) 2019-06-26 2022-03-03 뉴로스팀 테크놀로지스 엘엘씨 적응적 회로를 갖는 비침습적 신경 활성화기
WO2021022552A1 (zh) * 2019-08-08 2021-02-11 深圳市汇顶科技股份有限公司 一种正负压打码电路、芯片、主动笔以及打码方法
US11563377B2 (en) 2021-04-26 2023-01-24 Dialog Semiconductor (Uk) Limited Hybrid power converters

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump

Also Published As

Publication number Publication date
US20050047180A1 (en) 2005-03-03
JP4204528B2 (ja) 2009-01-07
KR20050022069A (ko) 2005-03-07
JP2005073495A (ja) 2005-03-17
TWI266471B (en) 2006-11-11
TW200522487A (en) 2005-07-01
US6906577B2 (en) 2005-06-14

Similar Documents

Publication Publication Date Title
KR100524985B1 (ko) 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
JP3150127B2 (ja) 昇圧回路
JP3428380B2 (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP3693464B2 (ja) 表示パネルの駆動装置
US7072193B2 (en) Integrated charge pump DC/DC conversion circuits using thin film transistors
KR0139664B1 (ko) 박막 트랜지스터 액정 표시장치용 직류-직류 컨버터
EP1139551B1 (en) Charge pump type power supply circuit and driving circuit for display device and display device using such power supply circuit
US7099166B2 (en) Voltage boosting circuit and method
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
US20080303586A1 (en) Negative voltage generating circuit
US20050012542A1 (en) Power supply
US7230471B2 (en) Charge pump circuit of LCD driver including driver having variable current driving capability
JP2004341574A (ja) 電源回路
WO2004105221A1 (ja) 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
JP3180898B2 (ja) 昇圧回路
JP3430155B2 (ja) 電源昇圧回路
KR20050044086A (ko) 별도의 전압 공급회로를 갖는 고전압 발생 장치
JP4498073B2 (ja) チャージポンプ回路
EP4007143B1 (en) Charge recovery driver for mems mirror with reduced number of tank capacitors
KR20110052938A (ko) 차지 펌프 및 이를 구비한 디스플레이 시스템.
US20100019831A1 (en) Charge pump using low voltage capacitors and ddi comprising the charge pump
JPH05188881A (ja) 液晶表示装置
KR100240422B1 (ko) 반도체 장치의 승압 회로
JP2002044935A (ja) チヤージポンプ回路
JP2002153046A (ja) 電源回路およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 15