JP3180898B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP3180898B2 JP3180898B2 JP32970797A JP32970797A JP3180898B2 JP 3180898 B2 JP3180898 B2 JP 3180898B2 JP 32970797 A JP32970797 A JP 32970797A JP 32970797 A JP32970797 A JP 32970797A JP 3180898 B2 JP3180898 B2 JP 3180898B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- charge
- boosting
- side mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、携帯用電子機器
等に搭載され、特に表示装置等に高圧電力を供給する昇
圧回路に関する。
等に搭載され、特に表示装置等に高圧電力を供給する昇
圧回路に関する。
【0002】
【従来の技術】可搬型電子機器等は一般に電池で駆動さ
れるが、可搬性を考慮すると電池の体積や重量は大きく
できず、電圧も高くはできない。一方で、可搬型電子機
器であっても比較的高い電圧の電力が要求される回路や
素子が存在する。
れるが、可搬性を考慮すると電池の体積や重量は大きく
できず、電圧も高くはできない。一方で、可搬型電子機
器であっても比較的高い電圧の電力が要求される回路や
素子が存在する。
【0003】特に表示装置等では、PDP(Plasma D
isplay Panel:プラズマディスプレイパネル)やLC
D(Liquid Crystal Display:液晶表示装置)のよ
うに高い電圧が必要とされる素子が多く用いられてお
り、小型軽量で効率のよい昇圧回路が不可欠となってい
る。
isplay Panel:プラズマディスプレイパネル)やLC
D(Liquid Crystal Display:液晶表示装置)のよ
うに高い電圧が必要とされる素子が多く用いられてお
り、小型軽量で効率のよい昇圧回路が不可欠となってい
る。
【0004】図5は、従来から用いられている昇圧回路
の原理を示す接続図であり、入力電圧VREFを約2倍
に昇圧した出力電圧VOUTを出力する2倍昇圧回路で
ある。図5において、出力端子には昇圧された電位の電
荷を蓄えるコンデンサCbが接続されている。一方コン
デンサCaは、電荷を蓄えて上述のコンデンサCbに電
荷を分配する昇圧用のコンデンサである。
の原理を示す接続図であり、入力電圧VREFを約2倍
に昇圧した出力電圧VOUTを出力する2倍昇圧回路で
ある。図5において、出力端子には昇圧された電位の電
荷を蓄えるコンデンサCbが接続されている。一方コン
デンサCaは、電荷を蓄えて上述のコンデンサCbに電
荷を分配する昇圧用のコンデンサである。
【0005】このコンデンサCaの各端に接続されてい
るSW1およびSW2は、互いに同時に接点aあるいは
接点bに切り換わるスイッチである。まず、SW1およ
びSW2が各々接点aを選択している場合には、コンデ
ンサCaにはQ=Ca・VREFの電荷が蓄えられる。
るSW1およびSW2は、互いに同時に接点aあるいは
接点bに切り換わるスイッチである。まず、SW1およ
びSW2が各々接点aを選択している場合には、コンデ
ンサCaにはQ=Ca・VREFの電荷が蓄えられる。
【0006】次に、SW1およびSW2が共に接点b側
に切り換わると、コンデンサCaの正極側(図5では上
側)はコンデンサCbと接続される。このため、コンデ
ンサCaに蓄えられている電荷Qは分配され、コンデン
サCbに電荷Qの一部Q′が充電される。
に切り換わると、コンデンサCaの正極側(図5では上
側)はコンデンサCbと接続される。このため、コンデ
ンサCaに蓄えられている電荷Qは分配され、コンデン
サCbに電荷Qの一部Q′が充電される。
【0007】このような動作が繰り返されることでコン
デンサCbに電荷が充電され、コンデンサCaから電荷が
分配されない電位、即ち入力電圧VREFの2倍の電圧ま
で上昇する。
デンサCbに電荷が充電され、コンデンサCaから電荷が
分配されない電位、即ち入力電圧VREFの2倍の電圧ま
で上昇する。
【0008】図6は、図5に示したような昇圧原理を用
いた2倍昇圧回路の例を示す接続図である。この図6
は、図5に示したSW1およびSW2を、各々Nチャネ
ルMOS(Meta1−Oxide−Semicond
uctor)スイッチM7、M8あるいはPチャネルM
OSスイッチM9、M10に置き換えた例を示してい
る。
いた2倍昇圧回路の例を示す接続図である。この図6
は、図5に示したSW1およびSW2を、各々Nチャネ
ルMOS(Meta1−Oxide−Semicond
uctor)スイッチM7、M8あるいはPチャネルM
OSスイッチM9、M10に置き換えた例を示してい
る。
【0009】これらMOSスイッチのオン抵抗はできる
だけ小さくなるように構成され、一般にMOSスイッチ
に用いられる素子のトランジスタ幅は比較的大きい。こ
れは、昇圧用のコンデンサCaの充放電時には、スイッ
チに電流が流れるが、MOSスイッチ抵抗によって生じ
る電圧降下や電力損失を抑えるためである。
だけ小さくなるように構成され、一般にMOSスイッチ
に用いられる素子のトランジスタ幅は比較的大きい。こ
れは、昇圧用のコンデンサCaの充放電時には、スイッ
チに電流が流れるが、MOSスイッチ抵抗によって生じ
る電圧降下や電力損失を抑えるためである。
【0010】例えばこの電圧降下あるいは電力損失は、
昇圧出力電圧が負荷を駆動する平均電流をI、そしてス
イッチの内部抵抗をRとすれば、それぞれ電圧降下Vは
R・I、電力損失PはR・I2に比例する。即ち、電流駆
動能力を落とさずに電圧降下や電力損失を抑えるために
は、MOSスイッチの抵抗Rを小さくさせる必要があ
る。
昇圧出力電圧が負荷を駆動する平均電流をI、そしてス
イッチの内部抵抗をRとすれば、それぞれ電圧降下Vは
R・I、電力損失PはR・I2に比例する。即ち、電流駆
動能力を落とさずに電圧降下や電力損失を抑えるために
は、MOSスイッチの抵抗Rを小さくさせる必要があ
る。
【0011】しかしこの場合に昇圧回路は、負荷RLが接
続されていない場合(電流を駆動しない場合)において
も、最大電流駆動時と同様の状態で動作する。このた
め、携帯電子機器等のように1つの基板や1つのIC内
に、電源部を始めメモリやCPU等の回路が混在する用
途に使われた場合には、ノイズの発生やスタンバイ時に
おいても消費電流が大きい等の問題が生じた。
続されていない場合(電流を駆動しない場合)において
も、最大電流駆動時と同様の状態で動作する。このた
め、携帯電子機器等のように1つの基板や1つのIC内
に、電源部を始めメモリやCPU等の回路が混在する用
途に使われた場合には、ノイズの発生やスタンバイ時に
おいても消費電流が大きい等の問題が生じた。
【0012】
【発明が解決しようとする課題】一方、周辺装置の状況
に応じて、電流能力や周波数を選択することにより、消
費電流を抑える昇圧回路も考えられている。例えば、特
開平5−64429号公報に示されるものがその例であ
り、図7はこのような昇圧回路の例を示す接続図であ
る。この図7に示す例では、昇圧電位に応じて2つの動
作周波数f1あるいはf2を選択するとともに、電流駆
動能力を2段階に分けている。
に応じて、電流能力や周波数を選択することにより、消
費電流を抑える昇圧回路も考えられている。例えば、特
開平5−64429号公報に示されるものがその例であ
り、図7はこのような昇圧回路の例を示す接続図であ
る。この図7に示す例では、昇圧電位に応じて2つの動
作周波数f1あるいはf2を選択するとともに、電流駆
動能力を2段階に分けている。
【0013】昇圧回路全体に消費する消費電流Iは、負
荷に流れる電流をIl、MOSスイッチのソース−ドレ
インの寄生容量に充放電で消費される電流をIp、MO
Sスイッチのゲートを駆動するための電流Idそしてス
イッチ切り換え時の貫通電流Itとすると、以下のよう
に表される。 I=Il+Ip+Id+It ・・・(1)
荷に流れる電流をIl、MOSスイッチのソース−ドレ
インの寄生容量に充放電で消費される電流をIp、MO
Sスイッチのゲートを駆動するための電流Idそしてス
イッチ切り換え時の貫通電流Itとすると、以下のよう
に表される。 I=Il+Ip+Id+It ・・・(1)
【0014】上述の式(1)において、第1項の負荷に
流れる電流Ilは回路に関係ない項目である。また、第
4項のスイッチ切り換え時の貫通電流Itは、2つのスイ
ッチ切り換えのタイミングをオフ/オフ状態で実施すれ
ば0にできるので、ここでは無視し、第2項および第3
項について考える。
流れる電流Ilは回路に関係ない項目である。また、第
4項のスイッチ切り換え時の貫通電流Itは、2つのスイ
ッチ切り換えのタイミングをオフ/オフ状態で実施すれ
ば0にできるので、ここでは無視し、第2項および第3
項について考える。
【0015】ここで、第2項および第3項とも、スイッ
チングに関る消費電流でスイッチのソース−ドレインの
寄生容量をCp、ゲート容量をCgとして、スイッチをオ
ン/オフする信号の周波数をfとする。
チングに関る消費電流でスイッチのソース−ドレインの
寄生容量をCp、ゲート容量をCgとして、スイッチをオ
ン/オフする信号の周波数をfとする。
【0016】ここで寄生容量Cpの充放電は、接地電位
GNDと入力電圧VREF間、または入力電圧VREFと出力
電圧VOUT(即ち入力電圧VREFの2倍)間であるので、
寄生電荷Qpとして、Qp=Cp・VREFの充放電が行われ
ている。
GNDと入力電圧VREF間、または入力電圧VREFと出力
電圧VOUT(即ち入力電圧VREFの2倍)間であるので、
寄生電荷Qpとして、Qp=Cp・VREFの充放電が行われ
ている。
【0017】一方、スイッチのゲート容量Cgの充放電
は、接地電圧GNDと出力電圧VOUT(即ち入力電圧VR
EFの2倍)間で行われる。これによりゲート電荷Qgと
して、Qg=Cg・2・VREFの電荷の充放電が行われてい
る。
は、接地電圧GNDと出力電圧VOUT(即ち入力電圧VR
EFの2倍)間で行われる。これによりゲート電荷Qgと
して、Qg=Cg・2・VREFの電荷の充放電が行われてい
る。
【0018】従って昇圧回路の消費電流Iは、次のよう
に表される。 I=α・f(Cp+2。Cg)(αは比例定数) ・・・(2) 故に、この公知例のように周波数を切り換えれば、全体
の消費電流は周波数に比例して減少する。
に表される。 I=α・f(Cp+2。Cg)(αは比例定数) ・・・(2) 故に、この公知例のように周波数を切り換えれば、全体
の消費電流は周波数に比例して減少する。
【0019】しかしながら上述の従来例では、MOSス
イッチのゲート容量Cp駆動分の消費電流を考慮してい
ない。即ち、周波数を変えて見かけ上の消費電流を減ら
しているだけなので、昇圧回路全体の動作時の消費電流
は減少しない。
イッチのゲート容量Cp駆動分の消費電流を考慮してい
ない。即ち、周波数を変えて見かけ上の消費電流を減ら
しているだけなので、昇圧回路全体の動作時の消費電流
は減少しない。
【0020】また、MOSスイッチを直列にして電流駆
動能力を切り換えいるため、スイッチの総数が多くな
り、回路規模が大きくなる。さらに、特定の周波数を切
り換えて用いるので、汎用性に乏しいという問題もあ
る。
動能力を切り換えいるため、スイッチの総数が多くな
り、回路規模が大きくなる。さらに、特定の周波数を切
り換えて用いるので、汎用性に乏しいという問題もあ
る。
【0021】この発明は、このような背景の下になされ
たもので、動作時の消費電流が小さく、また回路規模が
小さく汎用性に富んだ昇圧回路を提供することを目的と
している。
たもので、動作時の消費電流が小さく、また回路規模が
小さく汎用性に富んだ昇圧回路を提供することを目的と
している。
【0022】
【課題を解決するための手段】請求項1に記載の発明の
要旨は、入力電圧を昇圧するコンデンサと、前記コンデ
ンサに電荷を充電する第1の切換手段と、前記コンデン
サから電荷を放電する第2の切換手段と、前記第1およ
び第2の切換手段に所定のタイミングで駆動信号を供給
する駆動手段とを具備し、前記第1および第2の切換手
段の各々は、互いに並列に接続された第1から第n(n
は2以上の整数)のスイッチ素子から構成され、昇圧能
力に応じて前記並列に接続されたスイッチ素子の数を変
更することを特徴とする昇圧回路に存する。また、請求
項2に記載の発明の要旨は、前記第1から第n(nは2
以上の整数)のスイッチ素子は、各々充電側MOSスイ
ッチと放電側MOSスイッチとから構成されることを特
徴とする請求項1に記載の昇圧回路に存する。 また、請
求項3に記載の発明の要旨は、入力電圧を昇圧するコン
デンサと、前記コンデンサに電荷を充電する第1の切換
手段と、前記コンデンサから電荷を放電する第2の切換
手段と、前記第1および第2の切換手段に所定のタイミ
ングで駆動信号を供給する駆動手段とを具備し、前記第
1および第2の切換手段の各々は、互いに並列に接続さ
れた第1から第n(nは2以上の整数)のスイッチ素子
から構成され、前記第1から第n(nは2以上の整数)
のスイッチ素子は、各々充電側MOSスイッチと放電側
MOSスイッチとから構成され、前記入力電圧と昇圧電
圧と比較する比較手段を具備し、前記比較手段が求める
昇圧電圧の昇圧効率が第1の効率値を超える場合には前
記第1のスイッチ素子以外は充電側MOSスイッチと放
電側MOSスイッチとの何れもオフとし、前記昇圧効率
が前記第1の効率値以下になった場合には第2のスイッ
チ素子を動作状態とし、前記昇圧効率が前記第2の効率
値以下になった場合には第3のスイッチ素子を動作状態
とし、前記昇圧効率が前記第n−1の効率値以下になっ
た場合には第nのスイッチ素子を動作状態とすることを
特徴とする昇圧回路に存する。また、請求項4に記載の
発明の要旨は、前記各充電側MOSスイッチのゲート電
極と前記各放電側MOSスイッチのゲート電極とに供給
される前記駆動信号を制御するスイッチ制御手段を具備
し、前記スイッチ制御手段は、前記比較手段が求める昇
圧電圧の昇圧効率に応じて第1から第nのスイッチ素子
の各々の動作状態を制御することを特徴とする請求項3
に記載の昇圧回路に存する。また、請求項5に記載の発
明の要旨は、入力電圧を昇圧するコンデンサと、前記コ
ンデンサの一端に電荷を充電する第1の切換手段と、前
記コンデンサの他端から電荷を放電する第2の切換手段
と、前記第1および第2の切換手段に所定のタイミング
で駆動信号を供給する駆動手段とを具備し、前記第1お
よび第2の切換手段の各々は、充電側MOSスイッチと
放電側MOSスイッチとから構成され互いに並列に接続
された第1および第2のスイッチ素子から構成されるこ
とを特徴とする昇圧回路に存する。また、請求項6に記
載の発明の要旨は、入力電圧を昇圧するコンデンサと、
充電側MOSスイッチと放電側MOSスイッチとから構
成され互いに並列に接続された第1および第2のスイッ
チ素子から構成され、前記コンデンサに電荷を充電する
第1の切換手段と、充電側MOSスイッチと放電側MO
Sスイッチとから構成され互いに並列に接続された第1
および第2のスイッチ素子から構成され、前記コンデン
サから電荷を放電する第2の切換手段と、前記第1およ
び第2の切換手段に所定のタイミングで駆動信号を供給
する駆動手段と、前記入力電圧と昇圧電圧と比較する比
較手段と、前記各充電側MOSスイッチのゲート電極と
前記各放電側MOSスイッチのゲート電極とに供給され
る前記駆動信号を制御するスイッチ制御手段とを具備
し、前記比較手段が求める昇圧電圧の昇圧効率が90%
を越える場合に前記スイッチ制御手段は、前記第2のス
イッチ素子を構成する充電側MOSスイッチと放電側M
OSスイッチとの何れもオフとし、前記昇圧効率が90
%以下になった場合には前記第2のスイッチ素子を動作
状態とすることを特徴とする昇圧回路に存する。
要旨は、入力電圧を昇圧するコンデンサと、前記コンデ
ンサに電荷を充電する第1の切換手段と、前記コンデン
サから電荷を放電する第2の切換手段と、前記第1およ
び第2の切換手段に所定のタイミングで駆動信号を供給
する駆動手段とを具備し、前記第1および第2の切換手
段の各々は、互いに並列に接続された第1から第n(n
は2以上の整数)のスイッチ素子から構成され、昇圧能
力に応じて前記並列に接続されたスイッチ素子の数を変
更することを特徴とする昇圧回路に存する。また、請求
項2に記載の発明の要旨は、前記第1から第n(nは2
以上の整数)のスイッチ素子は、各々充電側MOSスイ
ッチと放電側MOSスイッチとから構成されることを特
徴とする請求項1に記載の昇圧回路に存する。 また、請
求項3に記載の発明の要旨は、入力電圧を昇圧するコン
デンサと、前記コンデンサに電荷を充電する第1の切換
手段と、前記コンデンサから電荷を放電する第2の切換
手段と、前記第1および第2の切換手段に所定のタイミ
ングで駆動信号を供給する駆動手段とを具備し、前記第
1および第2の切換手段の各々は、互いに並列に接続さ
れた第1から第n(nは2以上の整数)のスイッチ素子
から構成され、前記第1から第n(nは2以上の整数)
のスイッチ素子は、各々充電側MOSスイッチと放電側
MOSスイッチとから構成され、前記入力電圧と昇圧電
圧と比較する比較手段を具備し、前記比較手段が求める
昇圧電圧の昇圧効率が第1の効率値を超える場合には前
記第1のスイッチ素子以外は充電側MOSスイッチと放
電側MOSスイッチとの何れもオフとし、前記昇圧効率
が前記第1の効率値以下になった場合には第2のスイッ
チ素子を動作状態とし、前記昇圧効率が前記第2の効率
値以下になった場合には第3のスイッチ素子を動作状態
とし、前記昇圧効率が前記第n−1の効率値以下になっ
た場合には第nのスイッチ素子を動作状態とすることを
特徴とする昇圧回路に存する。また、請求項4に記載の
発明の要旨は、前記各充電側MOSスイッチのゲート電
極と前記各放電側MOSスイッチのゲート電極とに供給
される前記駆動信号を制御するスイッチ制御手段を具備
し、前記スイッチ制御手段は、前記比較手段が求める昇
圧電圧の昇圧効率に応じて第1から第nのスイッチ素子
の各々の動作状態を制御することを特徴とする請求項3
に記載の昇圧回路に存する。また、請求項5に記載の発
明の要旨は、入力電圧を昇圧するコンデンサと、前記コ
ンデンサの一端に電荷を充電する第1の切換手段と、前
記コンデンサの他端から電荷を放電する第2の切換手段
と、前記第1および第2の切換手段に所定のタイミング
で駆動信号を供給する駆動手段とを具備し、前記第1お
よび第2の切換手段の各々は、充電側MOSスイッチと
放電側MOSスイッチとから構成され互いに並列に接続
された第1および第2のスイッチ素子から構成されるこ
とを特徴とする昇圧回路に存する。また、請求項6に記
載の発明の要旨は、入力電圧を昇圧するコンデンサと、
充電側MOSスイッチと放電側MOSスイッチとから構
成され互いに並列に接続された第1および第2のスイッ
チ素子から構成され、前記コンデンサに電荷を充電する
第1の切換手段と、充電側MOSスイッチと放電側MO
Sスイッチとから構成され互いに並列に接続された第1
および第2のスイッチ素子から構成され、前記コンデン
サから電荷を放電する第2の切換手段と、前記第1およ
び第2の切換手段に所定のタイミングで駆動信号を供給
する駆動手段と、前記入力電圧と昇圧電圧と比較する比
較手段と、前記各充電側MOSスイッチのゲート電極と
前記各放電側MOSスイッチのゲート電極とに供給され
る前記駆動信号を制御するスイッチ制御手段とを具備
し、前記比較手段が求める昇圧電圧の昇圧効率が90%
を越える場合に前記スイッチ制御手段は、前記第2のス
イッチ素子を構成する充電側MOSスイッチと放電側M
OSスイッチとの何れもオフとし、前記昇圧効率が90
%以下になった場合には前記第2のスイッチ素子を動作
状態とすることを特徴とする昇圧回路に存する。
【0023】この発明によれば、入力電圧を昇圧するコ
ンデンサとコンデンサに電荷を充電する第1の切換手段
とコンデンサから電荷を放電する第2の切換手段と第1
および第2の切換手段に所定のタイミングで駆動信号を
供給する駆動手段とから成る昇圧回路において、第1お
よび第2の切換手段の各々を、互いに並列に接続された
第1から第nのスイッチ素子から構成する。また、第1
から第nのスイッチ素子を、各々充電側MOSスイッチ
と放電側MOSスイッチとによって構成する。この場
合、比較手段によって入力電圧と昇圧電圧とを比較し、
比較手段が求める昇圧電圧の昇圧効率が第1の効率値を
越える場合には第1のスイッチ素子以外は充電側MOS
スイッチと放電側MOSスイッチとの何れもオフとし、
昇圧効率が第1の効率値以下になった場合には第2のス
イッチ素子を動作状態とし、以下昇圧効率が第2の効率
値以下になった場合には第3のスイッチ素子を動作状態
とし・・・、昇圧効率が第n−1の効率値以下になった
場合には第nのスイッチ素子を動作状態とする。また、
比較手段が求める昇圧電圧の昇圧効率に応じて、スイッ
チ制御手段が第1から第nのスイッチ素子の各々の各充
電側MOSスイッチのゲート電極と各放電側MOSスイ
ッチのゲート電極とに供給される駆動信号を制御する。
あるいは、入力電圧を昇圧するコンデンサとコンデンサ
に電荷を充電する第1の切換手段とコンデンサから電荷
を放電する第2の切換手段と第1および第2の切換手段
に所定のタイミングで駆動信号を供給する駆動手段とか
ら成る昇圧回路において、第1および第2の切換手段の
各々を、充電側MOSスイッチと放電側MOSスイッチ
とから構成され互いに並列に接続された第1および第2
のスイッチ素子から構成する。この場合、比較手段は入
力電圧と昇圧電圧と比較し、比較手段が求める昇圧電圧
の昇圧効率が90%を越える場合にスイッチ制御手段
は、第2のスイッチ素子を構成する充電側MOSスイッ
チと放電側MOSスイッチとの何れもオフとし、昇圧効
率が90%以下になった場合には第2のスイッチ素子を
動作状態とする。
ンデンサとコンデンサに電荷を充電する第1の切換手段
とコンデンサから電荷を放電する第2の切換手段と第1
および第2の切換手段に所定のタイミングで駆動信号を
供給する駆動手段とから成る昇圧回路において、第1お
よび第2の切換手段の各々を、互いに並列に接続された
第1から第nのスイッチ素子から構成する。また、第1
から第nのスイッチ素子を、各々充電側MOSスイッチ
と放電側MOSスイッチとによって構成する。この場
合、比較手段によって入力電圧と昇圧電圧とを比較し、
比較手段が求める昇圧電圧の昇圧効率が第1の効率値を
越える場合には第1のスイッチ素子以外は充電側MOS
スイッチと放電側MOSスイッチとの何れもオフとし、
昇圧効率が第1の効率値以下になった場合には第2のス
イッチ素子を動作状態とし、以下昇圧効率が第2の効率
値以下になった場合には第3のスイッチ素子を動作状態
とし・・・、昇圧効率が第n−1の効率値以下になった
場合には第nのスイッチ素子を動作状態とする。また、
比較手段が求める昇圧電圧の昇圧効率に応じて、スイッ
チ制御手段が第1から第nのスイッチ素子の各々の各充
電側MOSスイッチのゲート電極と各放電側MOSスイ
ッチのゲート電極とに供給される駆動信号を制御する。
あるいは、入力電圧を昇圧するコンデンサとコンデンサ
に電荷を充電する第1の切換手段とコンデンサから電荷
を放電する第2の切換手段と第1および第2の切換手段
に所定のタイミングで駆動信号を供給する駆動手段とか
ら成る昇圧回路において、第1および第2の切換手段の
各々を、充電側MOSスイッチと放電側MOSスイッチ
とから構成され互いに並列に接続された第1および第2
のスイッチ素子から構成する。この場合、比較手段は入
力電圧と昇圧電圧と比較し、比較手段が求める昇圧電圧
の昇圧効率が90%を越える場合にスイッチ制御手段
は、第2のスイッチ素子を構成する充電側MOSスイッ
チと放電側MOSスイッチとの何れもオフとし、昇圧効
率が90%以下になった場合には第2のスイッチ素子を
動作状態とする。
【0024】
【発明の実施の形態】A.第1の実施の形態 以下に、本発明について説明する。図1は、本発明の第
1の実施の形態にかかる昇圧回路の構成を示す接続図で
ある。図1においてP1は入力電圧VREFが供給される入
力端子、P2は出力電圧が出力される出力端子である。こ
の出力端子P1は、入力端子P2の2倍の電圧を出力す
る。
1の実施の形態にかかる昇圧回路の構成を示す接続図で
ある。図1においてP1は入力電圧VREFが供給される入
力端子、P2は出力電圧が出力される出力端子である。こ
の出力端子P1は、入力端子P2の2倍の電圧を出力す
る。
【0025】M1〜M8は、各々充放電用のMOSスイ
ッチであり、MOSスイッチM1とM2、MOSスイッ
チM3とM4、MOSスイッチM5とM6、そしてMO
SスイッチM7とM8とは、それぞれ並列に接続されて
いる。
ッチであり、MOSスイッチM1とM2、MOSスイッ
チM3とM4、MOSスイッチM5とM6、そしてMO
SスイッチM7とM8とは、それぞれ並列に接続されて
いる。
【0026】これらMOSスイッチM1とM2ならびに
MOSスイッチM7とM8がオンになることでコンデン
サCaに充電し、MOSスイッチM3とM4ならびにMO
SスイッチM5とM6がオンになることでコンデンサC
aから放電する。
MOSスイッチM7とM8がオンになることでコンデン
サCaに充電し、MOSスイッチM3とM4ならびにMO
SスイッチM5とM6がオンになることでコンデンサC
aから放電する。
【0027】タイミング生成回路2は、所定のタイミン
グで上述のMOSスイッチM1〜M8のオン/オフを制
御する。比較演算回路1には入力電圧VREFと出力電圧
VOUTとが入力されて、所望の昇圧電圧が出力されてい
るかを監視する。
グで上述のMOSスイッチM1〜M8のオン/オフを制
御する。比較演算回路1には入力電圧VREFと出力電圧
VOUTとが入力されて、所望の昇圧電圧が出力されてい
るかを監視する。
【0028】スイッチ制御回路3は2つのゲート素子、
オアゲートG1とアンドゲートG2とから構成され、比較
演算回路1の出力に基づいて、タイミング生成回路2か
ら各MOSスイッチM1〜M8のゲート電極に供給され
る信号を制御する。
オアゲートG1とアンドゲートG2とから構成され、比較
演算回路1の出力に基づいて、タイミング生成回路2か
ら各MOSスイッチM1〜M8のゲート電極に供給され
る信号を制御する。
【0029】このオアゲートG1の入力端の一方には、
コンデンサCaを放電するMOSスイッチM4ならびに
M6のゲート電極に印加される信号f1が入力され、入力
端の他方には比較演算回路1の出力信号が入力される。
コンデンサCaを放電するMOSスイッチM4ならびに
M6のゲート電極に印加される信号f1が入力され、入力
端の他方には比較演算回路1の出力信号が入力される。
【0030】またアンドゲートG2の入力端の一方に
は、コンデンサCaに充電するMOSスイッチM2なら
びにM8のデート電極に印加される信号f2が入力さ
れ、入力端の他方には比較演算回路1の反転出力信号が
入力される。
は、コンデンサCaに充電するMOSスイッチM2なら
びにM8のデート電極に印加される信号f2が入力さ
れ、入力端の他方には比較演算回路1の反転出力信号が
入力される。
【0031】ここで、昇圧効率を90%以上を設定した
場合の本実施の形態の動作について説明する。この場
合、出力電圧VOUTの1/2の電圧と入力電圧VREFの9
/10レベルとを比較して、VOUT/2>9・VREF/1
0である場合に、比較演算回路1の出力レベルが“H
(High)”となるように設定する。
場合の本実施の形態の動作について説明する。この場
合、出力電圧VOUTの1/2の電圧と入力電圧VREFの9
/10レベルとを比較して、VOUT/2>9・VREF/1
0である場合に、比較演算回路1の出力レベルが“H
(High)”となるように設定する。
【0032】例えば、本実施の形態に負荷が接続されて
いない状況では、電流が出力される必要がない。従って
昇圧電圧も2・VREFとなり、昇圧効率も殆ど100%に
近い値となる。このため、比較演算回路1の出力は
“H”となる。
いない状況では、電流が出力される必要がない。従って
昇圧電圧も2・VREFとなり、昇圧効率も殆ど100%に
近い値となる。このため、比較演算回路1の出力は
“H”となる。
【0033】この時、MOSスイッチM1、M3、M5
ならびにM7はタイミング生成回路2の出力信号f1、
f2に関らずオフとなる。即ち、タイミング生成回路2
やオアゲートG1、アンドゲートG2が駆動すべきMOS
スイッチのゲート数は半分になる。このため、MOSス
イッチのソース−ドレインの寄生容量Cp(上述の式
(2)参照)が半分となるので、消費電流も半分に近い
値となる。
ならびにM7はタイミング生成回路2の出力信号f1、
f2に関らずオフとなる。即ち、タイミング生成回路2
やオアゲートG1、アンドゲートG2が駆動すべきMOS
スイッチのゲート数は半分になる。このため、MOSス
イッチのソース−ドレインの寄生容量Cp(上述の式
(2)参照)が半分となるので、消費電流も半分に近い
値となる。
【0034】次に、本実施の形態に負荷が接続された場
合について説明する。出力電流の増加に伴って、MOS
スイッチの抵抗の損失等により出力電圧VOUTが下が
り、90%以下の昇圧効率になると、比較演算回路1の
出力が“L”となる。
合について説明する。出力電流の増加に伴って、MOS
スイッチの抵抗の損失等により出力電圧VOUTが下が
り、90%以下の昇圧効率になると、比較演算回路1の
出力が“L”となる。
【0035】従って、オアゲートG1ならびにアンドゲ
ートG2の働きによりタイミング生成回路2の出力信号
f1ならびにf2は、直接MOSスイッチM3、M5ある
いはMOSスイッチM1、M7のゲート電極に印加され
る。このため、MOSスイッチ全体の抵抗値を下げて電
流駆動能力を増加させるので、電流駆動能力が維持され
る。
ートG2の働きによりタイミング生成回路2の出力信号
f1ならびにf2は、直接MOSスイッチM3、M5ある
いはMOSスイッチM1、M7のゲート電極に印加され
る。このため、MOSスイッチ全体の抵抗値を下げて電
流駆動能力を増加させるので、電流駆動能力が維持され
る。
【0036】即ち本実施の形態では、昇圧用コンデンサ
を充放電するMOSスイッチを分割して制御し、負荷に
応じて駆動するゲート負荷を変えている。このため、昇
圧回路の動作電流中で大きな割合を占めているゲートの
駆動電流を状況に応じて減らすことが可能である。ま
た、比較演算回路にヒステリシスを持たせることによ
り、上述の切り換えをより安定して行なうことも可能に
なる。
を充放電するMOSスイッチを分割して制御し、負荷に
応じて駆動するゲート負荷を変えている。このため、昇
圧回路の動作電流中で大きな割合を占めているゲートの
駆動電流を状況に応じて減らすことが可能である。ま
た、比較演算回路にヒステリシスを持たせることによ
り、上述の切り換えをより安定して行なうことも可能に
なる。
【0037】B.第2の実施の形態 図2は、本発明の第2の実施の形態にかかる昇圧回路の
構成を示す接続図である。上述の第1の実施の形態で
は、2倍昇圧回路においてMOSスイッチを2つに分割
した例を挙げて説明した。本発明は図2に示すようにn
倍昇圧回路に適用することも可能であり、スイッチをm
分割することも可能である。
構成を示す接続図である。上述の第1の実施の形態で
は、2倍昇圧回路においてMOSスイッチを2つに分割
した例を挙げて説明した。本発明は図2に示すようにn
倍昇圧回路に適用することも可能であり、スイッチをm
分割することも可能である。
【0038】n倍昇圧回路では、図2に示すようにn−
1個の昇圧用コンデンサが必要で、各コンデンサの両端
の各々に2つの電位を選択するスイッチSWaあるいは
SWbが接続された構成となり、2倍昇圧回路が直列に
接続される。
1個の昇圧用コンデンサが必要で、各コンデンサの両端
の各々に2つの電位を選択するスイッチSWaあるいは
SWbが接続された構成となり、2倍昇圧回路が直列に
接続される。
【0039】図3および図4は、スイッチSWaおよび
スイッチSWbの詳細な構成を示す接続図であり、図3
はスイッチSWaの構成を示し、図4はスイッチSWb
の構成を示している。
スイッチSWbの詳細な構成を示す接続図であり、図3
はスイッチSWaの構成を示し、図4はスイッチSWb
の構成を示している。
【0040】図3および図4に示すようにスイッチSW
aあるいはSWbは、各々m分割されたPチャネルMO
Sトランジスタ(MP1からMPm)、あるいはNチャ
ネルMOSトランジスタ(MN1からMNm)から構成
されている。
aあるいはSWbは、各々m分割されたPチャネルMO
Sトランジスタ(MP1からMPm)、あるいはNチャ
ネルMOSトランジスタ(MN1からMNm)から構成
されている。
【0041】各スイッチSWaあるいはSWbは、発振回
路5の出力に基づいて駆動される。この駆動タイミング
は、昇圧回路の出力電圧VOUTが供給されているmビット
A/D(Analog/Digital:アナログ−ディジタル変
換回路)4が、スイッチ制御回路6を介して制御する。
路5の出力に基づいて駆動される。この駆動タイミング
は、昇圧回路の出力電圧VOUTが供給されているmビット
A/D(Analog/Digital:アナログ−ディジタル変
換回路)4が、スイッチ制御回路6を介して制御する。
【0042】このように本実施の形態では、負荷駆動に
よる昇圧状況に応じて、昇圧回路を駆動するMOSスイ
ッチの抵抗値と、その駆動ゲート容量を変えることで、
無駄な動作による消費電流やノイズを抑えている。
よる昇圧状況に応じて、昇圧回路を駆動するMOSスイ
ッチの抵抗値と、その駆動ゲート容量を変えることで、
無駄な動作による消費電流やノイズを抑えている。
【0043】
【発明の効果】以上説明したように、この発明によれ
ば、入力電圧を昇圧するコンデンサとコンデンサに電荷
を充電する第1の切換手段とコンデンサから電荷を放電
する第2の切換手段と第1および第2の切換手段に所定
のタイミングで駆動信号を供給する駆動手段とから成る
昇圧回路において、第1および第2の切換手段の各々
を、互いに並列に接続された第1から第nのスイッチ素
子から構成する。また、第1から第nのスイッチ素子
を、各々充電側MOSスイッチと放電側MOSスイッチ
とによって構成する。この場合、比較手段によって入力
電圧と昇圧電圧とを比較し、比較手段が求める昇圧電圧
の昇圧効率が第1の効率値を越える場合には第1のスイ
ッチ素子以外は充電側MOSスイッチと放電側MOSス
イッチとの何れもオフとし、昇圧効率が第1の効率値以
下になった場合には第2のスイッチ素子を動作状態と
し、以下昇圧効率が第2の効率値以下になった場合には
第3のスイッチ素子を動作状態とし・・・、昇圧効率が
第n−1の効率値以下になった場合には第nのスイッチ
素子を動作状態とする。また、比較手段が求める昇圧電
圧の昇圧効率に応じて、スイッチ制御手段が第1から第
nのスイッチ素子の各々の各充電側MOSスイッチのゲ
ート電極と各放電側MOSスイッチのゲート電極とに供
給される駆動信号を制御するので、動作時の消費電流が
小さい昇圧回路が実現可能であるという効果が得られ
る。あるいは、入力電圧を昇圧するコンデンサとコンデ
ンサに電荷を充電する第1の切換手段とコンデンサから
電荷を放電する第2の切換手段と第1および第2の切換
手段に所定のタイミングで駆動信号を供給する駆動手段
とから成る昇圧回路において、第1および第2の切換手
段の各々を、充電側MOSスイッチと放電側MOSスイ
ッチとから構成され互いに並列に接続された第1および
第2のスイッチ素子から構成する。この場合、比較手段
は入力電圧と昇圧電圧と比較し、比較手段が求める昇圧
電圧の昇圧効率が90%を越える場合にスイッチ制御手
段は、第2のスイッチ素子を構成する充電側MOSスイ
ッチと放電側MOSスイッチとの何れもオフとし、昇圧
効率が90%以下になった場合には第2のスイッチ素子
を動作状態とするので、回路規模が小さく汎用性に富ん
だ昇圧回路が実現可能であるという効果が得られる。
ば、入力電圧を昇圧するコンデンサとコンデンサに電荷
を充電する第1の切換手段とコンデンサから電荷を放電
する第2の切換手段と第1および第2の切換手段に所定
のタイミングで駆動信号を供給する駆動手段とから成る
昇圧回路において、第1および第2の切換手段の各々
を、互いに並列に接続された第1から第nのスイッチ素
子から構成する。また、第1から第nのスイッチ素子
を、各々充電側MOSスイッチと放電側MOSスイッチ
とによって構成する。この場合、比較手段によって入力
電圧と昇圧電圧とを比較し、比較手段が求める昇圧電圧
の昇圧効率が第1の効率値を越える場合には第1のスイ
ッチ素子以外は充電側MOSスイッチと放電側MOSス
イッチとの何れもオフとし、昇圧効率が第1の効率値以
下になった場合には第2のスイッチ素子を動作状態と
し、以下昇圧効率が第2の効率値以下になった場合には
第3のスイッチ素子を動作状態とし・・・、昇圧効率が
第n−1の効率値以下になった場合には第nのスイッチ
素子を動作状態とする。また、比較手段が求める昇圧電
圧の昇圧効率に応じて、スイッチ制御手段が第1から第
nのスイッチ素子の各々の各充電側MOSスイッチのゲ
ート電極と各放電側MOSスイッチのゲート電極とに供
給される駆動信号を制御するので、動作時の消費電流が
小さい昇圧回路が実現可能であるという効果が得られ
る。あるいは、入力電圧を昇圧するコンデンサとコンデ
ンサに電荷を充電する第1の切換手段とコンデンサから
電荷を放電する第2の切換手段と第1および第2の切換
手段に所定のタイミングで駆動信号を供給する駆動手段
とから成る昇圧回路において、第1および第2の切換手
段の各々を、充電側MOSスイッチと放電側MOSスイ
ッチとから構成され互いに並列に接続された第1および
第2のスイッチ素子から構成する。この場合、比較手段
は入力電圧と昇圧電圧と比較し、比較手段が求める昇圧
電圧の昇圧効率が90%を越える場合にスイッチ制御手
段は、第2のスイッチ素子を構成する充電側MOSスイ
ッチと放電側MOSスイッチとの何れもオフとし、昇圧
効率が90%以下になった場合には第2のスイッチ素子
を動作状態とするので、回路規模が小さく汎用性に富ん
だ昇圧回路が実現可能であるという効果が得られる。
【0044】即ち、本発明では従来の回路とは異なり、
昇圧回路の周波数を変えることなく、負荷に応じて昇圧
回路の駆動能力ならびに動作するMOSスイッチの総ゲ
ート容量を変え、消費電流を抑えている。
昇圧回路の周波数を変えることなく、負荷に応じて昇圧
回路の駆動能力ならびに動作するMOSスイッチの総ゲ
ート容量を変え、消費電流を抑えている。
【0045】また、MOSスイッチを分割することによ
り実施できるので、従来と変らない規模で実施できる。
さらに、従来のように周波数を変えて消費電流を抑える
必要がなく、既存のタイミング回路に数個のゲートと比
較回路を追加して実施できるので、汎用性が高い。
り実施できるので、従来と変らない規模で実施できる。
さらに、従来のように周波数を変えて消費電流を抑える
必要がなく、既存のタイミング回路に数個のゲートと比
較回路を追加して実施できるので、汎用性が高い。
【図1】 本発明の第1の実施の形態にかかる昇圧回路
の構成を示す接続図である。
の構成を示す接続図である。
【図2】 本発明の第2の実施の形態にかかる昇圧回路
の構成を示す接続図である。
の構成を示す接続図である。
【図3】 同実施の形態における、スイッチSWaの詳
細な構成を示す接続図である。
細な構成を示す接続図である。
【図4】 同実施の形態における、スイッチSWbの詳
細な構成を示す接続図である。
細な構成を示す接続図である。
【図5】 従来から用いられている昇圧回路の原理を示
す接続図である。
す接続図である。
【図6】 図5に示したような昇圧原理を用いた2倍昇
圧回路の例を示す接続図である。
圧回路の例を示す接続図である。
【図7】 電流能力や周波数を選択することにより消費
電流を抑える昇圧回路の構成例を示す接続図である。
電流を抑える昇圧回路の構成例を示す接続図である。
1 比較演算回路(比較手段) 2 タイミング発生回路(駆動手段) 3 スイッチ制御回路(スイッチ制御手段) 4 mビットA/D(比較手段) 5 発振回路(駆動手段) 6 スイッチ制御回路(スイッチ制御手段) Ca コンデンサ M1、M2、M7、M8 NチャネルMOSスイッチ
(MOSスイッチ) M3、M4、M5、M6 PチャネルMOSスイッチ
(MOSスイッチ) MN NチャネルMOSスイッチ(MOSスイッチ) MP PチャネルMOSスイッチ(MOSスイッチ) SWa スイッチ(第2の切換手段) SWb スイッチ(第1の切換手段)
(MOSスイッチ) M3、M4、M5、M6 PチャネルMOSスイッチ
(MOSスイッチ) MN NチャネルMOSスイッチ(MOSスイッチ) MP PチャネルMOSスイッチ(MOSスイッチ) SWa スイッチ(第2の切換手段) SWb スイッチ(第1の切換手段)
Claims (6)
- 【請求項1】 入力電圧を昇圧するコンデンサと、 前記コンデンサに電荷を充電する第1の切換手段と、 前記コンデンサから電荷を放電する第2の切換手段と、 前記第1および第2の切換手段に所定のタイミングで駆
動信号を供給する駆動手段とを具備し、 前記第1および第2の切換手段の各々は、互いに並列に
接続された第1から第n(nは2以上の整数)のスイッ
チ素子から構成され、 昇圧能力に応じて前記並列に接続されたスイッチ素子の
数を変更することを特徴とする昇圧回路。 - 【請求項2】 前記第1から第n(nは2以上の整数)
のスイッチ素子は、 各々充電側MOSスイッチと放電側MOSスイッチとか
ら構成されることを特徴とする請求項1に記載の昇圧回
路。 - 【請求項3】 入力電圧を昇圧するコンデンサと、 前記コンデンサに電荷を充電する第1の切換手段と、 前記コンデンサから電荷を放電する第2の切換手段と、 前記第1および第2の切換手段に所定のタイミングで駆
動信号を供給する駆動手段とを具備し、 前記第1および第2の切換手段の各々は、互いに並列に
接続された第1から第n(nは2以上の整数)のスイッ
チ素子から構成され、 前記第1から第n(nは2以上の整数)のスイッチ素子
は、各々充電側MOSスイッチと放電側MOSスイッチ
とから構成され、 前記入力電圧と昇圧電圧と比較する比較手段を具備し、 前記比較手段が求める昇圧電圧の昇圧効率が第1の効率
値を超える場合には前記第1のスイッチ素子以外は充電
側MOSスイッチと放電側MOSスイッチとの何れもオ
フとし、 前記昇圧効率が前記第1の効率値以下になった場合には
第2のスイッチ素子を動作状態とし、 前記昇圧効率が前記第2の効率値以下になった場合には
第3のスイッチ素子を動作状態とし、 前記昇圧効率が前記第n−1の効率値以下になった場合
には第nのスイッチ素子を動作状態とすることを特徴と
する昇圧回路。 - 【請求項4】 前記各充電側MOSスイッチのゲート電
極と前記各放電側MOSスイッチのゲート電極とに供給
される前記駆動信号を制御するスイッチ制御手段を具備
し、 前記スイッチ制御手段は、 前記比較手段が求める昇圧電圧の昇圧効率に応じて第1
から第nのスイッチ素子の各々の動作状態を制御するこ
とを特徴とする請求項3に記載の昇圧回路。 - 【請求項5】 入力電圧を昇圧するコンデンサと、 前記コンデンサの一端に電荷を充電する第1の切換手段
と、 前記コンデンサの他端から電荷を放電する第2の切換手
段と、 前記第1および第2の切換手段に所定のタイミングで駆
動信号を供給する駆動手段とを具備し、 前記第1および第2の切換手段の各々は、充電側MOS
スイッチと放電側MOSスイッチとから構成され互いに
並列に接続された第1および第2のスイッチ素子から構
成されることを特徴とする昇圧回路。 - 【請求項6】 入力電圧を昇圧するコンデンサと、 充電側MOSスイッチと放電側MOSスイッチとから構
成され互いに並列に接続された第1および第2のスイッ
チ素子から構成され、前記コンデンサに電荷を充電する
第1の切換手段と、 充電側MOSスイッチと放電側MOSスイッチとから構
成され互いに並列に接続された第1および第2のスイッ
チ素子から構成され、前記コンデンサから電荷を放電す
る第2の切換手段と、 前記第1および第2の切換手段に所定のタイミングで駆
動信号を供給する駆動手段と、 前記入力電圧と昇圧電圧と比較する比較手段と、 前記各充電側MOSスイッチのゲート電極と前記各放電
側MOSスイッチのゲート電極とに供給される前記駆動
信号を制御するスイッチ制御手段とを具備し、 前記比較手段が求める昇圧電圧の昇圧効率が90%を越
える場合に前記スイッチ制御手段は、前記第2のスイッ
チ素子を構成する充電側MOSスイッチと放電側MOS
スイッチとの何れもオフとし、 前記昇圧効率が90%以下になった場合には前記第2の
スイッチ素子を動作状態とすることを特徴とする昇圧回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32970797A JP3180898B2 (ja) | 1997-11-14 | 1997-11-14 | 昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32970797A JP3180898B2 (ja) | 1997-11-14 | 1997-11-14 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150943A JPH11150943A (ja) | 1999-06-02 |
JP3180898B2 true JP3180898B2 (ja) | 2001-06-25 |
Family
ID=18224379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32970797A Expired - Fee Related JP3180898B2 (ja) | 1997-11-14 | 1997-11-14 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3180898B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6017751B1 (ja) * | 2015-06-19 | 2016-11-02 | 日本写真印刷株式会社 | 円偏光板付きタッチセンサ及び画像表示装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA01013024A (es) * | 1999-06-25 | 2002-06-04 | The Board Of Trustees Of The | Convertidor de energia conmutado dinamico. |
US7355732B2 (en) | 2000-12-22 | 2008-04-08 | Ricoh Company, Ltd. | Printing mechanism for wireless devices |
JPWO2002061931A1 (ja) * | 2001-01-30 | 2004-06-03 | 株式会社ルネサステクノロジ | 昇圧型電源回路および液晶表示装置並びに携帯用電子機器 |
JP4674985B2 (ja) * | 2001-03-29 | 2011-04-20 | 三菱電機株式会社 | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 |
US6995995B2 (en) * | 2003-12-03 | 2006-02-07 | Fairchild Semiconductor Corporation | Digital loop for regulating DC/DC converter with segmented switching |
JP2007202317A (ja) * | 2006-01-27 | 2007-08-09 | Rohm Co Ltd | チャージポンプ回路及びこれを備えた電気機器 |
GB0715254D0 (en) * | 2007-08-03 | 2007-09-12 | Wolfson Ltd | Amplifier circuit |
-
1997
- 1997-11-14 JP JP32970797A patent/JP3180898B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6017751B1 (ja) * | 2015-06-19 | 2016-11-02 | 日本写真印刷株式会社 | 円偏光板付きタッチセンサ及び画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH11150943A (ja) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7505290B2 (en) | Power supply apparatus including charge-pump type step-up circuit having different discharging time constants | |
KR100524985B1 (ko) | 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 | |
US5426334A (en) | Micropower gate charge pump for power MOSFETS | |
US7541859B2 (en) | Charge pump circuit | |
US5563779A (en) | Method and apparatus for a regulated supply on an integrated circuit | |
JP3675454B2 (ja) | 昇圧回路、半導体装置及び表示装置 | |
US6960955B2 (en) | Charge pump-type booster circuit | |
US7986131B2 (en) | Booster power supply circuit and control method therefor and driver IC | |
US7737767B2 (en) | Control circuit and control method for charge pump circuit | |
US6738271B2 (en) | Charge pump circuit DC/DC converter and power supply apparatus for liquid crystal device | |
US20020051372A1 (en) | Voltage drop DC-DC converter | |
KR101579838B1 (ko) | 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템 | |
US7605641B2 (en) | Apparatus comprising a charge pump and LCD driver comprising such an apparatus | |
JP3675457B2 (ja) | 昇圧クロック生成回路及び半導体装置 | |
JP2000166220A (ja) | 電源回路それを用いた表示装置及び電子機器 | |
JPH07255167A (ja) | 容量性負荷駆動用dc−dcブーストコンバータ | |
JP3180898B2 (ja) | 昇圧回路 | |
JPH11219147A (ja) | 表示装置 | |
KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
US20050012542A1 (en) | Power supply | |
US8143938B2 (en) | Boost circuit and liquid crystal display device using boost circuit | |
JP3661856B2 (ja) | 降圧dc/dcコンバータ | |
US7138971B2 (en) | Power supply circuit for driving liquid crystal display | |
JP2003088103A (ja) | チャージポンプ方式電源回路 | |
CN100386960C (zh) | 半导体装置及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |