KR100499841B1 - 트랜지스터 회로 - Google Patents

트랜지스터 회로 Download PDF

Info

Publication number
KR100499841B1
KR100499841B1 KR10-2003-0015975A KR20030015975A KR100499841B1 KR 100499841 B1 KR100499841 B1 KR 100499841B1 KR 20030015975 A KR20030015975 A KR 20030015975A KR 100499841 B1 KR100499841 B1 KR 100499841B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
tft
current
capacity
Prior art date
Application number
KR10-2003-0015975A
Other languages
English (en)
Other versions
KR20030074451A (ko
Inventor
진노유시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030074451A publication Critical patent/KR20030074451A/ko
Application granted granted Critical
Publication of KR100499841B1 publication Critical patent/KR100499841B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

동작 확인을 용이하게 한다. 제2 TFT(40)에는, 그 게이트 드레인 사이에 필연적으로 형성되는 트랜지스터 용량 Cdtr을 크게 하고 있다. 따라서, 이 TFT(10)를 온하고, 이 트랜지스터 용량 Cdtr에 전하를 충전하여, 충전된 전하를 검출함으로써, TFT(40)의 동작 확인을 행할 수 있다.

Description

트랜지스터 회로{TRANSISTOR CIRCUIT}
각종 소자를 구동하기 위한 트랜지스터 회로, 특히 그 동작 검사를 용이하게 한 것에 관한 것이다.
종래, 표시 장치나 센서 등에서는, 전류의 공급 또는 추출을 제어하기 위해, 트랜지스터를 이용하고 있다.
예를 들면, 평면 표시 장치 패널의 하나로서, 유기 EL 디스플레이 패널이 있으며, 이 유기 EL 디스플레이는, 유기 EL 소자를 화소로 하여, 이것을 다수 매트릭스 형상으로 배치하여 구성된다. 또한, 이 유기 EL 소자의 구동 방법으로서, 액티브 매트릭스 방식이 있으며, 화소마다 스위치용의 트랜지스터를 설치하고, 그 트랜지스터를 제어하여, 각 화소의 표시를 컨트롤하고 있다.
도 5에, 종래의 박막 트랜지스터(TFT)를 이용한 유기 EL 패널에서의 화소 회로의 구성예를 도시한다. 유기 EL 패널은 이러한 화소를 매트릭스 배치하여 구성된다.
행 방향으로 연장되는 게이트선에는, 게이트선에 의해 선택되는 n채널 박막 트랜지스터인 제1 TFT(10)의 게이트가 접속되어 있다. 이 제1 TFT(10)의 드레인에는 열 방향으로 연장되는 데이터선 DL이 접속되어 있고, 그 소스에는 타단이 저전압의 전원인 용량선 SL에 접속된 유지 용량 CS가 접속되어 있다. 또한, 제1 TFT(10)의 소스와 유지 용량 CS의 접속점은, p채널 박막 트랜지스터인 제2 TFT(40)의 게이트에 접속되어 있다. 그리고, 이 제2 TFT(40)의 소스가 전원선 VL에 접속되고, 드레인이 유기 EL 소자 EL에 접속되어 있다. 또한, 유기 EL 소자 EL의 타단은 캐소드 전원 CV에 접속되어 있다.
따라서, 게이트선 GL이 H 레벨일 때에 제1 TFT(10)가 온으로 되고, 그 때의 데이터선 DL의 데이터가 유지 용량 CS에 유지된다. 그리고, 이 유지 용량 CS에 유지되어 있는 데이터(전위)에 따라 제2 TFT(40)의 전류가 제어되고, 이 제2 TFT(40)의 전류에 따라 유기 EL 소자 EL에 전류가 흘러 발광한다.
그리고, 제1 TFT(10)가 온하고 있을 때에 데이터선 DL에, 그 화소에 대응하는 비디오 신호가 공급된다. 따라서, 데이터선 DL에 공급되는 비디오 신호에 따라 유지 용량 CS가 충전되고, 이에 의해 제2 TFT(40)가 대응하는 전류를 흘려, 유기 EL 소자 EL의 휘도 제어가 행해진다. 즉, 제2 TFT(40)의 게이트 전위를 제어하여 유기 EL 소자에 흐르는 전류를 제어하여 각 화소의 계조 표시가 행해진다.
이러한 유기 EL 패널에서, 그 제조 프로세스에서, 화소마다 형성하는 2개의 TFT 등에 결함이 발생하여, 소정의 표시를 행할 수 없는 화소가 생긴다. 이러한 점 결함이 발생하는 것을 완전하게 방지하는 것은 어려워, 소정 확률로 발생한다. 그리고, 그 결함이 비표시의 암점이면, 눈으로 인식하기 어렵기 때문에, 레이저에 의해 배선을 절단하는 등의 방법으로 결함 화소의 암점화를 행하고 있다.
이 때문에, 화소마다의 동작 검사를 행할 필요가 있다. 이 검사로서, 진공 중에서 전자선 등을 조사하여, 화소마다에서 반사된 2차 전자를 광 검출기 등으로 검출하여, 동작을 확인하는 방법이 있지만, 이것은 시간이 걸려 비효율적이다.
한편, LCD에서는, 화소 전극이 형성된 단계에서, 스위칭 소자를 온하여 보조 용량 및 화소 전극에 전압을 인가하고, 이에 의해 보조 용량에 충전된 전하량의 어레이 테스트가 행해지며, 이를 위한 어레이 테스터도 개발되어 있다.
그러나, 유기 EL 패널의 1화소는 2개의 TFT를 갖고 있으며, LCD의 어레이 테스트에서는, 제1 TFT의 출력 테스트는 할 수 있지만, 제2 TFT의 테스트, 즉 유기 EL 소자에의 전류 공급이 행해졌는지의 여부(발광이 행해졌는지의 여부)의 테스트를 행할 수 없다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 어레이 테스터를 이용하여 각 화소의 동작 테스트를 행하는 것을 가능하게 하기 위한 유기 EL 패널을 제공하는 것을 목적으로 한다.
본 발명은, 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와, 이 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에 발생하는 트랜지스터 용량이 5fF 이상인 것을 특징으로 한다.
이와 같이, 제2 트랜지스터의 용량을 크게 함으로써, 여기에 충전되는 전하를 판독하여, 트랜지스터의 동작을 확인할 수 있다.
또한, 상기 제1 트랜지스터의 타단 및 제2 트랜지스터의 게이트에는, 전하 유지용의 유지 용량이 접속되어 있는 것이 적합하다.
또한, 본 발명은, 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와, 이 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터와, 상기 제1 트랜지스터의 타단 및 제2 트랜지스터의 게이트에 접속된 전하 유지용의 유지 용량을 포함하며, 상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에 발생하는 트랜지스터 용량의 크기가, 상기 유지 용량의 용량의 5% 이상인 것을 특징으로 한다.
이와 같이, 제2 트랜지스터의 용량을 유지 용량에 대하여 어느 정도 이상으로 함으로써, 여기에 충전되는 전하를 판독하여, 트랜지스터의 동작을 확인할 수 있다.
또한, 본 발명은, 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와, 이 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에 발생하는 트랜지스터 용량을 증가시키는 용량 증가 수단을 갖는 것을 특징으로 한다.
이와 같이, 제2 트랜지스터(구동 트랜지스터)의 용량을 크게 함으로써, 여기에 충전되는 전하를 판독하여, 트랜지스터의 동작을 확인할 수 있다.
또한, 상기 용량 증가 수단은, 상기 제2 트랜지스터의 채널 영역의 일부를 평면적으로 확대하고, 채널 폭, 채널 길이를 유지하면서 채널 영역을 확대하여, 트랜지스터 용량을 크게 하는 것이 적합하다.
또한, 상기 제1 트랜지스터의 타단 및 제2 트랜지스터의 게이트에는, 전하 유지용의 유지 용량이 접속되어 있는 것이 적합하다.
또한, 상기 제1 트랜지스터의 일단이 접속되는 신호선은, 표시 데이터를 공급하는 데이터선이고, 상기 제2 트랜지스터는, 유지 용량에 유지된 전압에 따른 전류를 전원선으로부터 유기 EL 소자에 공급하는 것이 적합하다.
<실시예>
이하, 본 발명의 실시예에 대하여, 도면에 기초하여 설명한다.
도 1에, 유기 EL 표시 패널에서의 1화소의 트랜지스터 회로 구성을 도시한다. 이와 같이, 도 5와 마찬가지로, 각 화소는, 제1 TFT(10), 유지 용량 CS, 제2 TFT(40), 및 유기 EL 소자 EL을 갖는다. 그리고, 제2 TFT(40)는, 필연적으로 용량, 즉 제2 TFT(40)의 게이트·소스간 트랜지스터 용량 Cdtr을 갖고 있다.
본 실시예에서는, 제1 TFT(10)를 온하고, 유지 용량 CS 및 트랜지스터 용량 Cdtr에 전하를 충전하여, 트랜지스터 용량 Cdtr의 용량값을 검출함으로써, 제1 TFT(10) 및 제2 TFT(40)가 정상인지의 여부의 검사를 행한다.
즉, 데이터선 DL을 소정 전압으로 하여, 제1 TFT(10)를 온하고, 그 후 데이터선 DL로부터 충전된 전하량을 판독함으로써, 제1 TFT(10)가 정상인지의 여부를 검출할 수 있다.
여기서, 이 전하량은, 트랜지스터 용량 Cdtr에 충전된 것도 포함하고 있다. 따라서, 판독 전하량을 비교함으로써, 트랜지스터 Cdtr이 설정된 그대로인지의 여부를 검출할 수 있다. 즉, 제1 TFT(10)를 온으로 하고, 데이터선 DL의 전압을 Vt로 한 경우에 있어서, 용량선 SL과의 전위차를 Vt1, 전원선 VL과의 전위차를 Vt2로 하면, Qt=CS·Vt1+Cdtr·Vt2의 전하가 충전된다. 따라서, 이 전하량을 데이터선 DL을 통해 검출함으로써, 트랜지스터 용량 Cdtr의 검출을 행할 수 있다.
이것은, TFT의 게이트가 소스나 드레인과 단락되어 있거나, 소스, 채널, 드레인 등의 영역을 정상적으로 형성할 수 없었던 경우에는, Vt1이나 Cdtr이 변화되어, 트랜지스터의 전하량이 변화된다. 본 실시예에서는, 이 트랜지스터 용량 Cdtr×Vt2의 전하량을 검출함으로써 제2 TFT(40)가 정상인지의 여부, 즉 정상적으로 표시가 행해졌는지의 여부를 판정한다.
또한, 이 트랜지스터 용량 Cdtr의 검출은, 데이터선 DL을 통해, 충전 전하량을 판독해도 되고, 전원선 VL을 통해 판독해도 된다. 즉, 전원선 VL은, 트랜지스터 용량 Cdtr의 타단에 접속되어 있기 때문에, 여기에서 트랜지스터 용량 Cdtr에 충전되어 있는 전하량을 검출하는 것이 가능하다.
여기서, 상술한 검출에서, 유지 용량 CS에 변동이 있으면, 트랜지스터 용량 Cdtr의 변화를 검출할 수 없다. 통상, 유지 용량 CS는 100fF 정도이고, 트랜지스터 Cdtr은 수fF 정도로, 트랜지스터 용량 Cdtr의 유지 전하량의 검출이 어렵다.
따라서, 본 실시예에서는, 제2 TFT(40)의 트랜지스터 용량을 통상보다 증가시키고 있다. 이것은, 다음과 같은 방법에 의해 행해진다.
(i) 제2 TFT(40)의 채널 면적을 크게 함으로써 가능하다. 즉, 트랜지스터 용량 Cdtr은 다음과 같이 표현된다.
여기서, K는 소정의 상수이고, Sdtr은 채널 면적, ds는 게이트 산화막의 막 두께, n은 제2 TFT의 병렬 접속된 수, Wdtr은 채널 폭, LdTr은 채널 길이이다.
따라서, 토탈 채널 면적을 크게 함으로써, 트랜지스터 용량 Cdtr을 증대시킬 수 있다.
(ii) 또한, 게이트 산화막의 막 두께 ds를 작게 함으로써도, 트랜지스터 용량 Cdtr을 증대시킬 수 있다.
이러한 방법에 의해, 트랜지스터 용량 Cdtr을 5fF 이상, 바람직하게는 10fF 이상으로 하는 것이 적합하다. 또한, 유지 용량 CS와의 비 Cdtr/CS를 5% 이상(바람직하게는 10%)으로 설정함으로써, 확실한 트랜지스터 용량 Cdtr의 검출을 행할 수 있다.
또한, 적극적으로 트랜지스터 Cdtr을 증가시키는 수단을 강구하는 것도 적합하다.
도 2에는 일례의 구성이 도시되어 있으며, 다결정 실리콘 등으로 이루어지는 능동층(40a), 보다 구체적으로는 채널 영역의 형상을 변경하여, 그 면적을 증대시키고 있다. 즉, 전원선 VL에는, 능동층(40a)의 일단이 접속되고, 타단이 양극(50)에 접속되어 있다. 여기서, TFT는 능동층보다 게이트 전극이 위에 배치된 톱 게이트 구조를 갖고 있으며, 게이트 전극(40c)이 사이에 게이트 절연막을 끼고 능동층(40a)의 중앙 부분을 덮고 있다. 이 중앙 부분은 채널 영역이고, 그 양측이 소스 영역 및 드레인 영역이다.
그리고, 도 2에 도시한 바와 같이 채널 영역의 일부가 게이트 전극(40c)의 하측에서 면적이 확대되도록 팽출(膨出) 형성되어 있다. 이와 같이, 게이트 전극(40c) 아래의 채널 영역을 크게 함으로써, 제2 TFT(40)의 기능은 변경시키지 않고 그 트랜지스터 용량 Cdtr을 증대시킬 수 있다.
도 3은 다른 예를 도시하고 있으며, 이 예에서는, 게이트 전극(40c)의 일부로서, 능동층(40a)의 상방이 아닌 부분, 즉 제2 TFT(40)로부터 벗어난 부분에서, 게이트 전극(40c)을 전원선 VL의 아래까지 연장시키고 있다. 이에 의해, 전원선 VL과 게이트선(40c)이 층간 절연막을 개재하여 대향하게 되고, 여기에 용량이 형성된다.
또한, 전원선 VL을 게이트 전극(40c) 위로 연장시켜도 된다. 즉, 전원선 VL의 일부로서, 능동층(40a)의 상측이 아닌 부분, 즉 제2 TFT(40)로부터 벗어난 부분에서, 전원선 VL의 일부를 게이트선(40c)의 위에까지 연장시키고 있다. 이에 의해, 전원선 VL과 게이트선(40c)이 층간 절연막을 개재하여 대향하게 되고, 여기에 용량이 형성된다.
도 4는 또 다른 예를 도시하고 있으며, 이 예에서는, 능동층(40a)과 마찬가지의 예를 들면 다결정 실리콘으로 이루어지는 반도체층을 능동층과 동시에 별도로 형성하고, 이 반도체층의 일단을 전원선 VL과 컨택트하며 능동층(40a)과 전원선 VL의 컨택트와 마찬가지의 구조로 접속하고, 타단은 게이트 전극(40c) 아래에까지 연장시킨다. 이에 의해, 게이트 전극(40c)의 하방에 산화막(게이트 산화막)을 개재하여 타단이 전원선 VL에 접속되는 반도체층이 위치하게 된다. 반도체층은, 게이트 전극(40c)의 하측에서는, 불순물의 도핑을 받지 않지만, 반도체층이 게이트 산화막을 개재하여 게이트 전극(40c)과 대향하는 구성에 의해, 여기에 용량이 형성된다.
이상과 같이, 도 2∼도 4의 구성에 의해, 적극적으로 제2 TFT(40)의 트랜지스터 용량 Cdtr을 증가시킬 수 있다. 따라서, 이러한 제2 TFT(40)를 갖는 화소의 회로 구성에 의해, 증가된 트랜지스터 Cdtr을 검출함으로써, 그 화소의 동작을 검사할 수 있다.
특히, 이러한 검사는, 유기 EL 소자 EL의 유기층을 적층하기 전에 행할 수 있다. 즉, 양극(50)이 형성된 단계에서, 그 검사를 행할 수 있다. 그리고, 발견된 불량 화소(특히 휘점 결함 화소)에 대해서는, 레이저에 의해 배선을 절단한다.
유기 EL 소자인 경우, 양극(50)을 형성한 후에, 제2 평탄화막(60)을 형성한다. 따라서, 이 제2 평탄화막(60)에 의해, 레이저에 의해 발생한 구멍을 매립할 수 있어, 제품에서의 레이저 구제에 의한 구멍의 잔류 폐해를 배제할 수 있다.
여기서, 도 6에, 제2 TFT(40)와 유기 EL 소자 EL의 단면 구성을 도시한다. 이와 같이, 제2 TFT(40)는 유리 기판(30) 상에 형성되며, 이 제2 TFT(40)는 저온 폴리실리콘으로 형성되어 있는 능동층(40a)을 갖고 있다. 이 능동층(40a)은, 양단이 불순물이 도핑된 소스 영역, 드레인 영역으로 되어 있으며, 이들 사이에 협지된 중앙부가 채널 영역으로 되어 있다. 이 채널 영역의 상부에는 산화실리콘으로 이루어지는 게이트 절연막(40b)을 개재하여 게이트 전극(40c)이 형성되어 있다. 게이트 절연막(40b) 및 게이트 전극(40c)은, 층간 절연막(34)으로 덮혀 있으며, 게이트 전극(40c)의 양측에는, 층간 절연막(34)의 컨택트홀을 통해 소스 영역 및 드레인 영역에 접속되는 소스 전극(40d), 드레인 전극(40e)이 형성되어 있다. 그리고, 소스 전극(40d), 드레인 전극(40e)의 상단이 층간 절연막(34)의 표면에 위치하고 있다.
또한, 층간 절연막(34)의 표면 상에는, 드레인 전극(40e)과 전원선 VL을 접속하는 메탈 배선 등이 배치된다. 또한, 이 층간 절연막(34)을 덮어, 제1 평탄화막(36)이 형성되어 있다.
그리고, 제1 평탄화막(36)의 상면에는, ITO로 구성되는 투명 전극(50)이 형성되고, 이 일단이 제1 평탄화막(36)의 컨택트홀을 통해 구동 TFT(40)의 소스 전극(40d)에 접속되어 있다.
또한, 이 투명 전극(50)은 유기 EL 소자의 양극을 구성하며, 이 투명 전극(50) 상에는 정공 수송층(52), 유기 발광층(54), 전자 수송층(56)을 개재하여, 금속제의 음극(58)이 형성되어 있다. 또한, 투명 전극(50)의 주변 및 측방에는 제2 평탄화막(60)이 배치되어 있다.
이와 같이, 능동층(40a)은, 유리 기판(30) 바로 위에 배치되어 있으며, 그 위에 게이트 절연막(40b)을 개재하여 게이트 전극(40c)이 형성되어 있다. 또한, 전원선 VL은, 게이트 전극(40c) 상층에 층간 절연막(34)을 개재하여 형성되어 있다. 따라서, 상술한 바와 같이, 능동층(40a)이나, 게이트 전극(40c)이나 전원선 VL의 형상을 변경하거나, 능동층과 동일 층의 반도체층을 형성하는 등의 용량 증가 수단을 채용함으로써, 제2 TFT(40)의 용량을 증대시킬 수 있는 것이 이해된다.
또한, 상술한 예에서는, 제2 TFT(40)로서, p채널 TFT를 이용하였지만, n채널 TFT를 이용할 수도 있다. 이 경우에는, 유기 EL 소자의 상측과, 유지 용량 CS의 하측을 접속함과 함께, 이것을 저전압 전원에 접속하는 방전용 TFT를 더 설치하고, 이 TFT를 용량 CS의 데이터 재기입 시에 온하면 된다. 또한, 이 구성에 대해서는 일본 특원2001-303768호에 기재되어 있다.
또한, 상술한 예에서는, 유기 EL 패널에서의 구성을 설명하였지만, 유기 EL 소자 대신에, 형광 표시관이나 센서 등을 채용해도 된다. 센서인 경우에는, 전원선 VL로부터 전류를 판독하게 된다.
또한, 상술한 회로에서는, 제2 TFT(40)의 게이트에는 유지 용량 CS만을 접속하는 것으로 하였지만, 리세트 회로나, 메모리 회로 등 각종 회로(또는 소자)가 접속되어도 된다. 이 경우의 소자는 능동 소자이어도, 수동 소자이어도 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 제2 트랜지스터(구동 트랜지스터)의 용량을 크게 함으로써, 여기에 충전되는 전하를 판독하여, 트랜지스터의 동작 확인을 행할 수 있다.
도 1은 실시예의 회로를 도시하는 도면.
도 2는 제2 TFT의 용량 상승을 위한 구성의 일례를 도시하는 도면.
도 3은 제2 TFT의 용량 상승을 위한 구성의 일례를 도시하는 도면.
도 4는 제2 TFT의 용량 상승을 위한 구성의 일례를 도시하는 도면.
도 5는 화소 회로의 구성을 도시하는 도면.
도 6은 화소부의 단면을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 TFT
40 : 제2 TFT
CS : 유지 용량
Cdtr : 구동 트랜지스터 용량
VL : 전원선
DL : 데이터선
GL : 게이트선

Claims (8)

  1. 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와,
    상기 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터
    를 포함하며,
    상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에서 발생하는 트랜지스터 용량이 5fF 이상인 것을 특징으로 하는 트랜지스터 회로.
  2. 제1항에 있어서,
    상기 제1 트랜지스터의 타단 및 제2 트랜지스터의 게이트에는, 전하 유지용의 유지 용량이 접속되어 있는 것을 특징으로 하는 트랜지스터 회로.
  3. 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와,
    상기 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터와,
    상기 제1 트랜지스터의 타단 및 상기 제2 트랜지스터의 게이트에 접속된 전하 유지용의 유지 용량
    을 포함하며,
    상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에서 발생하는 트랜지스터 용량의 크기가, 상기 유지 용량의 용량의 5% 이상인 것을 특징으로 하는 트랜지스터 회로.
  4. 일단이 신호선에 접속되며, 게이트로 선택 신호를 받아 동작하는 제1 트랜지스터와,
    상기 제1 트랜지스터의 타단이 게이트에 접속되며, 전류 소비 또는 전류 발생 소자에 대한 전류를 제어하는 제2 트랜지스터
    를 포함하며,
    상기 제2 트랜지스터는, 그 게이트와 소스 또는 드레인 사이에서 발생하는 트랜지스터 용량을 증가시키는 용량 증가 수단을 갖는 것을 특징으로 하는 트랜지스터 회로.
  5. 제4항에 있어서,
    상기 용량 증가 수단은, 상기 제2 트랜지스터의 채널 영역의 일부를 평면적으로 확대하고, 채널 폭, 채널 길이를 유지하면서 채널 영역을 확대하여, 트랜지스터 용량을 크게 하는 것을 특징으로 하는 트랜지스터 회로.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 트랜지스터의 타단 및 제2 트랜지스터의 게이트에는, 전하 유지용의 유지 용량이 접속되어 있는 것을 특징으로 하는 트랜지스터 회로.
  7. 제2항 또는 제3항에 있어서,
    상기 제1 트랜지스터의 일단이 접속되는 신호선은, 표시 데이터를 공급하는 데이터선이고,
    상기 제2 트랜지스터는, 유지 용량에 유지된 전압에 따른 전류를 전원선으로부터 유기 EL 소자에 공급하는 것을 특징으로 하는 트랜지스터 회로.
  8. 제6항에 있어서,
    상기 제1 트랜지스터의 일단이 접속되는 신호선은, 표시 데이터를 공급하는 데이터선이고,
    상기 제2 트랜지스터는, 유지 용량에 유지된 전압에 따른 전류를 전원선으로부터 유기 EL 소자에 공급하는 것을 특징으로 하는 트랜지스터 회로.
KR10-2003-0015975A 2002-03-15 2003-03-14 트랜지스터 회로 KR100499841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00072248 2002-03-15
JP2002072248A JP4274734B2 (ja) 2002-03-15 2002-03-15 トランジスタ回路

Publications (2)

Publication Number Publication Date
KR20030074451A KR20030074451A (ko) 2003-09-19
KR100499841B1 true KR100499841B1 (ko) 2005-07-07

Family

ID=29202295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0015975A KR100499841B1 (ko) 2002-03-15 2003-03-14 트랜지스터 회로

Country Status (5)

Country Link
US (1) US6914448B2 (ko)
JP (1) JP4274734B2 (ko)
KR (1) KR100499841B1 (ko)
CN (1) CN1278490C (ko)
TW (1) TW591803B (ko)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
US7012583B2 (en) * 2003-02-07 2006-03-14 Shimadzu Corporation Apparatus and method for testing pixels of flat panel display
TWI220694B (en) * 2003-04-23 2004-09-01 Toppoly Optoelectronics Corp Pixel measuring method
JP2005031643A (ja) 2003-06-20 2005-02-03 Sanyo Electric Co Ltd 発光装置及び表示装置
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP5128287B2 (ja) * 2004-12-15 2013-01-23 イグニス・イノベイション・インコーポレーテッド 表示アレイのためのリアルタイム校正を行う方法及びシステム
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US8599191B2 (en) 2011-05-20 2013-12-03 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
WO2006078065A1 (en) * 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和***
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP5164857B2 (ja) 2006-01-09 2013-03-21 イグニス・イノベイション・インコーポレーテッド アクティブマトリクスディスプレイ回路の駆動方法および表示システム
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US8477121B2 (en) 2006-04-19 2013-07-02 Ignis Innovation, Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
CN102057418B (zh) 2008-04-18 2014-11-12 伊格尼斯创新公司 用于发光器件显示器的***和驱动方法
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
JP2014517940A (ja) 2011-05-27 2014-07-24 イグニス・イノベイション・インコーポレーテッド Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法
JP2014522506A (ja) 2011-05-28 2014-09-04 イグニス・イノベイション・インコーポレーテッド ディスプレイのピクセルの速い補償プログラミングためのシステムと方法
CN102959605B (zh) * 2011-06-27 2015-11-25 株式会社日本有机雷特显示器 显示装置及其制造方法
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9086955B2 (en) 2012-03-08 2015-07-21 California Institute Of Technology Rank-modulation rewriting codes for flash memories
US9230652B2 (en) * 2012-03-08 2016-01-05 California Institute Of Technology Flash memories using minimum push up, multi-cell and multi-permutation schemes for data storage
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
DE112014000422T5 (de) 2013-01-14 2015-10-29 Ignis Innovation Inc. Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
DE112014002086T5 (de) 2013-04-22 2016-01-14 Ignis Innovation Inc. Prüfsystem für OLED-Anzeigebildschirme
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
US9772935B2 (en) 2014-09-16 2017-09-26 Empire Technology Development Llc Data storage based on rank modulation in single-level flash memory
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN108986747B (zh) * 2018-07-25 2020-07-28 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage

Also Published As

Publication number Publication date
JP2003273122A (ja) 2003-09-26
CN1278490C (zh) 2006-10-04
KR20030074451A (ko) 2003-09-19
JP4274734B2 (ja) 2009-06-10
TW591803B (en) 2004-06-11
TW200304228A (en) 2003-09-16
US6914448B2 (en) 2005-07-05
US20040004218A1 (en) 2004-01-08
CN1461107A (zh) 2003-12-10

Similar Documents

Publication Publication Date Title
KR100499841B1 (ko) 트랜지스터 회로
US11302760B2 (en) Array substrate and fabrication method thereof, and display device
US9202853B2 (en) Organic electroluminescent display device having plurality of driving transistors and plurality of anodes or cathodes per pixel
US9129923B1 (en) Organic light emitting display and repairing method of the same
US8063853B2 (en) Organic light-emitting diode display
US7859189B2 (en) Electroluminescent display having a drive transistor controlled by a light sensitive device and a light blocking structure to prevent cross talk
CN101286524B (zh) 显示器、制造显示器的方法以及电子设备
US8289235B2 (en) Display apparatus with gate electrodes formed in a projecting manner
US7163833B2 (en) Display panel and manufacturing method of display panel
CN107978620B (zh) 具有高孔径比的超高密度显示装置
KR20040103431A (ko) 화소 회로 및 표시 장치
KR20150077518A (ko) 리던던시 트랜지스터 구조를 갖는 표시장치
KR102387791B1 (ko) 유기전계 발광표시장치 및 그 제조방법
US20080001859A1 (en) Pixel driving circuit for an electro luminance display device
KR20040030320A (ko) 일렉트로 루미네센스 표시 장치
JP2008058446A (ja) アクティブマトリクス型表示装置
US20140332767A1 (en) Thin film transistor and organic light emitting diode display including the same
US8013513B2 (en) Active matrix display device
JP5085011B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 15