JP2008058446A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP2008058446A
JP2008058446A JP2006233127A JP2006233127A JP2008058446A JP 2008058446 A JP2008058446 A JP 2008058446A JP 2006233127 A JP2006233127 A JP 2006233127A JP 2006233127 A JP2006233127 A JP 2006233127A JP 2008058446 A JP2008058446 A JP 2008058446A
Authority
JP
Japan
Prior art keywords
light emitting
display device
luminance
signal lines
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006233127A
Other languages
English (en)
Inventor
Takashi Isobe
孝 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006233127A priority Critical patent/JP2008058446A/ja
Publication of JP2008058446A publication Critical patent/JP2008058446A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】データ信号を補正することなく、多数の発光素子における経時劣化による輝度ばらつきを高精度で補償できる薄型のアクティブマトリクス型の表示装置を提供する。
【解決手段】本表示装置の画素形成部は、電流駆動型の発光素子3と、データ信号制御用のスイッチング素子1と、フローティングゲートを有する発光素子駆動用素子2と、補助容量4と、受光素子10とを備えており、受光素子10により測定された発光素子3の輝度に応じて経時劣化による輝度低下が補償されるよう、駆動用素子2のゲート端子、ソース端子、およびドレイン端子にはフローティングゲート制御部600から所定の電位が与えられる。このことにより駆動用素子2のフローティングゲートの電位が適宜に制御され閾値電圧が低下するので、データ信号の電圧値を補正することなく各画素形成部毎に経時劣化による輝度ばらつきが高精度で補償される。
【選択図】図2

Description

本発明は、電流駆動型の発光素子を備えたアクティブマトリクス型の表示装置に関する。
電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置、例えば有機EL(Electro Luminescence)パネルは、所定の有機蛍光物質に電界をかけることにより発光する現象を利用したディスプレイである。
この有機ELパネルは、液晶パネルなどの他のフラットパネルディスプレイと比較した場合に、その駆動電圧が10V程度以下でよく、自ら発光するためバックライトを必要としないので薄型化しやすいといった利点を有している。
しかしその反面、有機ELパネルは、累積発光時間が長くなるほど発光効率が低下する欠点を有しており、発光輝度を一定に保つためには累積発光時間が長くなるほど与えるべき電流量を多くしなければならない。
そこで、従来より、有機ELパネルの外部近傍に受光素子を設け、この受光素子により測定された有機ELパネルの輝度に基づき、有機ELパネル(の発光素子)に与えるべき電流値を補正する有機EL表示装置がある(特許文献1を参照)。このような構成により、経時劣化によって輝度の低下した有機EL表示装置における所定の電流値に対する輝度を、与えるべき電流値をより大きくすることにより装置製造当初とほぼ同じく一定に保つことができる。
特開2003−330383号公報 特開2000−284751号公報
しかし、上記従来の有機EL表示装置では、累積発光時間が長くなるほど与えられるべき電流値が大きくなるので、当該電流値を示すデータ信号を伝送するデータ信号線や各回路素子の発熱や過負荷が生じ、また消費電流が増大するという問題を有している。
また、受光素子が有機ELパネルの外部に(典型的にはパネルの周囲に複数個が)設けられるため、有機EL表示装置の体積等が大きくなってしまい、薄型で小型のフラットパネルディスプレイである利点を損なう場合がある。
さらに、受光素子が有機ELパネルの外部に設けられるため、有機ELパネルとの環境の差(典型的には温度差)が生じ、その結果、上記従来の装置では測定される輝度の精度に問題が生じることがある。
さらにまた、受光素子が有機ELパネルの外部に設けられるため、有機ELパネルに含まれる多数の発光素子それぞれの輝度を測定することができない。このことから、上記従来の装置では多数の発光素子における経時劣化による輝度ばらつきを補償することができない。
そこで本発明は、データ信号を補正することなく、多数の発光素子における経時劣化による輝度ばらつきを高精度で補償することができる薄型のアクティブマトリクス型の表示装置を提供することを目的とする。
第1の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の画素形成部は、
電流により駆動される発光素子と、
前記発光素子の輝度に応じた信号を出力する受光素子と、
ゲート端子、ソース端子、およびドレイン端子とフローティングゲートとを有するトランジスタであって前記発光素子に流れるべき電流を与える駆動用素子と、
前記駆動用素子を制御するためのデータ信号を前記駆動用素子に与えるスイッチング素子と
を含み、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記複数のデータ信号線を介して、表示すべき画像に対応する前記データ信号を前記複数の画素形成部群に与えるデータ信号線駆動回路と、
前記発光素子の輝度低下が補償されるよう、前記受光素子からの信号に応じて前記フローティングゲートの電位を制御する制御部と
を備えることを特徴とする。
第2の発明は、第1の発明において、
前記駆動用素子のゲート端子、ソース端子、およびドレイン端子は、前記制御部と繋がる対応する所定の信号線に接続されることを特徴とする。
第3の発明は、第1の発明において、
前記制御部は、所定の調整モードで動作する場合、前記駆動用素子のゲート端子、ソース端子、およびドレイン端子に対して所定の電圧を印加することにより、前記駆動用素子のフローティングゲートの電位を制御することを特徴とする。
第4の発明は、第3の発明において、
前記データ信号線駆動回路は、前記発光素子が所定の基準輝度で点灯するよう予め定められたデータ信号を画像形成部群にそれぞれ与え、
前記制御部は、前記基準輝度から、前記受光素子からの信号に対応する輝度を差し引いて得られる輝度低下量に対応する所定の電圧を前記駆動用素子のゲート端子、ソース端子、およびドレイン端子に対して印加することを特徴とする。
第5の発明は、第4の発明において、
前記制御部は、前記輝度低下量に対応する所定の電圧をテーブルの形で記憶する記憶部を含むことを特徴とする。
第6の発明は、第5の発明において、
前記記憶部は、書き換え可能な不揮発性の半導体メモリであることを特徴とする。
第7の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部は、電流により駆動される発光素子と、前記発光素子の輝度に応じた信号を出力する受光素子と、ゲート端子、ソース端子、およびドレイン端子とフローティングゲートとを有するトランジスタであって前記発光素子に流れるべき電流を与える駆動用素子と、前記駆動用素子を制御するためのデータ信号を前記駆動用素子に与えるスイッチング素子とを含み、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記複数のデータ信号線を介して、表示すべき画像に対応する前記データ信号を前記複数の画素形成部群に与えるデータ信号線駆動ステップと、
前記発光素子の輝度低下が補償されるよう、前記受光素子からの信号に応じて前記フローティングゲートの電位を制御する制御ステップと
を備えることを特徴とする。
上記第1の発明によれば、発光素子の経時劣化を補償するためにデータ信号の電圧値を補正することがないので、データ信号線や各回路素子の発熱や過負荷、また消費電流が増大する問題を回避しつつ、受光素子により各発光素子の輝度を測定することにより、測定時点毎に正確な補償を行うことができる。また、受光素子が画素形成部内に設けられるため、表示装置の体積等が大きくなることはないので、薄型で小型のフラットパネルディスプレイである利点を生かすことができるとともに、発光素子との環境の差(典型的には温度差)が生じることがないので、測定輝度の精度に問題が生じることを防止できる。さらに、受光素子が全ての画素形成部内に設けられるため、発光素子それぞれの輝度を個別に測定することができ、多数の発光素子における経時劣化による輝度ばらつきについても補償することができる。
上記第2の発明によれば、他の信号線に干渉されることなくフローティングゲートの電位を容易に制御することができる。
上記第3の発明によれば、調整モード時に簡易な構成でフローティングゲートの電位を容易に制御することができる。
上記第4の発明によれば、調整モード時に正確な輝度低下量を得ることができるので、簡易な構成でフローティングゲートの電位を適切に制御することができる。
上記第5の発明によれば、簡易な構成で輝度低下量に対応する所定の電圧を得ることができる。
上記第6の発明によれば、一般的な半導体メモリを使用することにより容易に記憶部を構成することができる。
上記第7の発明によれば、上記第1の発明と同様の効果を表示装置の制御方法において奏することができる。
<1. 液晶表示装置の全体構成および動作>
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の全体構成を示すブロック図である。この表示装置は、表示部100と、走査信号線駆動回路200と、データ信号線駆動回路300と、表示制御回路400と、電流供給部500と、フローティングゲート(以下図中では「FG」と略記する)制御部600を含む。
表示部100は、有機ELからなる発光素子を含む画素形成部がm×nのマトリクス状に複数配置されることにより構成される。走査信号線駆動回路200は、n本の走査信号線に接続されており、所定の周期を有する走査信号を当該走査信号線に出力する。データ信号線駆動回路300は、m本のデータ信号線に接続されており、発光素子の発光輝度を制御するためのデータ信号を出力する。表示制御回路400は、上記走査信号線駆動回路200およびデータ信号線駆動回路300に対して走査信号およびデータ信号を生成するための所定の制御信号を出力する。電流供給部500は、複数の電源配線に接続されており、発光素子のための駆動電流を供給する駆動電源である。
ここで、本実施形態に係る表示装置の表示部100における画素形成部の構成および動作について説明する。図2は当該画素形成部の等価回路を示す回路図である。図2に示す画素形成部は、電流駆動型発光素子3(以下「発光素子3」と略する)と、データ信号制御用スイッチング素子1(以下「スイッチング素子1」と略する)と、フローティングゲートを有する発光素子駆動用素子2(以下「駆動用素子2」と略する)と、補助容量4とを備えており、データ信号を与えるデータ信号線5(図中では「Data」とも表記する)と、走査信号を与える走査信号線6(図中では「Sel」とも表記する)とを配されており、さらに発光素子3を駆動するための電流を与える発光素子駆動用電源供給線7(以下単に「電源供給線7」と略し、図中では「Vc」とも表記する)を配されている。
また、上記駆動用素子2のソース端子Sに接続されるよう制御用ソース信号線8aが配され、そのゲート端子Gに接続されるよう制御用ゲート信号線8bが配され、そのドレイン端子Dに接続されるよう制御用ドレイン信号線8cが配されている。これらの信号線8a〜8cは、フローティングゲート制御部600に接続されており、フローティングゲート制御部600から駆動用素子2のフローティングゲート電位を制御するための後述する調整モード動作時に所定の電圧信号を印加される。
さらに、発光素子3の近傍には、フォトダイオードなどの受光素子10が設けられており、この受光素子10に接続されるよう受光素子用信号線9が配されている。この受光素子用信号線9は、フローティングゲート制御部600に接続されており、受光素子10により受け取られる光量に対応する電流信号(または電圧信号)をフローティングゲート制御部600に与える。
図2に示すように、データ信号線5と走査信号線6とは直交し、データ信号線5と電源供給線7aとは平行に配置される。また、スイッチング素子1のソース端子Sにはデータ信号線5が接続され、そのゲート端子Gには走査信号線6が接続され、そのドレイン端子Dには補助容量4の一端と駆動用素子2のゲート端子Gとが接続される。補助容量4の他端は電源供給線7に接続される。駆動用素子2のソース端子Sは電源供給線7に接続され、そのドレイン端子Dには発光素子3のアノードAが接続される。また、発光素子3のカソードCは、後述する図3に示されるように当該画素形成部の上層に形成される金属製共通電極に接続される。
さらに、この画素回路の動作について説明する。まず、走査信号線6の走査信号がアクティブであるとき、スイッチング素子1がオンされるため、データ信号線5に供給されるデータ信号値に対応する電圧がスイッチング素子1を介し、駆動用素子2のゲートに供給されるとともに補助容量4に供給され対応する電荷が蓄積される。この電圧に応じて駆動用素子2から発光素子3に電流が流されるため発光素子3が所定の輝度で発光する。次に、スイッチング素子1がオフされた後も、補助容量4に蓄積された電荷に応じて駆動用素子2の導電率が制御されるので、発光素子3は所定の輝度で発光し続けることになる。このような画素回路は、電圧指定型回路(または電圧制御型回路)と呼ばれる。
図3は、本実施形態に係るアクティブマトリクス型画像表示装置における表示部の構造例を簡易に示す断面図である。図3に示すように ガラス基板111上には活性層となる多結晶のシリコン薄膜110が形成され、さらにゲート絶縁膜を挟んで不純物をドープされた多結晶シリコンからなるフローティングゲート109が形成される。このフローティングゲート109の上にはシリコン酸化膜などからなる絶縁膜が形成された後、その上に(コントロール)ゲート電極112が形成され、さらにこれらの上に層間絶縁膜が形成される。その後、シリコン薄膜110が露出されるようにコンタクト部が開口され、当該コンタクト部に配線層が形成される。さらにその上に不動態化するためのパッシベーション層108が形成された後、これらの配線層が露出されるようにコンタクト部が開口され、図2に示される駆動用素子2のソース電極およびドレイン電極となる。その後、その表面を平坦にするための平坦化膜107とが形成される。この上に例えばITO(Indium Tin Oxide)からなる透明導電膜106が形成される。この透明導電膜106は図2に示される発光素子3におけるアノード電極となる。さらに、その上に例えばα−NPD等からなる正孔輸送層105が形成され、さらにその上に蛍光材料である周知の有機発光素材からなる発光層104が形成され、その上に周知の電子輸送層103および電子注入層102が形成された後、共通電極としての金属製導電層101が形成される。この金属製導電層101は図2に示される発光素子3におけるカソード電極となる。
また、上記製造プロセスにおいて同時に、ガラス基板111上に信号線113を設け、その上にコンタクト部を設けて同様に配線層が形成される。この配線層は例えば電源線となる。さらに、受光素子であるフォトダイオード115も同様に、ガラス基板111上に設けられた信号線114の上に設けられる。なお、図ではこれらの構造は簡略に示されている。このように受光素子が表示部(ここでは有機ELパネル)の内部に設けられるため、表示装置の体積等が大きくなることがなく薄型で小型のフラットパネルディスプレイである利点を保つことができると共に、表示部との環境の差(典型的には温度差)が生じることがないので、測定輝度の精度に問題が生じることを防止できる。
ここで、上記多結晶のシリコン薄膜110は、図2に示すスイッチング素子1および駆動用素子2を構成する多結晶の薄膜トランジスタ(TFT:Thin Film Transistor)の主要な構成要素であり、この多結晶シリコン薄膜トランジスタと上記有機材料を含む発光素子とは同一の(一連の)工程で形成される。この工程の詳細については周知であるので説明を省略する。この同一のプロセスで上記薄膜トランジスタと上記有機材料を含む発光素子とを形成することにより、画素形成部(および関連する回路)を容易に同一基板上に形成することができる。なお、多結晶シリコンは電子移動度が高いことから、非晶質シリコンの薄膜トランジスタが用いられる構成と比較して極めて高い駆動能力を得ることができる。
また、上記有機ELパネル(の発光層104)は、上記シリコン薄膜110を含む薄膜トランジスタが形成されるガラス基板111方向へ発光する。このような構造はボトム・エミッション構造(またはボトム・ゲート構造)と呼ばれる。これに対して、アノード電極となる透明導電膜106とカソード電極となる金属製導電層101とを入れ替えることにより、上記方向とは逆の方向に発光させてもよい。この構造はトップ・エミッション構造(またはトップ・ゲート構造)と呼ばれる。なお、この構造は、TFTが形成されているガラス基板を光が通過しない構造であるため開口率を大きくすることができるという利点を有するが、金属製導電層上に有機膜を形成することが困難であるという欠点を有するため、通常はボトム・エミッション構造が好適である。
以上のような構成の画素形成部における駆動用素子2のフローティングゲート109は、電気的にフローティング状態となっており、ゲート電極112を高電圧に、ソース電極またはドレイン電極を低電圧にするとトンネル効果によりフローティングゲート109に電荷が蓄積され、その逆方向の電圧を印加するとフローティングゲート109に蓄積された電荷が放出される。フローティングゲート制御部600は、後述する調整モード時において、受光素子10により検出される発光素子3の輝度に応じて、ゲート電極112、ソース電極、およびドレイン電極に所定の電圧を印加することにより、フローティングゲート109の電位を制御する。なお、本実施形態では、発光素子の経時劣化が生じていない製造時点においてフローティングゲート109に所定の電荷を蓄積させるものとし、その後に適宜の電荷が放出されるよう制御されるものとする。また、このように制御可能である限りフローティングゲートの構成(配置位置や大きさ、数など)に限定はない。以下、このような制御を行うフローティングゲート制御部600の動作について説明する。
<2. フローティングゲート制御部の動作>
フローティングゲート制御部600は、典型的には書き換え可能な不揮発性半導体メモリからなる所定の記憶領域に図4に示すようなリファレンステーブルの形で、経時劣化による輝度低下に対応する後述する制御パラメータ値とを記憶している。すなわち、図4は、上記記憶領域に記憶されているリファレンステーブルに記載される経時劣化により低下した輝度(輝度低下量)に対応する制御パラメータ値を示す図である。
フローティングゲート制御部600は、調整モード時に出力される表示制御回路400からの制御信号に応じて表示部100に含まれる全ての発光素子における輝度を測定する。具体的には、表示制御回路400は、予め定められた期間の経過(または予め定められた累積点灯時間の到来)を検出すると、動作モードを通常の表示モードから調整モードに切り換え、表示部100に含まれる全ての発光素子を所定の基準輝度で点灯させるための所定のデータ信号を各画素形成部に与えるとともに、上記制御信号をフローティングゲート制御部600に与える。フローティングゲート制御部600は、表示制御回路400から所定のタイミングで与えられる上記制御信号に応じて、表示部100に含まれるm×n個の発光素子における輝度を、対応する受光素子10に接続される受光素子用信号線9を介して当該受光素子10により生成される上記輝度に対応する電圧信号を受け取ることにより測定する。なお、上記測定により表示画面が全面点灯するため、上記測定時点である調整モードの開始時点は通常の表示に影響を与えない時点、典型的には表示装置の起動時点または終了時点が好ましい。
次にフローティングゲート制御部600は各画素形成部に与えられたデータ信号により点灯すべき上記基準輝度から、(今回の)測定により得られた各発光素子の実際の輝度を差し引いた値(輝度低下量)をそれぞれ算出する。なお、全ての発光素子は、前回の測定時点では、後述するフローティングゲート電位の制御の結果、上記データ信号により点灯すべき基準輝度で点灯するよう(駆動用素子2を介して与えられる電流が)補償されている。また発光素子は、同一電流値に対する発光輝度が経時劣化によって低下するので、今回の測定輝度は基準輝度を上回ることがない。
続いてフローティングゲート制御部600は、所定の記憶領域に記憶される図4に示されるようなリファレンステーブルから上記輝度低下量に対応する制御パラメータ値である各電極への印加電圧値および印加回数を読み出す。フローティングゲート制御部600は、当該発光素子のソース電極に繋がる制御用ソース信号線8a、ゲート電極に繋がる制御用ゲート信号線8b、およびドレイン電極に繋がる制御用ドレイン信号線8cに対し、それぞれ読み出された印加電圧値を有し所定のパルス幅を有する電圧信号を読み出された印加回数だけ印加する。そうして、全ての画素形成部に対して上記動作が行われた後、動作モードは調整モードから通常の表示モードに復帰する。
ここで、上記電圧信号のパルス幅はフローティングゲート109から適宜の量の電荷が放出されるように、予め実験値または所定のシミュレーションにより得られた値に応じて適宜に定められており、上記印加電圧値および印加回数も同様に適宜の値が定められている。すなわち、フローティングゲートを有するトランジスタの閾値電圧はフローティングゲートの電位により制御できることが知られており、駆動用素子2のフローティングゲート109の電荷が所定量だけ放出されるよう上記パルス幅、上記印加電圧値、および上記印加回数を設定することにより、駆動用素子2の閾値電圧を適宜の値に低下させることができる。その結果、駆動用素子2のゲートに与えられるデータ信号の電圧が同一であっても、閾値電圧が低下することにより、より多くの電流を駆動用素子2を介して発光素子に与えることができるようになる。したがって、この増加した電流により経時劣化による発光素子の輝度低下が補償されるよう上記パルス幅、上記印加電圧値、および上記印加回数を適宜に設定すれば、データ信号の電圧値を変更することなく経時劣化による発光素子の輝度低下を補償することができる。このような構成により、本表示装置は、データ信号線や各回路素子の発熱や過負荷が生じ、また消費電流が増大するという問題を回避することができる。
なお、ここでは説明の便宜のため、フローティングゲートの現在の電位すなわち現在の蓄積電荷量にかかわらず、輝度低下量に対応する制御パラメータ値を設定することにより対応する電荷量の電荷を放出させる構成としたが、より正確に制御するためにはフローティングゲートの現在の電位に応じた制御パラメータ値を設定することが好ましい。例えば、フローティングゲートの現在の電位を判定するための制御履歴(具体的には過去の測定時に設定された全ての制御パラメータ値またはこれに対応する放出された電荷の総量)を発光素子毎に記憶する履歴テーブルが設けられ、また輝度低下量に対応する制御パラメータ値はフローティングゲートの電位毎に設けられる複数のリファレンステーブルにそれぞれ記憶される。フローティングゲート制御部600は、上記履歴テーブルに基づきフローティングゲートの現在の電位を判定し、判定された電位に対応するリファレンステーブルを選択して、選択されたリファレンステーブルに記憶される輝度低下量に対応する制御パラメータ値でフローティングゲートの電位を設定することが好ましい。また、各テーブルに代えて上記内容を規定する数式が所定の記憶領域に記憶されており、当該数式に基づきフローティングゲートの電位が設定される構成であってもよい。
<3. 効果>
以上のように本実施形態における表示装置では、発光素子の経時劣化を補償するためにデータ信号の電圧値を補正することがないので、データ信号線や各回路素子の発熱や過負荷、また消費電流が増大する問題を回避しつつ、受光素子により各発光素子の輝度を測定することにより、測定時点毎に正確な補償を行うことができる。
また、受光素子が表示部(有機ELパネル)の画素形成部内に設けられるため、表示装置の体積等が大きくなることはないので、薄型で小型のフラットパネルディスプレイである利点を生かすことができるとともに、発光素子との環境の差(典型的には温度差)が生じることがないので、測定輝度の精度に問題が生じることを防止できる。
さらに、受光素子が表示部全ての画素形成部内に設けられるため、発光素子それぞれの輝度を個別に測定することができ、多数の発光素子における経時劣化による輝度ばらつきについても補償することができる。
<4. 変形例>
上記実施形態では、フローティングゲート制御部600は、データ信号線駆動回路300および表示制御回路400とは異なる独立の構成要素であるものとして説明したが、これらの回路内またはこれらの回路を含むICチップ内にフローティングゲート制御部600が含まれる構成であってもよい。
上記実施形態では、発光素子3の経時劣化を補償するため、駆動用素子2のソース端子、ゲート端子、およびドレイン端子に所定のパルス幅を有するパルス信号が印加される構成であるが、所定の期間だけ所定電圧の信号が印加される構成であってもよい。もっとも、一定のパルス幅を有するパルス信号を所定の回数だけ印加する上記実施形態の構成は、パルスの印加回数によりフローティングゲートからの放出電荷量を簡易に設定することができるので、制御パラメータの記憶量を少なくすることができ、また制御動作を簡易なものとすることができる。
上記実施形態では、発光素子の経時劣化が生じていない製造時点においてフローティングゲート109に所定の電荷を蓄積させ、その後に適宜の電荷が放出されるよう制御する構成であるが、測定時点毎にフローティングゲート109に蓄積される電荷を一旦全て放出させ、その後に適宜の量の電荷が蓄積されるよう、制御用ソース信号線8a、制御用ゲート信号線8b、および制御用ドレイン信号線8cに所定の電圧値およびパルス幅の電圧信号を所定の印加回数だけ印加する構成であってもよい。
上記実施形態では、フローティングゲート109に所定の電荷を蓄積させまたは放出させるため、各画素形成部内の駆動用素子2のゲート電極、ソース電極、およびドレイン電極それぞれとフローティングゲート制御部600とを接続する専用の信号線が設けられる構成であるが、これらの一部は互いにまたは他の信号線(または電源線)や共通電極と共用されてもよい。例えば、ソース電極を共通電極に接続し、かつドレイン電極に正の電圧を印加する構成、またはドレイン電極を共通電極に接続し、かつソース電極に負の電圧を印加する構成とすれば、ドレイン電極の電位をソース電極の電位よりも大きくした状態で正の電圧をゲート電極に印加することができるので、制御用ソース信号線8aまたは制御用ドレイン信号線8cのいずれかを省略してフローティングゲート109に所定の電荷を蓄積させることができる。
さらにこの構成において、画素形成部内にデータ信号制御用スイッチング素子1の他に、さらに調整モード時に使用される2つのスイッチング素子を設け、省略されない制御用ソース信号線8aまたは制御用ドレイン信号線8cと、制御用ゲート信号線8bとをそれぞれ上記2つのスイッチング素子を介して全ての画素形成部に共通に接続する。またm本のデータ信号線およびn本の走査信号線にそれぞれ平行なm本の第1の専用信号線とn本の第2の専用信号線とを設け、これら第1および第2の専用信号線を上記2つのスイッチング素子のそれぞれのゲート端子に接続する。このように構成すれば、調整モード時に第1および第2の専用信号線を適宜に選択することにより所望の画素形成部を選択することができるので、選択された画素形成部の上記フローティングゲートに所定の電荷を蓄積させることができる。
なお、以上ではアクティブマトリクス型の有機EL表示装置を例に挙げて説明したが、電流駆動型の発光素子であれば有機EL素子以外の発光素子を使用したアクティブマトリクス型の表示装置などにも本発明の適用が可能である。
本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記実施形態における画素形成部の等価回路を示す回路図である 上記実施形態における表示部の構造例を簡易に示す断面図である。 上記実施形態におけるリファレンステーブルに記載される経時劣化により低下した輝度(輝度低下量)に対応する制御パラメータ値を示す図である。
符号の説明
1… データ信号制御用スイッチング素子(スイッチング素子)
2… 発光素子駆動用素子(駆動用素子)
3… 電流駆動型発光素子(発光素子)
4… 補助容量
5… データ信号線
6… 走査信号線
7… 発光素子駆動用電源供給線(電源供給線)
8a… 制御用ソース信号線
8b… 制御用ゲート信号線
8c… 制御用ドレイン信号線
9… 受光素子用信号線
10… 受光素子
100… 表示部
109… フローティングゲート
112… ゲート電極
200… 走査信号線駆動回路
300… データ信号線駆動回路
400… 表示制御回路
500… 電流供給部
600… フローティングゲート制御部

Claims (7)

  1. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
    前記複数の画素形成部は、
    電流により駆動される発光素子と、
    前記発光素子の輝度に応じた信号を出力する受光素子と、
    ゲート端子、ソース端子、およびドレイン端子とフローティングゲートとを有するトランジスタであって前記発光素子に流れるべき電流を与える駆動用素子と、
    前記駆動用素子を制御するためのデータ信号を前記駆動用素子に与えるスイッチング素子と
    を含み、
    前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
    前記複数のデータ信号線を介して、表示すべき画像に対応する前記データ信号を前記複数の画素形成部群に与えるデータ信号線駆動回路と、
    前記発光素子の輝度低下が補償されるよう、前記受光素子からの信号に応じて前記フローティングゲートの電位を制御する制御部と
    を備えることを特徴とする、アクティブマトリクス型表示装置。
  2. 前記駆動用素子のゲート端子、ソース端子、およびドレイン端子は、前記制御部と繋がる対応する所定の信号線に接続されることを特徴とする、請求項1に記載のアクティブマトリクス型表示装置。
  3. 前記制御部は、所定の調整モードで動作する場合、前記駆動用素子のゲート端子、ソース端子、およびドレイン端子に対して所定の電圧を印加することにより、前記駆動用素子のフローティングゲートの電位を制御することを特徴とする、請求項1に記載のアクティブマトリクス型表示装置。
  4. 前記データ信号線駆動回路は、前記発光素子が所定の基準輝度で点灯するよう予め定められたデータ信号を画像形成部群にそれぞれ与え、
    前記制御部は、前記基準輝度から、前記受光素子からの信号に対応する輝度を差し引いて得られる輝度低下量に対応する所定の電圧を前記駆動用素子のゲート端子、ソース端子、およびドレイン端子に対して印加することを特徴とする、請求項3に記載のアクティブマトリクス型表示装置。
  5. 前記制御部は、前記輝度低下量に対応する所定の電圧をテーブルの形で記憶する記憶部を含むことを特徴とする、請求項4に記載のアクティブマトリクス型表示装置。
  6. 前記記憶部は、書き換え可能な不揮発性の半導体メモリであることを特徴とする、請求項5に記載の表示装置。
  7. 表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部は、電流により駆動される発光素子と、前記発光素子の輝度に応じた信号を出力する受光素子と、ゲート端子、ソース端子、およびドレイン端子とフローティングゲートとを有するトランジスタであって前記発光素子に流れるべき電流を与える駆動用素子と、前記駆動用素子を制御するためのデータ信号を前記駆動用素子に与えるスイッチング素子とを含み、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
    前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
    前記複数のデータ信号線を介して、表示すべき画像に対応する前記データ信号を前記複数の画素形成部群に与えるデータ信号線駆動ステップと、
    前記発光素子の輝度低下が補償されるよう、前記受光素子からの信号に応じて前記フローティングゲートの電位を制御する制御ステップと
    を備えることを特徴とする、表示装置の駆動方法。
JP2006233127A 2006-08-30 2006-08-30 アクティブマトリクス型表示装置 Pending JP2008058446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006233127A JP2008058446A (ja) 2006-08-30 2006-08-30 アクティブマトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006233127A JP2008058446A (ja) 2006-08-30 2006-08-30 アクティブマトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2008058446A true JP2008058446A (ja) 2008-03-13

Family

ID=39241283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006233127A Pending JP2008058446A (ja) 2006-08-30 2006-08-30 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP2008058446A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151991A (ja) * 2006-12-18 2008-07-03 Seiko Epson Corp 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器
JP2010217901A (ja) * 2007-06-22 2010-09-30 Samsung Mobile Display Co Ltd 有機電界発光表示装置の製造方法
JP2011507005A (ja) * 2007-11-02 2011-03-03 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素駆動回路
US8497857B2 (en) 2009-09-18 2013-07-30 Sony Corporation Display device
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
WO2024056886A1 (de) * 2022-09-15 2024-03-21 Ams-Osram International Gmbh Optoelektronisches bauelement, verfahren zum betreiben eines optoelektronischen bauelements und verfahren zum herstellen eines optoelektronischen bauelements

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151991A (ja) * 2006-12-18 2008-07-03 Seiko Epson Corp 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器
JP2010217901A (ja) * 2007-06-22 2010-09-30 Samsung Mobile Display Co Ltd 有機電界発光表示装置の製造方法
US8450121B2 (en) 2007-06-22 2013-05-28 Samsung Display Co., Ltd. Method of manufacturing an organic light emitting display
JP2011507005A (ja) * 2007-11-02 2011-03-03 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素駆動回路
US8497857B2 (en) 2009-09-18 2013-07-30 Sony Corporation Display device
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
CN104036726B (zh) * 2014-05-30 2015-10-14 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
US9898960B2 (en) 2014-05-30 2018-02-20 Boe Technology Group Co., Ltd. Pixel circuit, its driving method, OLED display panel and OLED display device
WO2024056886A1 (de) * 2022-09-15 2024-03-21 Ams-Osram International Gmbh Optoelektronisches bauelement, verfahren zum betreiben eines optoelektronischen bauelements und verfahren zum herstellen eines optoelektronischen bauelements

Similar Documents

Publication Publication Date Title
JP5259132B2 (ja) 周辺光感知回路及びこれを有する平板表示装置
US7965263B2 (en) Display device and driving method thereof
KR101142994B1 (ko) 표시 장치 및 그 구동 방법
JP4934964B2 (ja) 表示装置、画素駆動方法
JP5342111B2 (ja) 有機el表示装置
US20160343304A1 (en) Method of compensating amoled power supply voltage drop
US7839366B2 (en) Display device
KR20060054603A (ko) 표시 장치 및 그 구동 방법
JP2007519956A (ja) 電界発光表示装置のための閾値電圧補償方法
KR20100100960A (ko) 픽셀 회로
JP5184042B2 (ja) 画素回路
JP2004310013A (ja) 発光表示装置,発光表示装置の駆動方法,および発光表示装置の表示パネル
JP2004252036A (ja) アクティブ駆動型発光表示装置およびその駆動制御方法
JP2009511978A (ja) 放射ディスプレイ装置
TW201030717A (en) Display device, method for driving the same, and electronic apparatus
JP2005157261A (ja) 画素回路および表示装置
JP2010128313A (ja) 画像表示装置
JP2009025735A (ja) 画像表示装置
JP4850436B2 (ja) 表示装置及びそれを用いた電子機器
JP2008058446A (ja) アクティブマトリクス型表示装置
AU2015263831A1 (en) High resolution OLED display operation circuit
KR20070040149A (ko) 표시 장치 및 그 구동 방법
JP4754897B2 (ja) 表示装置及びその駆動方法
JP2006011410A (ja) 表示装置及びそれを用いた電子機器
JP2009122196A (ja) アクティブマトリクス型表示装置およびその駆動方法