KR100688500B1 - 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법 - Google Patents

반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법 Download PDF

Info

Publication number
KR100688500B1
KR100688500B1 KR1020040070782A KR20040070782A KR100688500B1 KR 100688500 B1 KR100688500 B1 KR 100688500B1 KR 1020040070782 A KR1020040070782 A KR 1020040070782A KR 20040070782 A KR20040070782 A KR 20040070782A KR 100688500 B1 KR100688500 B1 KR 100688500B1
Authority
KR
South Korea
Prior art keywords
package
dummy
printed circuit
circuit board
unit chip
Prior art date
Application number
KR1020040070782A
Other languages
English (en)
Other versions
KR20060029715A (ko
Inventor
이영민
염근대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040070782A priority Critical patent/KR100688500B1/ko
Priority to US11/100,526 priority patent/US20060049501A1/en
Priority to US11/213,702 priority patent/US7521289B2/en
Publication of KR20060029715A publication Critical patent/KR20060029715A/ko
Application granted granted Critical
Publication of KR100688500B1 publication Critical patent/KR100688500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택 패키지 및 그 제조 방법이 개시된다. 본 발명에 따른 멀티스택 패키지는 수직으로 적층되어 있는 복수의 단위 칩 패키지들 및 단위 칩 패키지들의 최상부 단위 칩 패키지의 반도체 칩을 보호하기 위해 최상부 단위 칩 패키지의 반도체 칩 상의 더미 패키지 기판을 포함한다.

Description

반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택 패키지와 그 제조 방법{Multi stack package having dummy package substrate for protection of semiconductor chip and method of fabricating the same}
도 1a 및 도 1b는 종래의 멀티스택 패키지를 보여주는 단면도들이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 멀티스택 패키지를 보여주는 단면도들이다.
도 2c 및 도 2d는 본 발명의 일 실시예에 따른 멀티스택 패키지의 더미 인쇄 회로 기판을 보여주는 저면도들이다.
도 2e 내지 도 2g는 본 발명의 일 실시예에 따른 멀티스택 패키지의 더미 인쇄 회로 기판을 보여주는 단면도들이다.
도 2h는 본 발명의 다른 실시예에 따른 멀티스택 패키지를 보여주는 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 멀티스택 패키지를 제조하는 방법을 보여주는 순서도들이다.
도 3c 내지 도 3g는 본 발명에 따른 멀티스택 패키지를 제조하는 방법을 보여주는 단면도들이다.
본 발명은 반도체 칩 패키지 및 그 제조 방법에 관한 것으로서, 특히 복수의 반도체 칩을 적층하여 하나의 패키지로 형성할 수 있는 멀티스택 패키지(multi stack package; MSP) 및 그 제조 방법에 관한 것이다.
반도체 제품의 고용량화를 위해 단위 반도체 소자의 집적도의 증가가 요구되고 있다. 하지만, 단위 반도체 소자의 집적도의 증가는 디자인 룰의 감소 즉, 미세 패턴 기술을 요구하므로 막대한 비용과 시간을 필요로 한다.
따라서, 최근에는 복수의 단위 반도체 소자들을 적층하여 하나의 패키지로 형성함으로써 제품의 고용량화를 달성할 수 있는 멀티스택 패키지(MSP) 기술이 사용되고 있다. 종래의 반도체 소자의 집적화 기술이 2차원 평면 내에서의 집적도의 증가라면, 멀티스택 패키지를 이용한 집적화 기술은 반도체 소자들을 수직으로 적층하여 형성하는 3차원적인 집적도의 증가에 해당한다.
멀티스택 패키지 기술도 여러 가지 형태로 구현이 가능하다. 일례로, 단위 칩 패키지들을 적층한 후 다단의 와이어 본딩을 통해서 하나의 멀티스택 패키지로 구현될 수 있다. 또한, 다른 예로는, 단위 칩 패키지들을 도전성 솔더 볼(solder ball)을 이용하여 적층하는 볼 그리드 어레이(ball grid array; BGA) 형 멀티스택 패키지로 구현될 수 있다.
이러한 BGA 형의 멀티스택 패키지는 복잡한 다단의 와이어 본딩 없이 멀티스택 패키지를 구현할 수 있는 장점이 있다. 또한, BGA 형의 멀티스택 패키지 가운데 반도체 칩이 노출되는 wBGA(wire bonding BGA) 형의 멀티스택 패키지가 최근 각광받고 있다. 다만, 이러한 wBGA 형의 멀티스택 패키지에서는 노출되는 반도체 칩을 보호하는 방법이 문제가 되고 있다. 이하 도면을 참조하여 종래의 wBGA 형의 멀티스택 패키지에 대해 설명한다.
도 1a 및 도 1b는 종래의 멀티스택 패키지를 보여주는 단면도들이다.
도 1a를 참조하면, 종래의 멀티스택 패키지 특히 wBGA 형의 멀티스택 패키지(100)는 복수의 단위 칩 패키지들(140a, 140b, 140c, 140d)을 수직으로 적층하는 구조를 이루고 있다.
도 1b를 참조하면, 상기 적층된 최상부 단위 칩 패키지(140d)는 반도체 칩(130d)이 인쇄 회로 기판(printed circuit board; PCB)(110d) 상에 접착제(135d)에 의해 부착되어 있고, 상기 반도체 칩(130d)은 상기 인쇄 회로 기판(110d)과 도전성 와이어(115d)를 통해 연결되어 있으며, 상기 인쇄 회로 기판 후면(後面)에 외부 단자로써 솔더 볼(125d)을 구비하는 구조를 이루고 있다. 또한, 상기 인쇄 회로 기판(110d)은 전면(前面) 및 후면(後面)에 포토 솔더 레지스트(photo solder resist) 층들(104d, 108d)을 갖는 보드 코어(board core)(106d)를 구비한다. 상기 와이어(115d) 연결 부위는 인캡슐레이션층(incapsulation layer)(120d)에 의해 피막되어 있다.
도 1a의 단위 칩 패키지들(140a, 140b, 140c, 140d)은 도 1b의 단위 칩 패키지(140d)와 동일한 구조로 형성되어 있다. 도 1a의 적층된 최상부 단위 칩 패키지(140d)의 반도체 칩(130d) 상에는 접착제(155)에 의해 금속판(150)이 접착되어 있 다. 상기 금속판(150)은 상기 반도체 칩(130d)을 외부 환경으로부터 보호하는 역할을 한다.
하지만, 상기 멀티스택 패키지(100)와 같이 상기 반도체 칩(130d)을 보호하기 위해 상기 금속판(150)을 형성하는 것은 하부 단위 칩 패키지들(140a, 140b, 140c, 140d)과는 다른 별도의 부수적인 부자재를 필요로 할 뿐만 아니라 별도의 어태치 설비를 필요로 한다는 점에서 번거로운 작업이 된다.
또한, 상기 멀티스택 패키지(100)를 모듈 실장하는 경우, 상기 금속판(150)이 작업 도중 휘게 되어 상기 최상부 단위 칩 패키지(140d)가 들뜨게 되면서 스택 결합부가 끊어지는 불량이 발생할 수 있다. 더구나, 상기 금속판(150)의 무게 때문에 상기 멀티스택 패키지(100)의 무게가 증가하여 2차면 모듈 실장 시 상기 멀티스택 패키지(100)가 낙하되는 문제가 발생할 수도 있다.
본 발명이 이루고자 하는 기술적 과제는 모듈 실장 시 낙하되지 않도록 가볍고, 쉽게 휘지 않는 신뢰성 있는 멀티스택 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 칩의 보호를 위해 별도의 설비 장치와 부자재를 이용하지 않아 경제성 있는 멀티스택 패키지의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 멀티스택 패키지는, 인쇄 회로 기판 상에 반도체 칩이 실장되어 있고, 상기 인쇄 회로 기판 후면에 외부단자 가 연결되어 있는 단위 칩 패키지들이 두 개 이상 적층된 것으로서, 하층 단위 칩 패키지의 인쇄 회로 기판이 상층 단위 칩 패키지의 외부단자와 연결되도록 수직으로 적층되어 있는 복수의 단위 칩 패키지들; 및 상기 복수의 단위 칩 패키지들의 최상부 단위 칩 패키지의 반도체 칩을 보호하기 위해 상기 최상부 단위 칩 패키지의 상기 반도체 칩 상의 더미 패키지 기판을 포함한다.
상기 더미 패키지 기판은 솔더 볼을 통해 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 접착되어 있는 것이 바람직하다. 나아가, 상기 더미 패키지 기판은 더미 인쇄 회로 기판(dummy PCB)인 것이 바람직하다.
더 나아가, 상기 더미 인쇄 회로 기판의 후면에는 상기 솔더 볼이 접착되는 양측 일직선상의 복수의 볼랜드(ball land) 패턴을 노출하는 포토 솔더 레지스트 층이 형성되어 있을 수 있다. 또한, 상기 더미 인쇄 회로 기판 후면에는 열 방출이 용이하도록 구리 패턴이 상기 볼랜드 패턴 내측에 형성되어 있을 수 있다.
또는, 상기 더미 인쇄 회로 기판 전면에는 구리 배선 패턴이 형성되어 있고, 상기 구리 배선 패턴은 포토 솔더 레지스트 층에 의해 덮여 있을 수도 있다. 또는, 상기 더미 인쇄 회로 기판 전면에는 구리 호일(copper foil)이 형성되어 있고, 상기 구리 호일은 니켈 도금층에 의해 덮여 있을 수도 있다.
또한, 상기 더미 패키지 기판은 더미 테이프(dummy tape)일 수 있다. 나아가, 상기 더미 테이프는 폴리이미드(polyimide)로 형성될 수 있다. 또한, 상기 외부단자는 솔더 볼인 것이 바람직하다.
또한, 상기 단위 칩 패키지의 반도체 칩과 상기 단위 칩 패키지의 인쇄 회로 기판은 상기 인쇄 회로 기판의 내부 구멍을 관통하는 도전성 와이어를 통해 연결되어 있을 수 있다. 나아가, 상기 와이어는 인캡슐레이션층(incapsulation layer)에 의해 덮여 있고, 상기 인캡슐레이션층은 접착성 경화층일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 멀티스택 패키지의 제조 방법은, 인쇄 회로 기판 상에 반도체 칩을 실장하는 단계 및 상기 인쇄회로 기판 후면에 솔더 볼을 연결하는 단계를 포함하여 복수의 단위 칩 패키지들을 제조하는 단계; 하층 단위 칩 패키지의 인쇄 회로 기판이 상층 단위 칩 패키지의 솔더 볼과 연결되도록 상기 단위 칩 패키지들을 적층하는 단계; 및 적층된 상기 단위 칩 패키지들의 최상부 단위 칩 패키지의 반도체 칩을 보호하기 위하여 상기 최상부 단위 칩 패키지의 상기 반도체 칩 상에 더미 패키지 기판을 적층하는 단계를 포함한다.
상기 더미 패키지 기판을 적층하는 단계는 솔더 볼을 이용하여 상기 더미 패키지 기판의 후면과 상기 최상부 단위 칩 패키지의 전면을 접착하는 것이 바람직하다.
나아가, 상기 더미 패키지 기판을 적층하는 단계는 상기 더미 패키지 기판에 솔더 볼을 접착하는 단계; 상기 솔더 볼이 접착된 더미 패키지 기판을 플럭스에 담그는 단계; 상기 더미 패키지 기판의 솔더 볼이 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 연결되도록 상기 더미 패키지 기판을 상기 최상부 단위 칩 패키지 상에 탑재하는 단계; 및 상기 더미 패키지 기판의 솔더 볼이 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 접착됨과 동시에 상기 적층된 단위 칩 패키지들의 솔더 볼들과 인쇄 회로 기판들이 접착되도록 열처리하는 단계를 포함할 수 있다.
더 나아가, 상기 열처리는 상기 인쇄 회로 기판 및 더미 인쇄 회로 기판의 솔더 볼들을 리플로우 할 수 있도록 200 ℃ 내지 250 ℃의 범위인 것이 바람직하다.
또한, 상기 단위 칩 패키지들을 적층하는 단계는 상층 단위 칩 패키지의 솔더 볼을 플럭스에 담그는 단계 및 상기 상층 단위 칩 패키지의 솔더 볼과 하층 단위 칩 패키지의 인쇄 회로 기판이 연결되도록 상기 상층 단위 칩 패키지를 하층 단위 칩 패키지 상에 탑재하는 단계를 반복할 수 있다.
또한, 상기 더미 패키지 기판은 더미 인쇄 회로 기판인 것이 바람직하다. 더 나아가, 상기 더미 인쇄 회로 기판의 후면에는 상기 솔더 볼이 접착되는 양측 일직선상의 복수의 볼랜드 패턴을 노출하는 포토 솔더 레지스트 층이 형성되어 있을 수 있다. 또한, 상기 더미 인쇄 회로 기판 후면에는 열 방출이 용이하도록 구리 패턴이 상기 볼랜드 패턴 내측에 형성되어 있을 수 있다.
또는, 상기 더미 인쇄 회로 기판 전면에는 구리 배선 패턴이 형성되어 있고, 상기 구리 배선 패턴은 포토 솔더 레지스트 층에 의해 덮여 있을 수도 있다. 또는, 상기 더미 인쇄 회로 기판 전면에는 구리 호일이 형성되어 있고, 상기 구리 호일은 니켈 도금층에 의해 덮여 있을 수도 있다.
또한, 상기 더미 인쇄 회로 기판은 더미 테이프일 수 있으며, 상기 더미 테이프는 폴리이미드로 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으 로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있을 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 멀티스택 패키지를 보여주는 단면도들이다.
도 2a를 참조하면, 본 발명의 일 실시예에 따른 멀티스택 패키지(200)는 수직으로 적층된 네 개의 단위 칩 패키지들(240a, 240b, 240c, 240d) 및 상기 적층된 최상부 단위 칩 패키지(240d) 상의 더미 패키지 기판, 구체적으로 더미 인쇄 회로 기판(250)을 포함한다. 상기 멀티스택 패키지(200)는 네 개의 단위 칩 패키지들이 적층된 쿼드러플 멀티스택 패키지(quadruple MSP)이나, 예로써 도시된 것 일뿐 반드시 네 개의 단위 칩 패키지들에 국한되는 것은 아니다.
도 2b를 참조하면, 상기 적층된 최상부 단위 칩 패키지(240d)는 반도체 칩(230d)이 인쇄 회로 기판(210d) 상에 접착제(235d)에 의해 부착되어 있고, 상기 반도체 칩(230d)은 상기 인쇄 회로 기판(210d)과 상기 인쇄 회로 기판(210d)의 내부 구멍을 관통하는 와이어(215d)를 통해 연결되어 있다.
또한, 상기 인쇄 회로 기판(210d) 후면에는 외부 단자로써 솔더 볼(225d)이 부착되어 있다. 상기 인쇄 회로 기판(210d)의 보드 코어(206d)의 전면 및 후면에는 포토 솔더 레지스트 층(204d, 208d)이 구비되어 있다. 상기 와이어(215d) 연결 부 위는 인캡슐레이션층(220d)에 의해 피막되어 외부 환경으로부터 보호된다. 상기 인캡슐레이션층(220d)은 접착성 경화층일 수 있다. 상기 다른 단위 칩 패키지들(240a, 240b, 240c)도 상기 최상부 단위 칩 패키지(240d)와 동일한 구조이다.
도 2a에 도시된 바와 같이, 상기 멀티스택 패키지(200)의 더미 인쇄 회로 기판(250)은 종래의 금속판 보호막보다 상기 멀티스택 패키지(200)의 무게를 가볍게 한다. 이에 따라, 종래 멀티스택 패키지의 무게 때문에 2차면 모듈 실장 시 낙하되는 문제가 극복된다.
또한, 상기 더미 인쇄 회로 기판(250)은 상기 최상부 단위 칩 패키지(240d)의 반도체 칩(230d)을 보호하기 위해 상기 반도체 칩(230d) 상에 형성되어 있는 것이 바람직하다. 또한, 상기 더미 인쇄 회로 기판(250)은 솔더 볼(255)을 통해 상기 최상부 단위 칩 패키지(240d)의 인쇄 회로 기판(210d)과 접착되어 있는 것이 바람직하다.
이에 따라, 상기 멀티스택 패키지(200)의 모듈 실장 시, 상기 더미 인쇄 회로 기판(250)은 상기 반도체 칩(230d) 및 인쇄 회로 기판(210d)을 외부 환경으로부터 보호하는 역할을 한다. 즉, 상기 더미 인쇄 회로 기판(250)은 상기 반도체 칩(230d)에 회로 오류를 일으킬 수 있는 스크래치 발생 등을 억제할 수 있다. 또한, 상기 더미 인쇄 회로 기판(250)은 종래의 금속판과는 달리 쉽게 휘지 않기 때문에, 상기 최상부 단위 칩 패키지(240d)가 들떠서 상기 솔더 볼(225d)에 의한 스택 결합부가 끊어지는 불량 발생도 억제된다.
도 2c 및 도 2d는 본 발명의 일 실시예에 따른 멀티스택 패키지의 더미 인쇄 회로 기판을 보여주는 저면도들이다.
도 2c를 참조하면, 상기 더미 인쇄 회로 기판(250)의 후면에는 포토 솔더 레지스트 층(246)이 형성되어 있다. 상기 포토 솔더 레지스트 층(246)은 상기 더미 인쇄 회로 기판(250)의 후면 양측 일직선상에 솔더 볼(255)이 접착될 복수의 볼랜드 패턴(252)을 노출한다.
도 2d를 참조하면, 상기 포토 솔더 레지스트 층(246)의 내부의 상기 더미 인쇄 회로 기판(250)에는 상기 볼랜드 패턴(252) 외에 구리 패턴(256)이 형성되어 있을 수 있다. 도 2c에 도시된 바와 같이, 상기 포토 솔더 레지스트 층(246)은 상기 구리 패턴(256)을 덮고 있으면서, 상기 볼랜드 패턴(252)을 노출시킨다.
상기 구리 패턴(256)은 열 방출이 용이하도록 도 2d에 도시된 바와 같이 그물망 형태로 형성될 수 있고, 또는 전면 구리 패턴으로 형성될 수도 있다. 또한, 상기 볼랜드 패턴(252)은 개별적인 핀을 구성하도록 개별 패드로 존재하여야 하나, 접지 핀은 노이즈 감소를 위해서 공동 접지를 형성하도록 상기 구리 패턴(256)과 연결되어 묶일 수 있다.
도 2e 내지 도 2g는 본 발명의 일 실시예에 따른 멀티스택 패키지의 더미 인쇄 회로 기판을 보여주는 단면도들이다.
도 2e 내지 도 2g를 참조하면, 상기 더미 인쇄 회로 기판(250)의 전면(前面)은 레이저 마킹(laser marking)을 고려하여 다양한 형태로 구현될 수 있다. 도 2e를 참조하면, 상기 더미 인쇄 회로 기판(250)의 보드 코어(244) 전면(前面)에는 구리 배선 패턴(미도시)이 형성되어 있고, 상기 보드 코어(244) 상에 포토 솔더 레지 스트 층(242)이 형성되어 있을 수 있다.
도 2f를 참조하면, 다른 더미 인쇄 회로 기판(250')은 보드 코어(244')의 후면에는 포토 솔더 레지스트 층(246')을 포함하고, 전면에는 상기 보드 코어(244') 상에 구리 호일(254) 및 상기 구리 호일(254) 상에 니켈 도금층(252)을 포함할 수 있다.
도 2g를 참조하면, 또 다른 더미 인쇄 회로 기판(250")은 보드 코어(244")의 전면을 직접 노출하고, 후면에만 포토 솔더 레지스트 층(246")이 형성되도록 보다 단순하게 형성될 수도 있다.
따라서, 상기 멀티스택 패키지(200)는 가볍고 단단한 상기 더미 인쇄회로 기판(250)을 보호막으로 이용함으로써, 종래 멀티스택 패키지의 무게 때문에 2차면 모듈 실장 시 낙하되는 문제를 극복할 수 있고, 종래의 금속판과는 달리 쉽게 휘지 않기 때문에, 상기 최상부 단위 칩 패키지(240d)가 들떠서 스택 결합부가 끊어지는 불량 발생도 억제된다. 이에 따라 상기 멀티스택 패키지(200)의 신뢰도가 향상된다.
도 2h는 본 발명의 다른 실시예에 따른 멀티스택 패키지를 보여주는 단면도이다. 본 발명의 다른 실시예에 따른 멀티스택 패키지는 더미 패키지 기판 부분을 제외하고는 상기 일 실시예에 따른 멀티스택 패키지와 동일하다. 따라서, 본 발명의 다른 실시예에 따른 멀티스택 패키지는 도 2a, 도 2b 및 해당 설명을 참조할 수 있다.
도 2h를 참조하면, 본 발명의 다른 실시예에 따른 멀티스택 패키지(200')는 적층된 최상부 단위 칩 패키지(240d) 상의 더미 패키지 기판으로 더미 테이프(260)를 구비한다. 상기 더미 테이프(260)는 가벼우면서도 단단한 폴리이미드로 형성되는 것이 바람직하다. 이에 따라, 상기 더미 테이프(260)를 보호막으로 하는 상기 멀티스택 패키지(200')는 종래의 금속판을 보호막으로 하는 멀티스택 패키지보다 가볍기 때문에 2차면 모듈 실장 시 상기 멀티스택 패키지(200')가 낙하되어 손상되는 문제 발생이 억제된다.
상기 더미 테이프(260)는 상기 최상부 단위 칩 패키지(240d)의 반도체 칩(도 2b의 230d) 상에 형성되며, 상기 최상부 단위 칩 패키지(240d)의 인쇄 회로 기판(도 2b의 210d)과 솔더 볼(265)을 이용하여 연결되어 있다. 이에 따라, 상기 더미 테이프(260)는 상기 멀티스택 패키지(200')의 모듈 실장 시, 외부 환경으로부터 상기 반도체 칩(230d) 및 인쇄 회로 기판(210d)을 보호할 수 있다.
따라서, 상기 더미 테이프(260)는 상기 반도체 칩(230d) 상에 스크래치 발생을 억제하고, 상기 최상부 단위 칩 패키지(240d)에 외부 하중이 가해지는 것을 막아 준다. 또한, 종래의 금속판처럼 쉽게 휘지 않아, 상기 최상부 단위 칩 패키지(240d)가 들떠 솔더 볼(225d)로 결합된 스택 결합부가 끊어지는 불량 발생이 억제된다. 이에 따라, 상기 멀티스택 패키지(200')의 신뢰도가 향상된다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 멀티스택 패키지를 제조하는 방법을 보여주는 순서도들이고, 도 3c 내지 도 3h는 본 발명의 실시예에 따른 멀티스택 패키지를 제조하는 방법을 보여주는 단면도들이다.
이하 도 3a의 순서도의 순서에 따라, 도 3c 내지 도 3h의 단면도들을 참조하 여 본 발명의 실시예에 따른 멀티스택 패키지를 제조하는 방법을 설명한다.
도 3c를 참조하면, 본 발명의 실시예에 따른 멀티스택 패키지를 제조하는 방법은 인쇄 회로 기판(210d) 상에 반도체 칩(230d)을 실장하고, 솔더 볼(225d)을 연결하여 단위 칩 패키지(240d)를 제조한다. 동일한 단계를 반복하여 복수의 단위 칩 패키지들(도 3d의 240a, 240b, 240c, 240d)을 제조한다(도 3a의 단계 320).
상기의 단위 칩 패키지들(240a, 240b, 240c, 240d)의 세부 구조는 도 2a 및 도 2b의 전술한 해당 설명을 참조할 수 있으며, 제조 단계는 해당 분야에서 평균적인 지식을 가진 자에게 알려진 통상의 방법을 이용할 수 있다.
이어서, 도 3d 및 도 3e를 참조하면, 단위 칩 패키지들의 하층 단위 칩 패키지의 인쇄 회로 기판이 상층 단위 칩 패키지의 솔더 볼과 연결되도록 단위 칩 패키지들을 적층한다(도 3a의 단계 340). 도 3d 및 도 3e는 네 번째 단위 칩 패키지(240d)를 세 번째 단위 칩 패키지(240c) 상에 적층하는 단계를 예시적으로 보여준다.
상기 적층 단계(단계 340)는 상층 단위 칩 패키지(240d)의 솔더 볼(225d)을 접착성을 위해 플럭스(270)에 담근 후, 상기 상층 단위 칩 패키지의 솔더 볼(225d)과 하층 단위 칩 패키지(240c)의 인쇄 회로 기판(210c)이 연결되도록 상기 상층 단위 칩 패키지(240d)를 하층 단위 칩 패키지(240c) 상에 탑재하는 단계를 포함한다. 하부의 적층된 단위 칩 패키지들(240a, 240b, 240c)은 상기 최상부 단위 칩 패키지(240d)의 적층 과정을 반복함으로써 수행된 결과이다.
이어서, 도 3g를 참조하면, 상기 최상부 단위 칩 패키지(240d)의 반도체 칩 (230d)을 보호하기 위해 상기 최상부 단위 칩 패키지(240d)의 반도체 칩(230d) 상에 더미 패키지 기판, 예컨대 더미 인쇄 회로 기판(250)을 적층한다(도 3a의 단계 360). 상기 더미 패키지 기판으로는 더미 테이프도 사용될 수 있다. 따라서, 본 발명에서와 같이 상기 더미 패키지 기판을 이용하는 방법은 종래의 금속판을 이용할 때에 비해서 통상의 패키지 기판을 그대로 이용할 수 있고, 또한 통상의 패키지의 적층 방법을 그대로 이용할 수 있어서 경제적이다.
상기 더미 패키지 기판을 적층하는 단계(단계 360)는 도 3b와 도 3f 내지 도 3h를 참조하여 더욱 상세하게 설명될 수 있다. 도 3b는 최상부 단위 칩 패키지의 반도체 칩 상에 더미 패키지 기판을 적층하는 세부 단계의 순서도이며, 도 3f 내지 도 3h는 그에 해당되는 단면도들이다. 도 3f 내지 도 3h의 도면들에서는 더미 패키지 기판으로서 더미 인쇄 회로 기판(250)을 예로 설명한다. 하지만, 하기의 설명은 해당 기술 분야에서 통상의 지식을 가진 자가 용이하게 더미 테이프에도 적용할 수 있다. 이하에서는 도 3b의 순서도의 순서에 따라, 도 3f 내지 도 3h의 단면도들을 참조하여 상기 더미 패키지 기판을 적층하는 단계(단계 360)를 설명한다.
상기 더미 인쇄 회로 기판(250)을 적층하는 단계(단계 360)에서는 먼저, 도 3f에 도시된 바와 같이 더미 인쇄 회로 기판(250)에 솔더 볼(255)을 접착한다(도 3b의 단계 362). 이어서, 도 3d에 도시된 단위 칩 인쇄 회로 기판의 적층에서와 마찬가지로, 상기 솔더 볼(255)이 접착된 상기 더미 인쇄 회로 기판(250)을 플럭스에 담근다(도 3b의 단계 364). 이때, 상기 솔더 볼(255)이 플럭스에 젖을 정도의 깊이까지 담그는 것이 바람직하다.
이어서, 도 3g에 도시된 바와 같이, 상기 더미 인쇄 회로 기판(250)에 접착된 상기 솔더 볼(255)이 최상부 단위 칩 패키지(240d)의 인쇄 회로 기판(210d)과 연결되도록 상기 더미 인쇄 회로 기판(250)을 상기 최상부 단위 칩 패키지(240d) 상에 탑재한다(도 3b의 단계 366).
이어서, 도 3h에 도시된 바와 같이, 상기 더미 인쇄 회로 기판(250)에 접착된 상기 솔더 볼(255)이 상기 최상부 단위 칩 패키지(240d)의 인쇄 회로 기판(210d)과 접착됨과 동시에 적층된 단위 칩 패키지들의 솔더 볼들(225a, 225b, 225c, 225d)과 인쇄 회로 기판들이 접착되도록 열처리한다(도 3b의 단계 368).
상기 열처리는 상기 솔더 볼들(225a, 225b, 225c, 225d, 255)을 리플로우할 수 있도록 200 ℃ 내지 250 ℃ 범위인 것이 바람직하다. 상기 솔더 볼들(225a, 225b, 225c, 225d, 255)이 리플로우하면서 상기 솔더 볼들(225a, 225b, 225c, 225d, 255)이 인쇄 회로 기판들과 강하게 접착된다.
이에 따라, 상기 단위 칩 패키지들(240a, 240b, 240c, 240d)의 솔더 볼들(225a, 225b, 225c, 225d)과 상기 더미 인쇄 회로 기판의 솔더 볼(255)의 리플로우 열처리를 한꺼번에 할 수 있게 되어 공정 수가 감소하게 된다. 즉, 상기 단위 칩 패키지들(240a, 240b, 240c, 240d)을 적층할 때에는 이들간을 도전 접합하는 솔더 볼을 리플로우하는 단계가 생략될 수 있다.
또한, 종래 금속판을 이용할 때는 별도의 부재와 금속판 어태치 설비를 이용해야 하나, 상기 더미 인쇄 회로 기판(250)을 적층하는 단계는 통상의 패키지 기판과 상기 단위 칩 패키지들(240a, 240b, 240c, 240d)을 적층하는 설비를 그대로 이 용하여 수행할 수 있어서 경제적이다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다. 따라서, 본 실시예에서는 단위 칩 패키지가 wBGA인 멀티스택 패키지의 경우를 예로 들어 설명하였으나, 본 발명은 이러한 단위 칩 패키지 구조에 한정되지는 않는다.
본 발명에 따른 멀티스택 패키지는 최상부 단위 칩 패키지의 반도체 칩의 보호막으로 가볍고 단단한 더미 인쇄 회로 기판 또는 더미 테이프와 같은 더미 패키지 기판을 이용함으로써, 종래 멀티스택 패키지의 무게 때문에 2차면 모듈 실장 시 낙하되는 문제를 극복할 수 있다. 또한, 본 발명에 따른 멀티스택 패키지는 종래의 금속판 보호막과는 달리 쉽게 휘지 않기 때문에, 모듈 실장 시 최상부 단위 칩 패키지가 들떠서 솔더 볼로 이루어지는 스택 결합부가 끊어지는 불량 발생도 억제되어 신뢰성이 향상된다.
또한, 본 발명에 따른 멀티스택 패키지 제조 방법은 종래 금속판을 이용할 때와는 달리 별도의 부재와 금속판 어태치 설비를 이용할 필요 없이 통상의 더미 패키지 기판을 이용하고, 통상의 단위 패키지 기판을 적층하는 설비를 그대로 이용하여 수행할 수 있어서 경제적이다.

Claims (28)

  1. 인쇄 회로 기판 상에 반도체 칩이 실장되어 있고, 상기 인쇄 회로 기판 후면(後面)에 외부단자가 연결되어 있는 단위 칩 패키지들이 두 개 이상 적층된 것으로서, 하층 단위 칩 패키지의 인쇄 회로 기판이 상층 단위 칩 패키지의 외부단자와 연결되도록 수직으로 적층되어 있는 복수의 단위 칩 패키지들; 및
    상기 복수의 단위 칩 패키지들의 최상부 단위 칩 패키지의 반도체 칩을 보호하기 위해, 상기 최상부 단위 칩 패키지의 상기 반도체 칩 상의 더미 패키지 기판을 포함하고,
    상기 더미 패키지 기판은 솔더 볼을 통해 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 접착된 것을 특징으로 하는 멀티스택 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 더미 패키지 기판은 더미 인쇄회로 기판인 것을 특징으로 하는 멀티스택 패키지.
  4. 제 3 항에 있어서,
    상기 더미 인쇄 회로 기판의 후면에는 상기 솔더 볼이 접착되는 양측 일직선상의 복수의 볼랜드 패턴을 노출하는 포토 솔더 레지스트 층이 형성되어 있는 것을 특징으로 하는 멀티스택 패키지.
  5. 제 4 항에 있어서,
    상기 더미 인쇄 회로 기판의 후면에는 열 방출이 용이하도록 구리 패턴이 상기 볼랜드 패턴 내측에 형성되어 있는 것을 특징으로 하는 멀티스택 패키지.
  6. 제 5 항에 있어서,
    상기 구리 패턴은 그물망 패턴인 것을 특징으로 하는 멀티스택 패키지.
  7. 제 3 항에 있어서,
    상기 더미 인쇄 회로 기판 전면(前面)에는 구리 배선 패턴이 형성되어 있고, 상기 구리 배선 패턴은 포토 솔더 레지스트 층에 의해 덮여 있는 것을 특징으로 하는 멀티스택 패키지.
  8. 제 3 항에 있어서,
    상기 더미 인쇄 회로 기판 전면에는 구리 호일이 형성되어 있고, 상기 구리 호일은 니켈 도금층에 의해 덮여 있는 것을 특징으로 하는 멀티스택 패키지.
  9. 제 3 항에 있어서,
    상기 더미 패키지 기판은 더미 테이프인 것을 특징으로 하는 멀티스택 패키지.
  10. 제 9 항에 있어서,
    상기 더미 테이프는 폴리이미드(polyimide)로 형성된 것을 특징으로 하는 멀티스택 패키지.
  11. 제 1 항에 있어서,
    상기 외부단자는 솔더 볼인 것을 특징으로 하는 멀티스택 패키지.
  12. 제 1 항에 있어서,
    상기 단위 칩 패키지의 반도체 칩과 상기 단위 칩 패키지의 인쇄 회로 기판은 상기 인쇄 회로 기판의 내부 구멍을 관통하는 도전성 와이어를 통해 연결되어 있는 특징으로 하는 멀티스택 패키지.
  13. 제 12 항에 있어서,
    상기 와이어는 인캡슐레이션층에 의해 덮여 있는 것을 특징으로 하는 멀티스택 패키지.
  14. 제 13 항에 있어서,
    상기 인캡슐레이션층은 접착성 경화층인 것을 특징으로 하는 멀티스택 패키 지.
  15. 인쇄 회로 기판 상에 반도체 칩을 실장하는 단계 및 상기 인쇄회로 기판 후면에 솔더 볼을 연결하는 단계를 포함하여 복수의 단위 칩 패키지들을 제조하는 단계;
    하층 단위 칩 패키지의 인쇄 회로 기판이 상층 단위 칩 패키지의 솔더 볼과 연결되도록 상기 단위 칩 패키지들을 적층하는 단계;
    적층된 상기 단위 칩 패키지들의 최상부 단위 칩 패키지의 반도체 칩을 보호하기 위하여 상기 최상부 단위 칩 패키지의 상기 반도체 칩 상에 더미 패키지 기판을 적층하는 단계를 포함하고,
    상기 더미 패키지 기판을 적층하는 단계는 솔더 볼을 이용하여 상기 더미 패키지 기판의 후면과 상기 최상부 단위 칩 패키지의 전면을 접착하는 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 더미 패키지 기판을 적층하는 단계는 상기 더미 패키지 기판에 솔더 볼을 접착하는 단계; 상기 솔더 볼이 접착된 더미 패키지 기판을 플럭스에 담그는 단계; 상기 더미 패키지 기판의 솔더 볼이 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 연결되도록 상기 더미 패키지 기판을 상기 최상부 단위 칩 패키지 상에 탑재하는 단계; 및 상기 더미 패키지 기판의 솔더 볼이 상기 최상부 단위 칩 패키지의 인쇄 회로 기판과 접착됨과 동시에 상기 적층된 단위 칩 패키지들의 솔더 볼들과 인쇄 회로 기판들이 접착되도록 열처리하는 단계를 포함하는 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  18. 제 17 항에 있어서,
    상기 열처리는 상기 인쇄 회로 기판 및 더미 인쇄 회로 기판의 솔더 볼들을 리플로우할 수 있도록 200℃ 내지 250℃ 범위인 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  19. 제 15 항에 있어서,
    상기 단위 칩 패키지들을 적층하는 단계는 상층 단위 칩 패키지의 솔더 볼을 플럭스에 담그는 단계 및 상기 상층 단위 칩 패키지의 솔더 볼과 하층 단위 칩 패키지의 인쇄 회로 기판이 연결되도록 상기 상층 단위 칩 패키지를 하층 단위 칩 패키지 상에 탑재하는 단계를 반복하는 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  20. 제 15 항에 있어서,
    상기 더미 패키지 기판은 더미 인쇄 회로 기판인 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  21. 제 20 항에 있어서,
    상기 더미 인쇄 회로 기판의 후면에는 상기 솔더 볼이 접착되는 양측 일직선상의 복수의 볼랜드 패턴을 노출하는 포토 솔더 레지스트 층이 형성되어 있는 것을 특징으로 하는 멀티스택 패키지.
  22. 제 21 항에 있어서,
    상기 더미 인쇄 회로 기판의 후면에는 열 방출이 용이하도록 구리 패턴이 상기 볼랜드 패턴 내측에 형성되어 있는 것을 특징으로 하는 멀티스택 패키지.
  23. 제 22 항에 있어서,
    상기 구리 패턴은 그물망 패턴인 것을 특징으로 하는 멀티스택 패키지.
  24. 제 21 항에 있어서,
    상기 더미 인쇄 회로 기판 전면(前面)에는 구리 배선 패턴이 형성되어 있고, 상기 구리 배선 패턴은 포토 솔더 레지스트 층에 의해 덮여 있는 것을 특징으로 하는 멀티스택 패키지.
  25. 제 21 항에 있어서,
    상기 더미 인쇄 회로 기판 전면에는 구리 호일이 형성되어 있고, 상기 구리 호일은 니켈 도금층에 의해 덮여 있는 것을 특징으로 하는 멀티스택 패키지.
  26. 제 15 항에 있어서,
    상기 더미 패키지 기판은 더미 테이프인 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  27. 제 26 항에 있어서,
    상기 더미 테이프는 폴리이미드인 것을 특징으로 하는 멀티스택 패키지의 제조 방법.
  28. 삭제
KR1020040070782A 2004-09-06 2004-09-06 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법 KR100688500B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040070782A KR100688500B1 (ko) 2004-09-06 2004-09-06 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
US11/100,526 US20060049501A1 (en) 2004-09-06 2005-04-07 Package having dummy package substrate and method of fabricating the same
US11/213,702 US7521289B2 (en) 2004-09-06 2005-08-30 Package having dummy package substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070782A KR100688500B1 (ko) 2004-09-06 2004-09-06 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060029715A KR20060029715A (ko) 2006-04-07
KR100688500B1 true KR100688500B1 (ko) 2007-03-02

Family

ID=35995365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070782A KR100688500B1 (ko) 2004-09-06 2004-09-06 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법

Country Status (2)

Country Link
US (2) US20060049501A1 (ko)
KR (1) KR100688500B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
KR100712549B1 (ko) * 2006-01-31 2007-05-02 삼성전자주식회사 패키지 리드를 포함하는 멀티 스택 패키지
KR100780692B1 (ko) 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
US8039302B2 (en) 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
WO2009146587A1 (en) * 2008-06-05 2009-12-10 Hong Kong Applied Science & Technology Research Institute Co., Ltd Bongding method for through-silicon-via based 3d wafer stacking
KR100923430B1 (ko) * 2009-05-04 2009-10-27 주식회사 고려반도체시스템 반도체 소자 제작용 기판의 프로세싱 방법
CN104882400B (zh) * 2014-02-27 2018-01-12 西安永电电气有限责任公司 一种引线框架堆叠用支撑定位装置
KR102287754B1 (ko) 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040922A (ko) * 2001-11-17 2003-05-23 삼성전자주식회사 칩 스케일 패키지와 그 제조 방법 및 이를 적층하여구비된 적층 칩 스케일 패키지

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
KR100206969B1 (ko) 1996-11-26 1999-07-01 구본준 버텀 리드형 반도체 패키지 및 그 제조방법
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP2002184937A (ja) * 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
US6774475B2 (en) * 2002-01-24 2004-08-10 International Business Machines Corporation Vertically stacked memory chips in FBGA packages
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
KR100472286B1 (ko) * 2002-09-13 2005-03-10 삼성전자주식회사 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US6998703B2 (en) * 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040922A (ko) * 2001-11-17 2003-05-23 삼성전자주식회사 칩 스케일 패키지와 그 제조 방법 및 이를 적층하여구비된 적층 칩 스케일 패키지

Also Published As

Publication number Publication date
US7521289B2 (en) 2009-04-21
KR20060029715A (ko) 2006-04-07
US20060049501A1 (en) 2006-03-09
US20060050486A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
US9299678B2 (en) Semiconductor package and manufacturing method therefor
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
US7233057B2 (en) Integrated circuit package with optimized mold shape
US7795743B2 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20070262434A1 (en) Interconnected ic packages with vertical smt pads
US7521289B2 (en) Package having dummy package substrate and method of fabricating the same
US9324580B2 (en) Process for fabricating a circuit substrate
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
JP2012054395A (ja) 半導体パッケージ
US6946738B2 (en) Semiconductor packaging substrate and method of producing the same
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
CN110444528B (zh) 包含虚设下拉式引线键合体的半导体装置
WO2021115377A1 (zh) 封装方法、封装结构及封装模块
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2006202997A (ja) 半導体装置およびその製造方法
JP2001060638A (ja) 半導体装置
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
US9589878B2 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee