KR100444559B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100444559B1
KR100444559B1 KR1019960034436A KR19960034436A KR100444559B1 KR 100444559 B1 KR100444559 B1 KR 100444559B1 KR 1019960034436 A KR1019960034436 A KR 1019960034436A KR 19960034436 A KR19960034436 A KR 19960034436A KR 100444559 B1 KR100444559 B1 KR 100444559B1
Authority
KR
South Korea
Prior art keywords
package
heat sink
adhesive
semiconductor device
recess
Prior art date
Application number
KR1019960034436A
Other languages
English (en)
Other versions
KR970013389A (ko
Inventor
유키노부 와타야
히데토 이소노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970013389A publication Critical patent/KR970013389A/ko
Application granted granted Critical
Publication of KR100444559B1 publication Critical patent/KR100444559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

요형(凹型) 형상으로 수지성형된 패키지를 사용하는 고체촬상장치 등의 반도체장치에 있어서, 동작시의 반도체칩의 온도상승을 낮게 억제한다.
요형 형상으로 수지성형된 패키지(1)의 요부(凹部)(1a)의 저부에 방열판(4)을 매입한다. 요부(1a)의 저면상에 탑재되는 CCD칩(2)의 중앙부의 아래의 부분의 패키지(1)에 개구(1b)를 설치하고, 이 개구(1b)를 통하여 CCD칩(2)과 방열판(4)과를 접착제(3)에 의하여 접착한다. 접착제(3)로서는, 패키지(1)를 구성하는 수지보다 열전도율이 큰 것을 사용한다.

Description

반도체장치{Semiconductor Device}
이 발명은, 반도체장치에 관한 것이며, 특히 요형(凹型) 형상으로 수지성형된 패키지의 요부의 저면상에 반도체칩이 탑재되고, 이 패키지가 밀봉(기밀봉지, 氣密封止)된 구조를 가지는 반도체장치, 예를 들면 고체촬상장치에 관한 것이다.
종래, 고체촬상장치로서 도 8에 나타낸 것과 같은 것이 있다. 도 8에 나타낸 바와 같이, 이 종래의 고체촬상장치에 있어서는, 요형 형상으로 수지성형된 패키지(101)의 요부(101a)의 저면상에 고체촬상소자인 CCD칩(102)이 접착제(103)에 의하여 접착되어 있다. 부호(104),(105)는 각각 패키지(101)와 일체로 형성된 아우터리드 및 인너리드를 나타낸다. CCD칩(102)의 도시 생략한 본딩패드와 인너리드(105)가 와이어(106)에 의하여 상호 본딩되고, 이것에 의하여 CCD칩(102)과 아우터리드(104)가 전기적으로 접속되어 있다. 또, 패키지(101)의 상면에는 광학유리 등으로 이루어지는 투명캡(107)이 접착제(108)에 의하여 접착되어 있으며, 이로써 패키지(101)의 내부가 밀봉되어 있다.
그러나, 이 도 8에 나타낸 종래의 고체촬상장치에 있어서는, 패키지(101)의 저면으로부터 이 패키지(101)의 저부를 통하여 요부(101a)의 내부에 수분이 침입하기 쉽고, 내습성이 나쁘다는 문제가 있다. 그래서, 내습성을 개선한 고체촬상장치로서, 도 9에 나타낸 바와 같은 것이 있다.
도 9에 나타낸 바와 같이, 이 종래의 고체촬상장치에 있어서는, 요형 형상으로 수지성형된 패키지(101)의 요부(101a)의 저부에, 아우터리드(104) 및 인너리드(105)의 형성에 사용된 리드프레임의 일부(디프레스부라고 함)로 이루어지는 내습판(109)이 매입되어 있다. 기타의 구성은, 도 8에 나타낸 고체촬상장치와 동일하다.
이 도 9에 나타낸 고체촬상장치에 있어서는, 내습판(109)에 의하여, 패키지(101)의 저면으로부터 패키지(101)의 요부(101a)의 내부에 수분이 침입하는 것이 방지되고, 이로써 고체촬상장치의 기밀성(氣密性)의 향상이 도모되어 있다.
그러나, 전술한 도 8 및 도 9에 나타낸 종래의 고체촬상장치에 있어서는, 어느 것이나, 열전도율이 작은 (예를 들면, 2.1×10-3cal／cm·s·℃) 수지로 이루어지는 패키지(101)의 요부(101a)의 저면상에 CCD칩(102)이 접착된 구조로 되어 있으므로, 동작시에 CCD칩(102)으로부터 발생하는 열이 패키지(101)내에 차버려서, CCD칩(102)의 온도가 상승하여 버린다는 문제가 있다. 이 CCD칩(102)의 온도상승은, 온도특성을 가지는 결함의 레벨을 증가시키므로, 이 고체촬상장치에 의하여 촬상되는 화상의 품질의 열화를 초래할 우려가 있었다.
이상은 고체촬상장치에 대해서지만, 전술한 동작시의 칩의 온도상승의 문제는, 패키지(101)와 동일한 패키지를 사용하는 반도체장치 전반에 일어날 수 있는 것이다.
따라서, 이 발명의 목적은, 동작시의 반도체칩의 온도상승을 낮게 억제할 수 있는 반도체장치를 제공하는 것에 있다.
도 1은 이 발명의 제1의 실시형태에 의한 고체촬상장치를 나타낸 평면도.
도 2는 이 발명의 제1의 실시형태에 의한 고체촬상장치를 나타낸 정면도.
도 3은 이 발명의 제1의 실시형태에 의한 고체촬상장치를 나타낸 측면도.
도 4는 도 1의 IV­IV선에 따른 단면도.
도 5는 도 1의 V­V선에 따른 단면도.
도 6은 이 발명의 제2의 실시형태에 의한 고체촬상장치를 나타낸 단면도.
도 7은 이 발명의 제2의 실시형태에 의한 고체촬상장치를 나타낸 단면도.
도 8은 종래의 고체촬상장치의 일예를 나타낸 단면도.
도 9는 종래의 고체촬상장치의 다른 예를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
1：패키지, 1a：요부(凹部), 1b：개구, 2：CCD칩, 3, 9：접착제, 4：방열판, 5：아우터리드, 6：인너리드, 7：와이어, 8：투명캡.
상기 목적을 달성하기 위하여, 이 발명은,
요형 형상으로 수지성형된 패키지의 요부의 저면상에 반도체칩이 탑재되고,패키지가 밀봉된 구조를 가지는 반도체장치에 있어서,
요부의 저부의 패키지내 또는 요부의 저면상에 방열판이 설치되고,
반도체칩과 방열판이 패키지를 구성하는 수지보다 열전도율이 큰 접착제에 의하여 접착되어 있는
것을 특징으로 하는 것이다.
이 발명의 일실시형태에 있어서는, 요부의 저부의 패키지내에 방열판이 매입되고, 요부의 저부의 패키지에 방열판의 일부가 노출되도록 설치된 개구를 통하여 반도체칩과 방열판이 접착제에 의하여 접착된다.
이 발명의 다른 실시형태에 있어서는, 요부의 저면상에 방열판이 설치되고, 이 방열판상에 반도체칩이 접착제에 의하여 접착된다.
이 발명에 있어서, 패키지를 구성하는 수지로서는, 예를 들면, 에폭시수지, 폴리이미드수지, 실리콘수지, 페놀수지, 불포화 폴리에스테르수지 등의 열경화성 수지가 사용된다.
또, 이 발명에 있어서, 패키지를 구성하는 수지보다 열전도율이 큰 접착제로서는, 예를 들면, 에폭시수지, 이미드수지, 실리콘수지, 아크릴수지 등을 주성분으로 하는 접착제가 사용된다. 이들의 접착제에는, 전형적으로는, 열전도율을 크게 하기 위하여, 은(Ag) 등의 금속으로 이루어지는 필러가 첨가된다.
이 발명에 있어서, 패키지의 요부의 저면상에 방열판이 설치되고, 이 방열판상에 반도체칩이 접착제에 의하여 접착되는 경우, 특히 반도체장치가 고체촬상장치일 때에는 이 방열판의 표면에서의 광의 반사에 의한 악영향이 생길 우려가 있으므로, 이것을 방지하기 위하여, 방열판의 표면에 광흡수성의 물질, 예를 들면 크롬(Cr) 등을 코팅하는 것이 바람직하다. 또는, 방열판에 의한 광의 반사를 억제하는데는, 이 접착제에 흑색안료, 예를 들면 카본 등을 첨가하여 광흡수성을 갖게 하여, 이 접착제를 방열판의 표면에 도포하는 것도 유효하다.
이 발명의 전형적인 일실시형태에 있어서는, 패키지를 구성하는 수지는 에폭시수지이고, 패키지를 구성하는 수지보다 열전도율이 큰 접착제는 에폭시수지를 주성분으로 하고, 금속으로 이루어지는 필러를 함유하는 접착제이다.
이 발명에 있어서, 방열판은, 전형적으로는 리드프레임의 일부로 이루어지지만, 리드프레임과는 다른 재료를 사용하여 형성해도 된다. 후자의 경우, 방열판은, 패키지의 요부의 저면상에 접착제에 의하여 접착된다. 이 접착제에도, 패키지를 구성하는 수지보다 열전도율이 큰 접착제가 사용된다.
이 발명의 전형적인 일실시형태에 있어서는, 방열이 효과적으로 행해지도록 하기 위하여, 방열판의 외형은 반도체칩의 외형보다 크게 한다.
이 발명에 있어서, 반도체장치에는, CCD칩 등의 고체촬상소자칩을 탑재한 고체촬상장치 외에, IC칩이나 LSI칩을 탑재한 반도체집적회로장치가 포함된다.
상기와 같이 구성된 이 발명에 의한 반도체장치에 있어서는, 동작시에 반도체칩으로부터 발생하는 열은, 패키지보다 열전도율이 큰 접착제를 통하여 방열판에 신속히 전도되어, 이 방열판의 전체로부터 방열이 효과적으로 행해진다. 그러므로, 동작시의 반도체칩의 온도상승을 낮게 억제할 수 있다.
다음에, 이 발명의 실시형태에 대하여 도면을 참조하면서 설명한다.
도 1∼도 5는 이 발명의 제1의 실시형태에 의한 고체촬상장치를 나타낸다. 여기서, 도 1은 평면도, 도 2는 정면도, 도 3은 측면도, 도 4는 도 1의 IV­IV선에 따른 단면도, 도 5는 도 1의 V­V선에 따른 단면도이다.
도 1, 도 2, 도 3, 도 4 및 도 5에 나타낸 바와 같이, 이 제1의 실시형태에 의한 고체촬상장치에 있어서는, 요형 형상으로 수지성형된 패키지(1)의 요부(1a)의 저면상에 CCD칩(2)이 접착제(3)에 의하여 접착되어 있다. 이 요부(1a)의 저부의 패키지(1)내에는, CCD칩(2)보다 큰 외형을 가지는 방열판(4)이 매입되어 있다. 또, CCD칩(2)의 중앙부의 아래의 부분의 패키지(1)내에는, CCD칩(2)보다 작은 외형을 가지는 예를 들면 4각형상의 개구(1b)가 설치되고, 이 개구(1b)의 부분에 방열판(4)의 일부가 노출되어 있다. 그리고, 이 개구(1b)를 통하여 CCD칩(2)과 방열판(4)이 접착제(3)에 의하여 접착되어 있다.
여기서, 개구(1b)의 면적이 클수록, 접착제(3)를 통한 CCD칩(2)과 방열판(4)과의 접촉면적이 커져서, CCD칩(2)으로부터 발생하는 열의 방열판(4)에의 전도가 효과적으로 행해지게 되므로, 이 개구(1b)의 면적은, 그 밖에 지장이 없는 한 크게 선정하는 것이 바람직하다.
부호(5),(6)는 각각 패키지(1)와 일체로 형성된 아우터리드 및 인너리드를 나타낸다. CCD칩(2)의 도시 생략한 본딩패드와 인너리드(6)가 와이어(7)에 의하여 상호 본딩되고, 이로써 CCD칩(2)과 아우터리드(5)가 전기적으로 접속되어 있다. 또, 패키지(1)의 상면에는 광학유리 등으로 이루어지는 투명캡(8)이 접착제(9)에 의하여 접착되어 있고, 이로써 패키지(1)의 내부가 밀봉되어 있다.
이 제1의 실시형태에 있어서는, CCD칩(2)과 방열판(4)과를 접착하는 접착제(3)로서는, 패키지(1)를 구성하는 수지보다 열전도율이 큰 것이 사용된다. 구체적으로는, 예를 들면, 패키지(1)를 구성하는 수지로서 에폭시수지를 사용한다고 하면, 이 접착제(3)로서는, 에폭시수지를 주성분으로 하고, Ag로 이루어지는 필러를 함유하는 접착제가 사용된다. 여기서, 에폭시수지를 주성분으로 하고, Ag로 이루어지는 필러를 함유하는 이 접착제의 열전도율은, Ag의 함유율이 80∼90％일 때에는 (8∼10)×10－3cal／cm·s·℃이고, 패키지(1)를 구성하는 에폭시수지의 열전도율 2.1×10－3cal／cm·s·℃에 비하여 4∼5배나 크다.
이 경우, 방열판(4)은, 아우터리드(5) 및 인너리드(6)의 형성에 사용되는 리드프레임의 일부로 이루어진다. 이 리드프레임의 재료에는, 예를 들면, 니켈함유율이 42중량％의 철­니켈합금(이른바 42알로이)이나 구리계의 재료 등의 큰 열전도율을 가지는 것이 적합하게 사용된다. 열전도율의 값은, 전자의 철­니켈합금은 0.03cal／cm·s·℃, 후자의 구리계의 재료는 0.4cal／cm·s·℃이고, 어느 것이나 에폭시수지의 열전도율과 비교하여 10배 이상 크다. 리드프레임의 재료로서 후자의 구리계의 재료를 사용한 경우에는, 방열판(4)에 의한 방열효과는 매우 양호하다.
이상과 같이, 이 제1의 실시형태에 의하면, 패키지(1)의 요부(1a)의 저부에 방열판(4)이 매입되고, CCD칩(2)과 이 방열판(4)이 이 CCD칩(2)의 중앙부의 아래의 부분의 패키지(1)에 설치된 개구(1b)를 통하여, 패키지(1)를 구성하는 수지보다 열전도율이 큰 접착제(3)에 의하여 접착되어 있다. 그러므로, 동작시에 CCD칩(2)으로부터 발생하는 열은, 열전도율이 큰 접착제(3)를 통하여 방열판(4)에 신속히 전도되어, 이 방열판(4)의 전체로부터 방열이 효과적으로 행해진다. 이로써, 동작시의 CCD칩(2)의 온도상승을 낮게 억제할 수 있다. 그리고, 이 CCD칩(2)의 온도상승에 의한 문제, 즉 온도특성을 가지는 결함의 레벨의 증가나 화질의 열화를 억제할 수 있다. 여기서, CCD칩(2)의 온도상승의 억제효과의 일예를 들면, 예를 들면 도 9에 나타낸 종래의 고체촬상장치에 있어서는, 동작시의 CCD칩의 온도상승은 약 5℃인데 대하여, 이 제1의 실시형태에 의한 고체촬상장치에 있어서의 동작시의 CCD칩의 온도상승은 약 2℃로, 실용상 문제가 없는 레벨로 억제되어 있다.
또, 방열판(4)은 패키지(1)의 저부에 매입되어 있으므로, 투명캡(8)으로부터 요부(1a)의 내부에 입사한 광은 방열판(4)에 달하기 전에 패키지(1)에 의하여 흡수된다. 그러므로, 이 입사광이 방열판(4)의 표면에서 반사되는 것에 의한 플레어나 고스트의 발생을 억제할 수 있다.
또한, 방열판(4)은 패키지(1)의 저면으로부터 패키지(1)의 저부를 통하여 요부(1a)의 내부에 수분이 침입하는 것을 방지하는 내습판으로서도 기능하므로, 고체촬상장치의 내습성은 양호하다.
다음에, 이 발명의 제2의 실시형태에 대하여 설명한다.
이 제2의 실시형태에 의한 고체촬상장치의 평면도, 정면도 및 측면도는 도 1∼도 3에 나타낸 것과 동일하고, 또 도 4 및 도 5에 대응하는 단면도는 각각 도 6 및 도 7에 나타낸 바와 같다.
도 1, 도 2, 도 3, 도 6 및 도 7에 나타낸 바와 같이, 이 제2의 실시형태에 의한 고체촬상장치에 있어서는, 제1의 실시형태에 의한 고체촬상장치와 달리, 방열판(4)은 패키지(1)의 요부(1a)의 저면상에 밀착하여 설치되어 있고, 또 이 요부(1a)의 저부에 개구(1b)는 설치되어 있지 않다. 기타의 구성은 제1의 실시형태에 의한 고체촬상장치와 동일하다.
이 제2의 실시형태에 있어서는, 방열판(4)은 패키지(1)의 요부(1a)의 저면상에 설치되어 있으므로, 이대로는, 이 방열판(4)의 표면에서의 광반사에 의한 고스트나 플레어가 발생할 가능성이 있다. 이것은 양질의 화질을 필요로 하지 않는 용도의 고체촬상장치에 있어서는 반드시 문제로 되지 않지만, 양질의 화질을 필요로 하는 용도의 고체촬상장치에 있어서는 어떤 대책을 강구할 필요가 있다. 이 대책으로서는, 이 방열판(4)의 표면에 Cr 등의 광흡수성 물질을 코팅하여, 광의 반사를 억제하는 것을 들 수 있다. 이 방열판(4)의 표면의 코팅은 통상, 이 방열판(4), 아우터리드(5) 및 인너리드(6)의 형성에 사용되는 리드프레임중의 방열판(4)으로 되는 부분, 즉 디프레스부의 표면만 코팅함으로써 행해진다. 다른 대책으로서는, 접착제(3)에 또한, 흑색안료, 예를 들면 카본을 소정량 첨가하여 광흡수성을 갖게 하여, 이 접착제(3)를 방열판(4)의 표면 전체에 도포하는 방법이 있다.
이 제2의 실시형태에 의하면, 패키지(1)의 요부(1a)의 저면상에 방열판(4)이 설치되고, CCD칩(2)과 이 방열판(4)이 패키지(1)를 구성하는 수지보다 열전도율이 큰 접착제(3)에 의하여 접착되어 있으므로, 제1의 실시형태에 있어서와 마찬가지로, 동작시의 CCD칩(2)의 온도상승을 낮게 억제할 수 있고, 이로써 온도특성을 가지는 결함의 레벨의 증가나 화질의 열화를 억제할 수 있다. 또, 방열판(4)의 표면에 Cr 등의 광흡수성 물질을 코팅하거나, 카본과 같은 흑색안료를 첨가한 접착제(3)를 방열판(4)의 표면 전체에 도포하거나 함으로써, 방열판(4)의 표면에서 광이 반사되는 것에 의한 플레어나 고스트의 발생을 방지할 수 있다. 또한, 방열판(4)이 내습판으로서 기능함으로써, 패키지(1)의 저면으로부터 패키지(1)의 저부를 통하여 요부(1a)의 내부에 수분이 침입하는 것을 방지할 수 있어, 고체촬상장치의 내습성을 양호한 것으로 할 수 있다.
이상, 이 발명의 실시형태에 대하여 구체적으로 설명하였으나, 이 발명은, 전술한 실시형태에 한정되는 것이 아니고, 이 발명의 기술적 사상에 따른 각종의 변형이 가능하다.
예를 들면, 전술한 제1의 실시형태에 있어서, 접착제(3)에 카본과 같은 흑색안료를 첨가하여, 이 접착제(3)에 광흡수성을 갖게 하도록 해도 된다. 이와 같이 함으로써, 패키지(1)의 요부(1a)의 저부의 개구(1b)에 노출된 방열판(4)의 표면에 의한 광의 반사를 억제할 수 있다. 이것은, 특히, 이 개구(1b)의 면적을 크게 하는 경우에 유효하다.
또, 전술한 제1의 실시형태 및 제2의 실시형태에 있어서의 패키지(1)의 형상이나 아우터리드(5) 및 인너리드(6)의 수 (이른바 핀수) 등은 일예에 지나지 않으며, 이것과 상이한 형상이나 핀수로 해도 되는 것은 물론이다.
이상 설명한 바와 같이, 이 발명에 의한 반도체장치에 의하면, 요부의 저부의 패키지내 또는 요부의 저면상에 방열판이 설치되고, 반도체칩과 방열판이 패키지를 구성하는 수지보다 열전도율이 큰 접착제에 의하여 접착되어 있으므로, 동작시에 반도체칩으로부터 발생하는 열은 이 접착제를 통하여 방열판에 신속히 전도되어, 이 방열판의 전체로부터 효과적으로 방열이 행해지고, 이로써 동작시의 반도체칩의 온도상승을 낮게 억제할 수 있다.

Claims (7)

  1. 요형(凹型) 형상으로 수지성형된 패키지의 요부(凹部)의 저면 상에 반도체칩이 탑재되고, 상기 패키지가 밀봉된 구조를 가지는 반도체장치로서,
    상기 요부의 저부의 상기 패키지 내에 방열판이 설치되고,
    상기 반도체칩과 상기 방열판이 상기 요부의 저부에 형성된 개구를 통하여 상기 패키지를 구성하는 수지보다 열전도율이 큰 접착제에 의하여 접착되어 있으며,
    상기 방열판의 상부면은 상기 패키지 및 상기 접착제에 의해 완전히 덮혀있는
    것을 특징으로 하는 반도체장치.
  2. 제1항에서,
    상기 패키지를 구성하는 수지는 에폭시수지이고,
    상기 접착제는 에폭시수지를 주성분으로 하고, 금속으로 이루어지는 필러를 함유하는 접착체인
    것을 특징으로 하는 반도체장치.
  3. 제1항에서,
    상기 방열판은 리드프레임의 일부로 이루어지는 것을 특징으로 하는 반도체장치.
  4. 제1항에서,
    상기 방열판의 외형은 상기 반도체칩 외형보다 큰 것을 특징으로 하는 반도체장치.
  5. 제1항에서,
    상기 반도체장치는 고체촬장치인 것을 특징으로 하는 반도체장치.
  6. 요형 형상으로 수지성형된 패키지의 요부의 저면 상에 반도체칩이 탑재되고, 상기 패키지가 밀봉된 구조를 가지는 반도체장치로서,
    상기 요부의 저면 상에 방열판이 설치되고,
    상기 반도체칩 상기 방열판이 상기 패키지를 구성하는 수지보다 열전도율이 큰 접착제에 의하여 접착되며,
    상기 방열판의 표면은 광흡수성 물질로 코팅되어 있는
    것을 특징으로 하는 반도체장치.
  7. 요형 형상으로 수지성형된 패키지의 요부의 저면 상에 반도체칩이 탑재되고, 상기 패키지가 밀봉된 구조를 가지는 반도체장치로서,
    상기 요부의 저면 상에 방열판이 설치되고,
    상기 반도체칩과 상기 방열판이 상기 패키지를 구성하는 수지보다 열전도율이 큰 접착제에 의하여 접착되며,
    상기 접착제는 소정량의 흑색안료가 첨가되어 있는 것을 특징으로 하는 반도체장치.
KR1019960034436A 1995-08-25 1996-08-20 반도체장치 KR100444559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-240987 1995-08-25
JP24098795A JP3435925B2 (ja) 1995-08-25 1995-08-25 半導体装置

Publications (2)

Publication Number Publication Date
KR970013389A KR970013389A (ko) 1997-03-29
KR100444559B1 true KR100444559B1 (ko) 2004-11-12

Family

ID=17067640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034436A KR100444559B1 (ko) 1995-08-25 1996-08-20 반도체장치

Country Status (3)

Country Link
US (1) US6392309B1 (ko)
JP (1) JP3435925B2 (ko)
KR (1) KR100444559B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034281A (ko) 2018-09-21 2020-03-31 주식회사 뷰웍스 영상 촬영 기기

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002243A1 (fr) * 1998-07-01 2000-01-13 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
EP1357605A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
KR20040033193A (ko) * 2002-10-11 2004-04-21 (주)그래픽테크노재팬 이미지 센서용 반도체 칩 패키지 및 제조 방법
US20040119862A1 (en) * 2002-12-16 2004-06-24 Jackson Hsieh Image sensor capable of radiating heat rapidly
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4159897B2 (ja) * 2003-02-26 2008-10-01 東洋鋼鈑株式会社 ハンダ性に優れた表面処理Ａｌ板、それを用いたヒートシンク、およびハンダ性に優れた表面処理Ａｌ板の製造方法
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6926072B2 (en) * 2003-10-22 2005-08-09 Thermal Corp. Hybrid loop heat pipe
JP4832802B2 (ja) * 2005-05-30 2011-12-07 Ｏｋｉセミコンダクタ株式会社 半導体加速度センサ装置及びその製造方法
JP2006339291A (ja) * 2005-05-31 2006-12-14 Fujifilm Holdings Corp 中空パッケージとこれを用いた半導体装置及び固体撮像装置
JP4802867B2 (ja) * 2006-05-31 2011-10-26 富士ゼロックス株式会社 電子部品、レーザ装置、光書込み装置及び画像形成装置
KR100910054B1 (ko) * 2007-12-18 2009-07-30 에스엘 주식회사 Ｌｅｄ방열 장치
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
US20120314419A1 (en) * 2011-06-08 2012-12-13 Wen-Kung Sung Heat dissipation structure of light-emitting diode
TWI561799B (en) * 2015-08-24 2016-12-11 Chiang Chung I Packaging method, cover structure of temperature sensing element and method for fabricating the same
FR3066044B1 (fr) * 2017-05-02 2020-02-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Detecteur de rayonnement electromagnetique, encapsule par report de couche mince.
KR20220060380A (ko) 2020-11-04 2022-05-11 삼성전자주식회사 이미지 센서 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217350A (ja) * 1990-12-19 1992-08-07 Hitachi Ltd 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922775A (en) * 1973-09-13 1975-12-02 Sperry Rand Corp High frequency diode and manufacture thereof
JPS6226847A (ja) * 1985-07-27 1987-02-04 Daiichi Seiko Kk 気密封止形半導体装置
JPH01100955A (ja) * 1987-10-14 1989-04-19 Sumitomo Electric Ind Ltd チップ封止用パッケージ
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
JPH0329366A (ja) * 1989-06-26 1991-02-07 Matsushita Electron Corp 固体撮像装置
JPH03252155A (ja) * 1990-02-28 1991-11-11 Narumi China Corp 半導体パッケージ
US5026748A (en) * 1990-05-07 1991-06-25 E. I. Du Pont De Nemours And Company Thermally conductive adhesive
EP0468379B1 (en) 1990-07-21 1999-11-17 Mitsui Chemicals, Inc. Semiconductor device having a package
US5444300A (en) * 1991-08-09 1995-08-22 Sharp Kabushiki Kaisha Semiconductor apparatus with heat sink
JPH0685115A (ja) * 1992-09-02 1994-03-25 Ibiden Co Ltd 電子部品搭載用基板
JPH06188341A (ja) * 1992-12-17 1994-07-08 Kyocera Corp 半導体素子収納用パッケージ
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217350A (ja) * 1990-12-19 1992-08-07 Hitachi Ltd 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034281A (ko) 2018-09-21 2020-03-31 주식회사 뷰웍스 영상 촬영 기기

Also Published As

Publication number Publication date
US6392309B1 (en) 2002-05-21
JP3435925B2 (ja) 2003-08-11
KR970013389A (ko) 1997-03-29
JPH0964251A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
KR100444559B1 (ko) 반도체장치
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US10021283B2 (en) Light shielding members for solid state image capturing apparatus, camera module and electronic device
US20100243872A1 (en) Semiconductor device
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
US7540672B2 (en) Digital still camera module
US6774481B2 (en) Solid-state image pickup device
US7964936B2 (en) Electronic device package with electromagnetic compatibility (EMC) coating thereon
JP3376356B2 (ja) 薄型感光式半導体装置
JP2013243340A (ja) 電子部品、実装部材、電子機器およびこれらの製造方法
JP2010524260A (ja) 光カプラ・パッケージ
TWI500119B (zh) 影像感測器裝置及其密封模組
US20200119070A1 (en) Sensor package structure
US20100171192A1 (en) Reflowable Camera Module With Improved Reliability Of Solder Connections
JP2001110926A (ja) フリップチップパッケージ
JP4056598B2 (ja) 赤外線データ通信モジュール
US7256493B2 (en) Ball grid array housing having a cooling foil
US20240006439A1 (en) Semiconductor module and method for manufacturing the same
JP3523047B2 (ja) 光結合素子及びその製造方法
US12034093B2 (en) Semiconductor device
JP2781476B2 (ja) 反射型フォトインタラプタ
US20210343763A1 (en) Semiconductor packaging method and semiconductor package device
KR102441834B1 (ko) 방열 기능을 지닌 카메라 패키징 장치
US20210265294A1 (en) Semiconductor packaging method and semiconductor package device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130726

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee