JPH01100955A - チップ封止用パッケージ - Google Patents

チップ封止用パッケージ

Info

Publication number
JPH01100955A
JPH01100955A JP25918087A JP25918087A JPH01100955A JP H01100955 A JPH01100955 A JP H01100955A JP 25918087 A JP25918087 A JP 25918087A JP 25918087 A JP25918087 A JP 25918087A JP H01100955 A JPH01100955 A JP H01100955A
Authority
JP
Japan
Prior art keywords
chip
package
temperature
sensing element
temperature sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25918087A
Other languages
English (en)
Inventor
Yutaka Sumino
裕 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP25918087A priority Critical patent/JPH01100955A/ja
Publication of JPH01100955A publication Critical patent/JPH01100955A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、チップをベースとキャップで封止するパッ
ケージ、特に半導体パッケージに関する。
〔従来技術及びその問題点〕
半導体素子の表面は、外気の温度や不純物に敏感であり
、特にPN接合を含む素子では、表面電荷のために不純
物イオンの移動、特性の変動が生じ、信頼性が不安定化
する。そのため、表面の特性を安定化、不活性化を図る
ため、半導体デバイス等を外気から遮断し密閉容器内に
封入する技術が確立されてい・る。
ところで、半導体素子は本来発熱するものであり、温度
変化により電気特性が著しく変化するので、冷却等によ
り温度制御する必要がある。特に、パワー用トランジス
タ、高速、高集積ICは発熱が大きく、特性変化が著し
い。そのため、半導体素子の温度をモニタする技術が要
求される。
半導体素子封止法としては、気密封止法、樹脂封止法等
が一般的に用いられているが、−旦封止されると、半導
体素子の温度変化を検知することはできなかった。従来
は、半導体素子の温度変化を検知するため、温度モニタ
素子をパッケージの外に接続していたが、パッケージの
構造が複雑化し、また直接パッケージ内部のチップ自身
の温度をモニタするわけではないので、温度制御が不正
確になるという問題があった。
そこでこの発明は、パッケージ内部の半導体素子自身の
温度を正確にモニタすることができるチップ封止用パッ
ケージを提供することを目的とする。
〔問題点を解決するための手段〕
上記問題点を解決するためこの発明は、チップをベース
とキャップで封止するパッケージにおいて、上記チップ
に当接すると共に上記ベース上に形成されたインナリー
ドに接続され、上記チップの温度変化により電気的特性
が変化する感温素子と、インナリードに接続さ、れてい
るアウタリードを備えて構成されていることを特徴とす
る。
〔作用〕
この発明は以上のように構成されているので、パッケー
ジ内部に取り付けられた感温素子の作用により、半導体
素子等チップ自身の温度を正確にモニタすることができ
る。
〔実施例〕
以下、この発明に係るチップ封止用パッケージの一実施
例を添付図面に基づいて説明する。なお説明において、
同一要素には同一符号を用い、重複する説明は省略する
第1図は、この発明に係るチップ封止用パッケージの一
実施例を示す気密封止用パッケージである。パッケージ
のベース1のキャビィティla上には、チップ2がワイ
ヤボンディングされるインナリード3m、3b、3c、
・・・が形成されている。
これらのインナリード3a、3b、3c、 ・・・は、
パッケージ1の外部に形成されているアラタリーF4 
a、4b、4c、・・・に接続されている。この実施例
において、チップ2はキャビィティ1a上に2点鎖線で
示された場所Aに共晶接合等で固着される。この2点鎖
線で示された場所Aには、感温素子5が取り付けられて
いる。感温素子5は、チップ2と当接するようにキャビ
ィティ1a内に埋設されており、その両端にはインナリ
ード6a。
6bが接続されている。インナリード6a、6bは、キ
ャビィティ1a上に形成されている。これらのインナリ
ード6a、6bは、パッケージ1の外部に形成されてい
るアウタリード7a、7bに接続されている。従って、
アウタリード7a。
7bに電気を流すことにより、感温素子5に電気を流す
ことができる。感温素子5としては、熱を電気に変換で
きるものであればよく、たとえば、薄膜抵抗、サーミス
タ、感温フェライト、感温ダイオード、電子導電性酸化
物ガラス、導電性セラミック(ZrO,5LC)等があ
る。また、0aAsにSt板を組み合わせて用いる場合
、St板にイオンを注入することにより拡散抵抗を形成
し、それを感温素子としてもよい。部品数が最小限にな
るので、装置がコンパクト化する。
第2図は、この発明に係るチップ封止用パッケージの他
の実施例を示す斜視図である。第1図の実施例と異なる
ことは、感温素子5がキャビィティ1a上に固着されて
いる点である。この場合、チップ2は感温素子5の2点
鎖線で示された場所B上部に固着される。感温素子5を
埋設しない積層構造なので、パッケージの製造が容易に
なる。
第3図は、この発明に係るチップ封止用パッケージの封
止方法を示す工程図である。まず、インナリード5a、
  6b及びアウタリード7a、7bが形成されている
ベース1のキャビィティ1a上に感温素子5を設置する
(第3図(a))。キャビィティ1aには、インナリー
ド6g、6bが敷設されているので、感温素子5は電気
的にインナリード6a、6bと接続される(同図(b)
)。
次に、チップシール8を介してチップ2が共晶接続法等
でベース1に固着される(同図(C))。
チップ2の固着がなされると、Au、Cu等のす−ド線
によりワイヤボンディングがなされる(同図(d))。
チップ2は、インナリード3a。
3b、3c、・・・に接続される。その後、ハーメチッ
クシール10を介して、キャップ11で気密封止を行う
なお実施例においては、気密封止用パッケージのセラミ
ックパッケージで説明したが、メタル、ガラスパッケー
ジのみならず、樹脂封止用パッケージにも適用できるこ
とはいうまでもない。たとえば、リードフレームをエポ
キシ樹脂でトランスファモールドにしてセラミックパッ
ケージと同様にチップのはいる部分にキャビィティをつ
くっておき、プラスチック製の蓋をエポキシ樹脂で接着
して用いるプラスチックタイプの中空パッケージに利用
できる。
〔発明の効果〕
この発明は、以上説明したように構成されているので、
パッケージ内に封止されるチップの温度変化を正確にモ
ニタすることができる。従って、温度により電気的特性
が変化するトランジスタ、IC等の温度制御を正確に行
うことができ、チップ等の品質の維持が図れる。
さらに、パッケージ内部に感温素子を構成しているので
、余分な部品をパッケージ外部に取り付ける必要がない
。従って、パッケージをコンパクト化することができる
【図面の簡単な説明】
第1図は、この発明に係るチップ封止用パッケージを示
す斜視図、第2図は、他の実施例を示す斜視図、第3図
は、この発明に係るチップ封止用パッケージの封止方法
を示す工程図である。 1・・・ベース 2・・・チップ   〜 3.6・・・インナリード 4.7・・・アウタリード 5・・・感温素子 8・・・チップシール 9・・・ワイヤ 10・・・ハーメチックシール 11・・・キャップ 特許出願人  住友電気工業株式会社 代理人弁理士   長谷用  芳  樹間      
   山    1)   打   −封IF方法 第3図

Claims (1)

  1. 【特許請求の範囲】 1、チップをベースとキャップで封止するパッケージに
    おいて、 前記チップに当接すると共に前記ベース上に形成された
    インナリードに接続され、前記チップの温度変化により
    電気的特性が変化する感温素子と、前記インナリードに
    接続されているアウタリードを備えて構成されているこ
    とを特徴とするチップ封止用パッケージ。 2、前記パッケージが、気密封止パッケージであるとこ
    ろの特許請求の範囲第1項記載のチップ封止用パッケー
    ジ。 3、前記パッケージが、樹脂封止パッケージであるとこ
    ろの特許請求の範囲第1項記載のチップ封止用パッケー
    ジ。 4、前記感温素子が、前記チップの一部に形成された拡
    散抵抗であるところの特許請求の範囲第1項記載のチッ
    プ封止用パッケージ。
JP25918087A 1987-10-14 1987-10-14 チップ封止用パッケージ Pending JPH01100955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25918087A JPH01100955A (ja) 1987-10-14 1987-10-14 チップ封止用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25918087A JPH01100955A (ja) 1987-10-14 1987-10-14 チップ封止用パッケージ

Publications (1)

Publication Number Publication Date
JPH01100955A true JPH01100955A (ja) 1989-04-19

Family

ID=17330476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25918087A Pending JPH01100955A (ja) 1987-10-14 1987-10-14 チップ封止用パッケージ

Country Status (1)

Country Link
JP (1) JPH01100955A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392309B1 (en) * 1995-08-25 2002-05-21 Sony Corporation Semiconductor device including solid state imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392309B1 (en) * 1995-08-25 2002-05-21 Sony Corporation Semiconductor device including solid state imaging device

Similar Documents

Publication Publication Date Title
US7671432B2 (en) Dynamic quantity sensor
US4048670A (en) Stress-free hall-cell package
US4699682A (en) Surface acoustic wave device sealing method
US20080061428A1 (en) Package for sealing an integrated circuit die
KR100730906B1 (ko) 리드 프레임 장치와 그 제조 방법
US20050236644A1 (en) Sensor packages and methods of making the same
JPH02129948A (ja) プリモールド型半導体装置
US5136367A (en) Low cost erasable programmable read only memory package
US20100078796A1 (en) Semiconductor Device
JP4326609B2 (ja) 半導体素子を製造する方法
JPH01100955A (ja) チップ封止用パッケージ
US7327044B2 (en) Integrated circuit package encapsulating a hermetically sealed device
JP3571765B2 (ja) 半導体圧力検出装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPH04340751A (ja) 樹脂封止型半導体装置
JP2001091613A (ja) 磁気センサ用マルチチップモジュール
US6242801B1 (en) Semiconductor device
JPH0719156Y2 (ja) 樹脂封止型電子部品
JPS587179B2 (ja) 半導体歪ゲ−ジ式圧力センサ
JPH0648877Y2 (ja) 半導体装置
JPS6226847A (ja) 気密封止形半導体装置
JPH0210758A (ja) 半導体装置
JPS63107050A (ja) 樹脂封止型半導体装置
EP0807972A3 (en) Semiconductor device and method of its fabrication
JPH0366150A (ja) 半導体集積回路装置