KR100443879B1 - 반도체 웨이퍼 가공장치 - Google Patents

반도체 웨이퍼 가공장치 Download PDF

Info

Publication number
KR100443879B1
KR100443879B1 KR10-2001-0012570A KR20010012570A KR100443879B1 KR 100443879 B1 KR100443879 B1 KR 100443879B1 KR 20010012570 A KR20010012570 A KR 20010012570A KR 100443879 B1 KR100443879 B1 KR 100443879B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
polishing
cleaning
unit
Prior art date
Application number
KR10-2001-0012570A
Other languages
English (en)
Other versions
KR20010091976A (ko
Inventor
코마유타카
아리타키요시
하지히로시
이와이테쯔히로
Original Assignee
가부시기가이샤 디스코
마쓰시타 덴키 산교 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000068231A external-priority patent/JP2001257248A/ja
Priority claimed from JP2000068230A external-priority patent/JP2001257186A/ja
Priority claimed from JP2000068229A external-priority patent/JP2001257247A/ja
Priority claimed from JP2000175312A external-priority patent/JP3633854B2/ja
Application filed by 가부시기가이샤 디스코, 마쓰시타 덴키 산교 가부시끼 가이샤 filed Critical 가부시기가이샤 디스코
Publication of KR20010091976A publication Critical patent/KR20010091976A/ko
Application granted granted Critical
Publication of KR100443879B1 publication Critical patent/KR100443879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

기계 연마에 의해 반도체 웨이퍼의 표면을 연마하고, 이어서 연마된 면의 대미지층을 제거하는 반도체 웨이퍼 가공장치에 있어서, 로봇기구를 구비한 제3 웨이퍼 반송부(3)의 극좌표계의 원점(O)을 중심으로 하여 연마부(6), 프리센터부(5), 웨이퍼 세정부(10), 플라즈마 처리부(4A, 4B), 매거진(2A, 2B)을 방사상으로 배치하며, 플라즈마 처리부(4A, 4B)의 웨이퍼 반출입 중심선(La, Lb)의 연장선상에 원점(O)이 위치하도록 배열설치 위치를 결정한다. 이것에 의해, 반도체 웨이퍼의 그립변환(changed grip) 횟수를 감소시켜 반도체 웨이퍼의 파손을 방지함과 동시에, 단일 로봇기구로 각 부(部) 사이의 반도체 웨이퍼의 트랜스퍼를 커버할 수 있고, 설비의 컴팩트화를 도모할 수 있다.

Description

반도체 웨이퍼 가공장치{SEMICONDUCTOR WAFER PROCESSING APPARATUS}
본 발명은 반도체 웨이퍼를 연마하여 박형화 가공하는 반도체 웨이퍼가공장치에 관한 것이다.
반도체장치에 사용되는 반도체 웨이퍼의 제조공정에서는, 반도체장치의 박형화에 따라 반도체 웨이퍼의 두께를 얇게하기 위한 연마가공이 행해진다. 이 연마가공은, 반도체 웨이퍼의 표면에 회로패턴을 형성한 후에, 회로 형성면과 반대측의 이면을 기계 연마함으로써 행해진다. 기계 연마후의 반도체 웨이퍼의 표면에는, 기계 연마에 의해 형성된 마이크로크랙(microcrack)에 의해 부서지기 쉬운 대미지층(damage layer)이 존재한다. 이 대미지층은 마이크로 크랙을 포함하는 반도체 웨이퍼의 파괴강도를 손상하는 것이 알려져 있다. 이 때문에 종래 반도체 웨이퍼의 두께는, 대미지층에 의한 파괴강도 저하의 영향이 미치지 않는 범위에서 사용되고 있었다.
전자기기의 경량화, 소형화에 대응하기 위해, 반도체장치도 그 두께를 얇게하여 경량화, 소형화의 요구에 대응하는 움직임이 활발해지고 있다. 이 때문에, 반도체 웨이퍼의 두께에 대해서도 더 박형화가 요구되고 있다. 그러나, 반도체 웨이퍼의 두께를 얇게하면, 대미지층에 의한 파괴강도 저항의 영향을 무시할 수 없었다. 이것을 해결하기 위해서도 대미지층의 제거를 포함한 박형화 가공이 필요하지만, 반도체 웨이퍼의 기계 연마에서 대미지층의 제거라는 일련의 박형화 가공을 행하는 적절한 장치가 존재하지 않았다.
그래서, 본 발명은, 반도체 웨이퍼의 기계 연마에서 대미지층의 제거라는 일련의 박형화 가공이 가능한 반도체 웨이퍼 가공장치 및 반도체 웨이퍼 가공방법을 제공하는 것을 목적으로 하고 있다.
도 1은 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 사시도,
도 2는 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 평면도,
도 3은 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 웨이퍼 수납부의 사시도,
도 4는 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 웨이퍼 수납부의 사시도,
도 5는 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 부분 평면도,
도 6은 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 연마부의 측면도,
도 7은 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 웨이퍼 세정부의 단면도,
도 8은 본 발명의 일실시형태인 반도체 웨이퍼 가공장치의 플라즈마 처리부의 단면도,
도 9는 본 발명의 일실시형태인 반도체 웨이퍼 가공방법의 공정 설명도,
도 10은 본 발명의 일실시형태인 반도체 웨이퍼 가공방법의 공정 설명도,
도 11은 본 발명의 일실시형태인 반도체 웨이퍼 가공방법에서의 반도체 웨이퍼 세정의 플로우 차트이다.
[도면의 주요부분에 대한 설명]
1 : 베이스부 1a : 전반부
1b : 후반부 1c : 오목부
2 : 웨이퍼 수납부 2A, 2B : 매거진
3 : 제3 웨이퍼 반송부 3a : 베이스부재
4A : 제1 플라즈마 처리부 4B : 제2 플라즈마 처리부
5 : 프리센터부 6 : 연마부
6a : 벽부 6b : 코밍
7 : 턴테이블 7a : 척 테이블
8A : 제1 연마유닛 8B : 제2 연마유닛
9A : 제1 웨이퍼 반송부 9B : 제2 웨이퍼 반송부
10 : 웨이퍼 세정부 11 : 반도체 웨이퍼
11a : 보호막 12 : 하우징
13 : 선반부재 13a : 노치부
14a : 제1 선회암 14b : 제2 선회암
15 : 핸드회전기구 16 : 리스트 기구
17 : 웨이퍼 유지부 17a : 흡착구멍
17b : 포크형 부재 20 : 베어링 테이블
21 : 제거부 21 : 그루브부
22 : 그루브부 22a : 위치결정 폴
23 : 암 구동기구 24A : 반송암
24B : 반송암 25A : 흡착헤드
25B : 흡착헤드 30 : 회전구동부
31A, 31B : 숫돌 35 : 세정 프레임부
35a : 개구부 35b : 저부
35c : 개공 35d : 축받이 보스
35e : 배수관 36 : 커버부
36a : 플랜지부 37 : 실린더
37a : 로드 38 : 축받이
39 : 축부 39a : 흡인구멍
40 : 회전지지부 40a : 흡착구멍
41 : 풀리 42 : 벨트
43 : 풀리 44 : 모터
44a : 회전축 45 : 모터구동부
46 : 흡인제어부 47 : 세정액 노즐
48 : 세정액 공급부 49 : 에어 노즐
49a : 에어 구멍 50 : 에어 공급부
51 : 진공챔버 51a : 개구부
51b : 개구부 51c : 개구부
51d : 배기구멍 51e : 축받이
51f : 파이프 커넥터 52 : 상부전극
52a : 지지부 52b : 가스분출구
52c : 보어홀 52d : 접지부
53 : 절연체 54 : 가스공급부
55 : 전극승강 구동부 56 : 게이트
57 : 실린더 57a : 로드
58 : 하부전극 58a : 지지부
58b : 흡착구멍 58c : 보어홀
58d : 냉각구멍 58e : 보어홀
59 : 가스배기부 60 : 흡인제어부
61 : 전극냉각부 62 : 고주파 전원부
본 발명에 의하면, 반도체 웨이퍼의 표면을 연마하여 박형화 가공하는 반도체 웨이퍼 가공장치로서, 상기 반도체 웨이퍼를 기계 연마하는 연마부와, 기계 연마후의 반도체 웨이퍼를 세정하는 세정부와, 상기 기계 연마에 의해 반도체 웨이퍼에 생긴 대미지층을 상기 웨이퍼 세정부에 의해 세정된 후에 제거하는 대미지층 제거처리부와, 상기 연마부, 상기 웨이퍼 세정부 및 상기 대미지층 제거처리부의 사이에서 반도체 웨이퍼의 트랜스퍼(transfer)를 행하는 웨이퍼 반송기구를 구비한 것을 특징으로 하는 반도체 웨이퍼 가공장치를 제공한다.
반도체 웨이퍼의 센터링(centering)을 행하는 프리센터부를 구비하고, 이 프리센터부에 의해 센터링된 반도체 웨이퍼를 상기 웨이퍼 반송기구에 의해 상기 연마부로 공급하는 것이 바람직하다. 상기 연마부로 공급되기 전의 가공전의 반도체 웨이퍼 및/또는 상기 대미지층 제거처리부에서 인출된 가공후의 반도체 웨이퍼를 수납하는 수납부를 구비할 수 있다. 상기 웨이퍼 반송기구는, 극좌표계의 로봇기구를 포함하는 것이 바람직하다. 상기 웨이퍼 반송기구는 상기 연마부에서 기계 연마후의 반도체 웨이퍼를 인출하여 상기 웨이퍼 세정부로 인도하는 세정전 반송부와, 상기 웨이퍼 세정부에서 세정후의 반도체 웨이퍼를 인출하여 상기 대미지층 제거처리부로 인도하는 세정후 반송부를 구비하는 것이 바람직하다. 상기 대미지층 제거처리부는, 플라즈마 처리에 의해 대미지층을 에칭하는 플라즈마 처리부라도 된다. 상기 대미지층 제거처리부는 화학 약액에 의해 대미지층을 에칭하는 웨트 에칭처리부라도 된다. 바람직하게는, 상기 웨이퍼 반송기구가, 상기 프리센터부에서 반도체 웨이퍼를 유지하여 상기 연마부로 이송하는 제1 웨이퍼 반송부와, 상기 연마부에 의해 연마된 반도체 웨이퍼를 인출하여 상기 웨이퍼 세정부로 반송하는 제2 웨이퍼 반송부와, 상기 프리센터부, 상기 웨이퍼 세정부 및 상기 대미지층 제거처리부의 사이에서 반도체 웨이퍼의 트랜스퍼를 행하는 극좌표계의 로봇기구를 가지는 제3 웨이퍼 반송부를 구비하고, 상기 대미지층 제거처리부를 상기 로봇기구의 극좌표계의 원점을 공통의 원점으로 하여 상기 연마부의 방향을 Y축 정방향으로 한 경우의 직교좌표계의 제3사분면 및 제4사분면에 배치하고, 또 상기 극좌표계의 원점이 당해 대미지층 제거처리부의 반도체 웨이퍼의 반출입 중심선의 연장선상에 위치하도록 배열 설치하였다. 상기 연마부로 공급되기 전의 가공전의 반도체 웨이퍼 및 또는 데미지층 제거처리부에서 인출된 가공후의 반도체 웨이퍼를 수납하는 수납부를 상기 제3 웨이퍼 반송부에 의해 웨이퍼의 출입이 가능한 위치에 구비하고 있는 것이 바람직하다. 상기 세정부를 상기 직교좌표계의 제1사분면 또는 제2사분면의 어느 한쪽에 배치할 수 있다. 상기 프리센터부를 상기 세정부에 대해서 상기 좌표계의 Y축을 사이에 둔 반대측의 사분면에 배치할 수 있다.
또한, 본 발명에 의하면, 반도체 웨이퍼를 목표 두께로 박형화 가공하는 반도체 웨이퍼 가공방법으로서, 상기 반도체 웨이퍼의 회로 형성면의 반대측을 연마부에 의해 기계 연마하는 공정과, 상기 기계 연마후의 반도체 웨이퍼를 상기 기계 연마부에서 인출하여 웨이퍼 세정부로 인도하는 공정과, 상기 웨이퍼 세정부로 인도된 반도체 웨이퍼를 세정하는 공정과, 세정후의 반도체 웨이퍼를 상기 웨이퍼 세정부에서 인출하여 대미지층 제거처리부로 인도하는 공정과, 상기 기계 연마에 의해 생긴 대미지층을 상기 대미지층 제거처리부에서 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 가공방법을 제공한다.
상기 대미지층 제거처리부는, 플라즈마 처리에 의해 대미지층을 에칭하는 플라즈마 처리부라도 된다. 기계 연마에 의해 상기 목표 두께에 3㎛∼50㎛의 범위에서 설정되는 드라이 에칭 마진을 더한 두께까지 연마하고, 나머지를 플라즈마 처리에 의한 드라이 에칭으로 제거하는 것이 바람직하다. 상기 반도체 웨이퍼는, 실리콘을 주성분으로 하는 것이라도 된다. 상기 기계 연마에 의해 반도체 웨이퍼를 연마한 후, 드라에 에칭을 행하기 전에 반도체 웨이퍼를 액체로 세정하는 것이 바람직하다. 상기 액체는 물이라도 된다. 상기 대미지층 제거처리부는, 화학 약액에 의해 대미지층을 에칭하는 웨트 에칭처리부라도 된다. 상기 반도체 웨이퍼의 회로 형성면에 보호막이 형성된 상태에서 기계 연마 및 대미지층의 제거를 행하는 것이 바람직하다.
다음에, 본 발명의 실시형태를 도면을 참조하여 설명한다.
우선, 도 1, 도 2를 참조하여 반도체 웨이퍼 가공장치의 전체 구조를 설명한다. 도 1, 도 2에 있어서, 베이스부(1) 상면의 전반부(1a)에는, 극좌표계의 로봇기구로 구성된 제3 웨이퍼 반송부(3)가 배치되어 있다. 이 제3 웨이퍼 반송부(3)의 주위에는, 매거진(magazine)(웨이퍼 매거진)(2A, 2B)을 구비한 웨이퍼 수납부(2), 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B), 프리센터부(5) 및 웨이퍼 세정부(10)가 방사상으로 배열 설치되어 있다. 매거진(2A, 2B), 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B), 프리센터부(5) 및 웨이퍼 세정부(10)는, 제3 웨이퍼 반송부(3)에 의한 웨이퍼의 출입이 가능한 범위에 배치되어 있다.
웨이퍼 수납부(2)의 매거진(2A, 2B)은, 가공전 및 가공후의 반도체 웨이퍼를 복수 수납한다. 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B)는, 반도체 웨이퍼(11)의 표면에 기계 연마에 의해 생긴 대미지층을, 감압 분위기하에서 발생하는 플라즈마의 에칭작용에 의해 제거된다. 따라서, 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B)는, 반도체 웨이퍼의 대미지층 제거처리부로 되어 있다.
프리센터부(5)는, 후술하는 연마부(6)로 인도되는 반도체 웨이퍼를 미리 위치 맞추기하는 센터링 동작을 행한다. 웨이퍼 세정부(10)는 연마부(6)에 의해 연마된 반도체 웨이퍼를 세정액으로 세정한다.
베이스부(1) 상면의 후반부(1b)에는, 반도체 웨이퍼(11)의 기계 연마를 행하는 연마부(6)가 배열 설치되어 있다. 연마부(6)는 베이스부(1) 상면에 세워 설치된 벽부(6a)를 구비하고, 벽부(6a)의 앞쪽 면에는 제1 연마유닛(8A), 제2 연마유닛(8B)이 배열설치되어 있다. 제1 연마유닛(8A), 제2 연마유닛(8B)은 각각 반도체 웨이퍼(11)의 거친 연마 및 마무리 연마를 행한다. 제1 연마유닛(8A), 제2 연마유닛(8B)의 하방에는 코밍(combing)(6b)으로 둘러싸인 턴 테이블(7)이 배열 설치되어 있다. 턴 테이블(7)은 인덱스 회전하고, 연마 대상의 반도체 웨이퍼를 유지하여 제1 연마유닛(8A)이나 제2 연마유닛(8B)에 대해서 위치 결정한다.
연마부(6)의 바로 앞쪽에는, 제1 웨이퍼 반송부(9A), 제2 웨이퍼 반송부(9B)가 배열 설치되어 있다. 제1 웨이퍼 반송부(9A)는, 프리센터부(5)에서 위치 맞추기 된 반도체 웨이퍼를 연마부(6)로 반입한다. 제2 웨이퍼 반송부(9B)는, 기계 연마후의 반도체 웨이퍼를 연마부(6)에서 반출한다. 따라서, 상술의 제1 웨이퍼 반송부(9A), 제2 웨이퍼 반송부(9B), 제3 웨이퍼 반송부(3)는 연마부(6), 웨이퍼 세정부(10), 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B)의 사이에서 반도체 웨이퍼(11)의 트랜스퍼를 행하여, 연마부(6)로 반도체 웨이퍼(11)를 공급하고또 제1 플라즈마 처리부(4A)나 제2 플라즈마 처리부(4B)에서 드라이 에칭후의 반도체 웨이퍼(11)를 인출하는 웨이퍼 반송기구로 되어 있다.
여기서, 상기 각 부(部)의 베이스부(1)상에서의 레이아웃에 대해서 설명한다. 도 2에 나타낸 바와 같이, 베이스부(1)상에서는 제3 웨이퍼 반송부(3)의 로봇기구의 극좌표계의 원점(O)을 공통의 원점으로 하고, 연마부(6)의 방향을 Y축 정방향으로 하는 XY 직교좌표계가 설정되어 있다. 이 직교좌표계에 있어서, 프리센터부(5), 제1 웨이퍼 반송부(9A), 제1 연마유닛(8A)이 제1사분면에, 제2 연마유닛(8B), 제2 웨이퍼 반송부(9B), 웨이퍼 세정부(10)가 제2사분면에, 제1 플라즈마 처리부(4A), 매거진(2A)이 제3사분면에, 그리고 제2 플라즈마 처리부(4B), 매거진(2B)이 제4사분면에 각각 배치되어 있다.
이 레이아웃에 있어서, 매거진(2A, 2B), 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B), 프리센터부(5) 및 웨이퍼 세정부(10)의 각 부의 웨이퍼 반출입 방향은, 상기 극좌표계의 원점(O)의 방향과 일치하도록 배치되어 있다. 특히, 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B)에 대해서는 웨이퍼 반출입시의 방향 위치정밀도에 정확을 요구하므로, 각각의 웨이퍼 반출입 중심선의 연장선(La, Lb)상에 원점(O)이 정확하게 위치하도록 배열 설치위치나 방향이 설정되어 있다.
이하, 각 부의 구성 및 기능에 대해서 순차 설명한다. 우선, 제3 웨이퍼 반송부(3)에 대해서 설명한다. 도 2에 있어서, 전반부(1a)의 중앙부에 형성된 요부(凹部)(1c)내에는 제3 웨이퍼 반송부(3)가 설치되어 있다. 제3 웨이퍼 반송부(3)의 베이스 부재(3a)상에는 극좌표계의 로봇기구가 배열 설치되어 있다. 베이스부재(3a)는 도시하지 않은 구동기구에 의해 극좌표계의 원점(O)을 중심으로 하여 베이스부(1)상을 360도 선회 가능하게 되어 있고, 로봇기구의 방향을 자유롭게 제어할 수 있다.
로봇기구는 베이스 부재(3a)상에 세워 설치된 상하방향으로 신축 자유로운 암(arm)축(도시하지 않음)에 대해서 횡방향으로 연장 설치된 제1 선회암(14a)에 제2 선회암(14b)을 연결하고, 또 제2 선회암(14b)의 선단부에 웨이퍼 유지부(17)를 장착하여 구성되어 있다. 웨이퍼 유지부(17)는 상면에 흡착구멍(17a)이 설치된 2갈래의 포크형 부재(17b)(도 4 참조)를 구비하고 있고, 핸드 회전기구(15)에 의해 축 주위로 회전하며, 리스트(wrist)기구(16)에 의해 웨이퍼 유지부(17)의 경사를 제어한다. 게다가, 제1 선회암(14a)과 제2 선회암(14b)을 선회시킴으로써 웨이퍼 유지부(17)를 수평방향으로 진퇴시킬수 있다.
로봇기구의 각 부를 구동함으로써, 웨이퍼 유지부(17)는 매거진(2A, 2B)이나 제1 플라즈마 처리부(4A), 제2 플라즈마 처리부(4B), 프리센터부(5) 및 웨이퍼 세정부(10) 등의 웨이퍼 트랜스퍼 대상에 대해서 이동한다. 전술한 바와 같이, 이들 트랜스퍼 대상의 각 부는 각각의 웨이퍼 반출입 방향이 상기 극좌표계의 원점(O)의 방향과 일치하도록 배치되어 있으므로, 로봇기구의 웨이퍼 유지부(17)에 의해, 웨이퍼 트랜스퍼 대상의 각 부 사이에서 반도체 웨이퍼(11)의 트랜스퍼를 행할 수 있다.
즉, 베이스 부재(3a)를 선회시켜 웨이퍼 유지부(17)를 상기 웨이퍼 트랜스퍼 대상의 각 부의 웨이퍼 반출입 방향으로 향하게 할 수 있고, 제1 선회암(14a), 제2선회암(14b)에 의해 웨이퍼 유지부(17)를 수평방향으로 진퇴시켜 각 부에 액세스 할 수 있다. 또한, 도시하지 않은 암 축을 구동함으로써 웨이퍼 유지부(17)는 상하 동작한다. 이 상하동작과, 웨이퍼 유지부(17)의 흡착구멍(17a)에서의 진공 흡착의 ON/OFF를 조합하여 행함으로써 웨이퍼 유지부(17)로의 반도체 웨이퍼(11)의 흡착,이탈을 행할 수 있다. 게다가, 핸드 회전기구(15)를 구동함으로써, 웨이퍼 유지부(17)에 흡착구멍(17a)에 의해 흡착 유지된 상태의 반도체 웨이퍼(11)(도 4 참조)의 상하 반전을 행하는 것도 가능하다.
이와 같이, 극좌표계의 로봇기구를 사용한 제3 웨이퍼 반송부(3)의 주위에, 상기 웨이퍼 트랜스퍼 대상의 각 부를 방사상으로 배치한 구성을 채용함으로써, 단일 로봇기구에 의해 복수의 웨이퍼 트랜스퍼 대상을 커버할 수 있고, 작업 효율이 우수한 컴팩트한 반도체 웨이퍼 가공장치가 실현된다.
다음에, 웨이퍼 수납부(2)에 대해서 설명한다. 도 1, 도 2에 나타낸 바와 같이, 웨이퍼 수납부(2)는 2개의 웨이퍼 수납용의 매거진(2A, 2B)을 구비하고 있고, 매거진(2A, 2B)은 박형화 가공의 대상인 반도체 웨이퍼를 다수 수납한다. 도 3, 도 4에 나타낸 바와 같이, 매거진(2A, 2B)은 하우징(12)의 내부에 선반부재(13)를 다단으로 설치한 구조로 되어 있고, 선반부재(13)상에는 반도체 웨이퍼(11)가 얹혀진다.
반도체 웨이퍼(11)는 실리콘을 주성분으로 하여, 복수의 반도체 소자가 조립되어 있다. 반도체 웨이퍼(11)의 회로 형성면상에는 보호막(11a)이 형성되어 있다(도 10의 (b) 참조). 보호막(11a)은 반도체 웨이퍼(11)의 회로패턴을 보호함과 동시에, 반도체 웨이퍼(11)를 보강하여 파괴강도를 향상시키는 기능을 가지고 있다. 이 보호막(11a)은 수지시트를 반도체 웨이퍼(11)의 회로 형성면에 부착하여 형성한다. 반도체 웨이퍼(11)를 매거진(2A, 2B)에 수납할 때에는, 보호막(11a) 쪽을 상향시킨 상태에서 선반부재(13)상에 얹혀진다.
여기서, 웨이퍼 유지부(17)에 의한 반도체 웨이퍼(11)의 매거진(2A, 2B)에서의 인출동작 및 수납동작에 대해서 설명한다. 인출시에는, 도 3에 나타낸 바와 같이 웨이퍼 유지부(17)를 흡착구멍(17a)을 하향시킨 자세로, 매거진(2A(2B))내에 수납된 반도체 웨이퍼(11)의 상방까지 끼워 넣는다. 이어서, 웨이퍼 유지부(17)를 하강시켜 반도체 웨이퍼(11)의 상면에 접촉시키고, 이 상태로 흡착구멍(17a)에서 진공 흡착함으로써, 반도체 웨이퍼(11)는 웨이퍼 유지부(17)의 하면에 흡착 유지된다. 이후 웨이퍼 유지부(17)를 다시 상승시켜 매거진(2A(2B)) 밖으로 인출하면, 반도체 웨이퍼(11)는 웨이퍼 유지부(17)의 하면에 흡착 유지된 상태로 인출된다.
도 4는 반도체 웨이퍼(11)를 매거진(2A(2B))내로 반환하는 수납동작을 나타내고 있다. 이 수납동작에서는, 박형화 가공면이 상향의 상태로 웨이퍼 유지부(17)에 의해 상면측에서 흡착 유지된 반도체 웨이퍼(11)를, 웨이퍼 유지부(17)를 축 주위로 회전시킴으로써 상하 반전시키고, 보호막(11a)을 상향시킨 자세로 하여 매거진(2A(2B))내에 수납한다. 이때, 동일한 반도체 웨이퍼(11)는, 가공전에 수납되어 있었던 동일한 위치에 반환한다.
이 반환은, 반도체 웨이퍼(11)를 상면에 유지한 웨이퍼 유지부(17)를 매거진(2A(2B))내에 삽입하고, 이어서 진공 흡착을 해제한 후에 웨이퍼 유지부(17)를 하강시킴으로써 행해진다. 즉, 이 하강동작에서 도 4에 나타낸 바와 같이 웨이퍼 유지부(17)의 포크형 부재(17a)는, 선반부재(13)상에 반도체 웨이퍼(11)를 얹어놓은 상태로 노치(notch)부(13a)를 하방향으로 향해 통과한다. 그리고, 웨이퍼 유지부(17)를 매거진 밖으로 인출함으로써, 반도체 웨이퍼(11)의 수납이 완료한다.
다음에, 도 5를 참조하여 프리센터부(5)에 대해서 설명한다. 프리센터부(5)는 연마부(6)로 공급되는 반도체 웨이퍼(11)를 미리 위치 맞추기 하는 것이다. 도 5에 있어서, 프리센터부(5)는 원형의 베어링 테이블(bearing table)(20)을 구비하고 있다. 베어링 테이블(20)의 상면에는 웨이퍼 유지부(17)의 형상에 대응하여 상면이 부분적으로 제거된 제거부(21)(해칭부 참조)가 형성되어 있고, 제거부(21)의 깊이는 제거부(21)내에 웨이퍼 유지부(17)가 수용될 수 있는 깊이로 설정되어 있다.
반도체 웨이퍼(11)의 프리센터부(5)로의 반입은 다음과 같이 해서 행해진다. 우선, 반도체 웨이퍼(11)를 상면측에 유지한 웨이퍼 유지부(17)를 베어링 테이블(20)상으로 이동시켜 웨이퍼 유지부(17)의 수평위치를 제거부(21)에 맞추고, 이어서 웨이퍼 유지부(17)가 제거부(21)내에 수용되는 높이까지 하강시킨다. 이것에 의해, 반도체 웨이퍼(11)는 베어링 테이블(20)상에 얹혀진다. 그리고, 이후 웨이퍼 유지부(17)를 제거부(21)내에서 퇴피시킴으로써, 반도체 웨이퍼(11)의 반입이 완료한다.
베어링 테이블(20)에는 120도의 등배 위치에 중심을 향해 방사상으로 복수의 그루브(groove)부(22)가 설치되어 있고, 각 그루브부(22)는 그루브 방향을 따라 이동 가능한 위치결정 폴(pawl)(22a)을 구비하고 있다. 베어링 테이블(20)상에 반도체 웨이퍼(11)를 얹어놓은 상태로, 위치결정 폴(22a)을 베어링 테이블(20)의 중심을 향해 이동시킴으로써, 반도체 웨이퍼(11)는 베어링 테이블(20)의 중심위치에 대해서 위치맞추기가 이루어진다. 즉, 프리센터부(5)는 연마부(6)로 공급되는 반도체 웨이퍼(11)의 센터링을 행한다.
프리센터부(5)에 인접하여 제1 웨이퍼 반송부(9A)가 배열 설치되어 있다. 제1 웨이퍼 반송부(9A)는, 도 5에 나타낸 바와 같이 암 구동기구(23)에 의해 선회, 상하 구동되는 반송 암(24A)의 선단부에 흡착헤드(25A)를 장착하여 구성된다. 흡착헤드(25A)를 프리센터부(5)의 반도체 웨이퍼(11)상으로 이동시켜 하강시키면, 흡착헤드(25A)는 반도체 웨이퍼(11)를 흡착 유지한다. 이후, 반송 암(24A)을 상승시켜 연마부(6)의 방향으로 선회 이동시킴으로써, 반도체 웨이퍼(11)는 연마부(6)로 반입되고, 웨이퍼 트랜스퍼 스테이션(후술)까지 이동한다.
다음에, 도 2, 도 6을 참조하여 연마부(6)에 대해서 설명한다. 도 2, 도 6에 나타낸 바와 같이, 베이스부(1)의 상면에는 턴 테이블(7)이 배열 설치되어 있다. 턴 테이블(7)은 중심축 주위로 인덱스 회전 가능하게 되어 있고, 인덱스 위치인 120도 등배 위치에는 3기의 척 테이블(7a)이 설치되어 있다.
각 척 테이블(7a)은, 웨이퍼 트랜스퍼 스테이션(도 6에서 좌측의 인덱스 위치)에 있어서, 제1 웨이퍼 반송부(9A)의 반송 암(24A)에서 반도체 웨이퍼(11)를 받아들인다. 척 테이블(7a)은 그 상면에 반도체 웨이퍼(11)를 흡착 유지함과 동시에, 각각 축 중심 주위로 회전 자유롭게 되어 있다.
베이스부(1) 상면의 우단부에 세워 설치된 벽부(6a)의 측면에는, 제1 연마유닛(8A), 제2 연마유닛(8B)이 설치되어 있다. 제1 연마유닛(8A), 제2 연마유닛(8B)의 수평방향의 배치는, 각각 턴 테이블(7)의 인덱스 위치에 대응한 것으로 되어 있고, 제1 연마유닛(8A), 제2 연마유닛(8B)의 하방의 인덱스 위치는 각각 거친 연마 스테이션, 마무리 연마 스테이션으로 되어 있다.
제1 연마유닛(8A), 제2 연마유닛(8B)은, 각각 하부에 회전구동부(30)를 구비하고 있다. 회전구동부(30)의 하면에는 반도체 웨이퍼(11)를 연마하는 거친 연마용 또는 마무리 연마용의 숫돌(31A, 31B)이 장착된다. 거친 연마용에는 #500 정도의 숫돌이 사용되고, 마무리 연마용에는 일반적으로 #3000∼#4000의 숫돌이 사용된다. 이들 제1 연마유닛(8A), 제2 연마유닛(8B)은 각각 내장된 상하 이동기구에 의해 승강한다.
도 6에 나타낸 바와 같이 반도체 웨이퍼(11)를 유지한 척 테이블(7a)을 제1 연마유닛(8A)(또는 제2 연마유닛(8B))의 하방의 인덱스 위치(연마위치)로 이동시킨 상태에서 숫돌(31A 또는 31B)을 하강시켜 반도체 웨이퍼(11)의 상면에 접촉시키고, 숫돌(31A 또는 31B)을 회전구동부(30)에 의해 회전시킴으로써, 반도체 웨이퍼(11)의 상면은 연마된다.
이들 제1 연마유닛(8A), 제1 연마유닛(8A) 하방의 연마위치에 척 테이블(7a)이 위치한 상태에서는, 척 테이블(7a)은 도시하지 않은 구동기구에 의해 회전 구동되도록 되어 있다. 이 척 테이블(7a)의 회전과 상술의 숫돌(31A, 31B)의 회전을 조합함으로써, 연마시에는 반도체 웨이퍼(11)의 상면은 치우치지 않고 균일하게 연마된다.
이 연마시에는, 반도체 웨이퍼(11)의 연마면에 대해서 연마액이 도시하지 않은 연마액 공급수단에 의해 공급된다. 그리고, 이 연마액은 베이스부(1)의 상면에 턴 테이블(7)을 둘러싸고 설치된 커밍(6a)내에 고여, 외부로 배출된다. 연마후의 반도체 웨이퍼(11)는 척 테이블(7a)을 턴 테이블(7)의 인덱스 회전에 의해 이동시킴으로써 웨이퍼 트랜스퍼위치까지 이동하고, 그후 제2 웨이퍼 반송부(9B)의 반송 암(24B)에 의해 반출된다.
다음에, 도 7을 참조하여 웨이퍼 세정부(10)의 구조에 대해서 설명한다. 이 웨이퍼 세정부(10)는, 프리센터부(5)에 대해서 직교좌표계의 Y축을 사이에 둔 반대측에 배치되어 있다. 도 2의 BB 단면을 나타내는 도 7에 있어서, 박스형의 세정 프레임부(35)의 상부에는 전면 및 2개의 측면을 부분적으로 잘라내는 것에 의해 개구부(35a)가 설치되어 있다. 개구부(35a)는, 반도체 웨이퍼(11)를 유지한 제2 웨이퍼 반송부(9B)가 출입 가능한 크기로 되어 있다. 세정 프레임부(35)의 저부(35b)에는 배수용의 개공(35c) 및 상방으로 돌출한 형상의 축받이 돌기(bearing boss)(35d)가 설치되어 있다. 축받이 돌기(35d)내에는 축받이(38)가 끼워져 있고, 축받이(38)에 의해 축으로 지지된 수직한 축부(39)의 상부에는 회전지지부(40)가 결합되어 있다.
회전지지부(40)의 수평한 상면에는 복수의 흡착구멍(40a)이 설치되어 있고,흡착구멍(40a)은 축부(39)내에 설치된 흡인구멍(39a)과 연이어 통해 있다. 회전지지부(40)의 상면에 반도체 웨이퍼(11)를 얹어놓은 상태에서 흡인구멍(39a)과 접속된 흡인제어부(46)를 구동하여 흡인구멍(39a)에서 진공 흡인함으로써, 반도체 웨이퍼(11)는 회전지지부(40)의 상면에 흡착 유지된다.
또한, 축부(39)의 하부에는 풀리(pulley)(41)가 결합되어 있고, 모터(44)의 회전축(44a)에 결합된 풀리(43)와 풀리(41)에는 벨트(42)가 감겨져 있다. 모터(44)는 모터 구동부(45)에 의해 구동된다. 모터(44)를 구동함으로써 축부(39)는 회전하고, 따라서 회전지지부(40)에 유지된 반도체 웨이퍼(11)는 스핀 회전한다.
세정 프레임부(35)의 내부에는 반도체 웨이퍼(11)를 둘러싼 형상의 원통형의 커버부(36)가 상하 이동 자유롭게 장착되어 있고, 커버부(36)의 상부에 설치된 플랜지(flange)부(36a)에는 실린더(37)의 로드(rod)(37a)가 결합되어 있다. 실린더(37)를 구동함으로써, 커버부(36)는 상하 이동한다. 커버부(36)가 상승한 상태에서는, 플랜지부(36a)는 세정 프레임부(35)의 천정면에 접하는 위치에 있고, 개구부(35a)는 커버부(36)에 의해 닫혀진다.
세정 프레임부(35)의 천정면에는, 세정액 노즐(47) 및 에어 노즐(49)이 각각 분출방향을 하방으로 향해 배열 설치되어 있다. 세정액 노즐(47)은 순수 등의 세정액을 공급하는 세정액 공급부(48)와 접속되어 있고, 세정액 공급부(48)를 구동함으로써, 세정액 노즐(47)에서 회전지지부(40)에 지지된 반도체 웨이퍼(11)의 상면에 대해서 세정액이 분사된다.
이때 모터(44)를 구동함으로써 반도체 웨이퍼(11)는 스핀 회전상태에 있고, 반도체 웨이퍼(11)의 중심부로 분사된 세정액은 원심력에 의해 반도체 웨이퍼(11)의 바깥 테두리 방향으로 유동한다. 이것에 의해 반도체 웨이퍼(11) 상면에 부착한 이물은 세정액과 함께 제거되고, 세정 프레임부(35)의 저면에 고인다. 그리고, 세정액과 함께 개공(35c)에서 배수관(35e)을 거쳐 도시하지 않은 배수 처리장치로 안내된다.
또한, 에어 노즐(49)은 에어 공급부(50)와 접속되어 있고, 에어 공급부(50)를 구동함으로써, 에어 노즐(49)의 에어 구멍(49a)에 의해 하방으로 에어가 분사된다. 이것에 의해 세정후의 반도체 웨이퍼(11) 상면에 잔류 부착하는 세정액 방울은 제거되고, 물기 제거 및 건조가 행해진다. 상기의 각 동작은 실린더(37), 모터 구동부(45), 흡인제어부(46), 세정액 공급부(48) 및 에어 공급부(50)를 장치 본체의 제어부(도시하지 않음)에 의해 제어함으로써 행해진다.
다음에, 도 8을 참조하여 제1 및 제2 플라즈마 처리부(4A, 4B)에 대해서 설명한다. 이들 2개의 플라즈마 처리부는 동일한 기능을 가지는 것이고, 작업 부하에 따라서 한쪽만 혹은 양쪽을 사용하도록 되어 있다. 도 2의 AA 단면을 나타내는 도 8에 있어서, 진공 챔버(51)의 측면에는 개구부(51a)가 설치되어 있다. 개구부(51a)는 반도체 웨이퍼(11)의 반출입용이고, 반도체 웨이퍼(11)를 유지한 웨이퍼 유지부(17)가 출입 가능한 크기로 되어 있다. 개구부(51a)는 승강식의 게이트(gate)(56)를 구비하고 있고, 게이트(56)는 실린더(57)의 로드(57a)에 결합되어 있다. 실린더(57)를 구동함으로써, 게이트(56)는 승강하고, 개구부(51a)는 개폐된다.
진공챔버(51)의 천정면 및 저면에는 각각 개구부(51b, 51c)가 설치되어 있다. 개구부(51b)에는 진공 밀폐 축받이(51e)를 통해서 상부전극(52)의 지지부(52a)가 상하이동 자유롭게 삽입되어 있다. 지지부(52a)는 전극승강 구동부(55)와 결합되어 있고, 전극승강 구동부(55)를 구동함으로써, 상부전극(52)은 승강한다.
상부전극(52)의 하면에는 가스 분출구(52b)가 다수 개구되어 있고, 가스 분출구(52b)는 지지부(52a)의 내부에 설치된 보어홀(borehole)(52c)을 통해서 가스 공급부(54)와 접속되어 있다. 가스공급부(54)는 CF4등의 불소계 가스와 산소를 주체로 하는 플라즈마 발생용의 혼합가스나 CF6와 He의 혼합가스를 공급한다.
진공챔버(51)의 저면의 개구부(51c)에는 절연체(53)를 통해서 하부전극(58)의 지지부(58a)가 진공 밀폐로 삽입되어 있다. 하부전극(58)의 상면에는 흡착구멍(58b)이 다수 설치되어 있고, 흡착구멍(58b)은 지지부(58a)의 내부에 설치된 보어홀(58c)을 통해서 흡인제어부(60)와 접속되어 있다. 흡인제어부(60)를 구동하여, 흡착구멍(58b)에서 진공 흡인함으로써, 하부전극(58)의 상면에 반도체 웨이퍼(11)를 진공 흡착하여 유지한다. 또한, 흡인제어부(60)를 구동하여 흡착구멍(58b)에 정압을 부여함으로써, 흡착 유지한 반도체 웨이퍼(11)를 흡착상태에서 해방한다.
하부전극(58)의 내부에는 냉각구멍(58d)이 설치되어 있고, 냉각구멍(58d)은 지지부(58a)내의 보어홀(58e)을 통해서 전극냉각부(61)와 접속되어 있다. 전극냉각부(61)를 구동하여 냉각구멍(58d)내를 냉매를 순환시킴으로써, 플라즈마 처리시에 발생하는 열은 하부전극(58)에서 냉매로 전달된다. 이것에 의해 하부전극(58)의 이상 승온이 방지되고, 하부전극(58)에 얹혀진 반도체 웨이퍼(11)의 보호막(11a)으로의 열에 의한 대미지를 방지할 수 있다.
진공챔버(51)에는 배기구멍(51d)이 설치되어 있고, 배기구멍(51d)은 파이프 커넥터(pipe connector)(51f)를 통해서 가스 배기부(59)에 접속되어 있다. 가스 배기부(59)를 구동함으로써, 진공챔버(51)내의 공간은 진공 배기된다. 하부전극(58)은 지지부(58a)를 통해서 고주파 전원부(62)와 전기적으로 접속되어 있다. 상부전극(52)은 지지부(52a)를 통해서 접지부(52d)에 접속되어 있고, 고주파 전원부(62)를 구동함으로써, 서로 대향한 상부전극(52)과 하부전극(58)의 사이에는 고주파 전압이 인가된다.
플라즈마 처리에서는, 하부전극(58)상에 반도체 웨이퍼(11)를 얹어놓고 유지시킨 상태에서, 우선 진공챔버(51)를 닫아 내부를 진공 배기한다. 그리고 진공챔버(51)내에 가스 공급부(54)에서 플라즈마 발생용의 혼합가스를 공급한 상태에서 상부전극(52)과 하부전극(58)의 사이에 고주파 전압을 인가함으로써 상부전극(52)과 하부전극(58)과의 사이에는 플라즈마 방전이 발생한다. 이것에 의해 발생하는 플라즈마의 에칭효과에 의해 반도체 웨이퍼(11)의 상면은 에칭되어 박형화 가공이 행해진다.
가스 공급부(54), 전극승강 구동부(55), 가스 배기부(59), 흡인제어부(60), 전극냉각부(61), 고주파 전원부(62)를 본체 장치의 제어부(도시하지 않음)에 의해 제어함으로써, 상술의 플라즈마 처리동작이 실행된다. 이때, 가스 공급부(54)에서 는 가스 유량의 데이터가, 가스 배기부(59)에서는 챔버 내압의 데이터가, 흡인제어부(60)에서는 냉매온도(즉 전극온도)의 데이터가 제어부로 전달된다. 제어부는 이들 데이터에 의거해서 플라즈마 처리동작을 제어한다.
이 반도체 웨이퍼 가공장치는 상기한 바와 같이 구성되어 있고, 이하 반도체 웨이퍼의 박형화 가공에 대해서 설명한다. 이 박형화 가공은 복수의 반도체 소자가 조립된 반도체 웨이퍼(11)의 회로 형성면에 보호막(11a)을 형성한 후에 행해진다. 이 반도체 웨이퍼(11)는, 도 3에 나타낸 바와 같이 매거진(2A(2B))에 보호막(11a)측을 상향으로 하여 수납된 상태로 공급되며, 도 3에 나타낸 바와 같이 웨이퍼 유지부(17)에 의해 보호막(11a)측을 진공 흡착하여 인출된다. 그리고, 반도체 웨이퍼(11)를 하면에 흡착 유지한 웨이퍼 유지부(17)는 제3 웨이퍼 반송부(3)의 로봇기구에 의해 프리센터부(5)까지 이동한다.
여기서 웨이퍼 유지부(17)를 축 주위로 회전시켜, 웨이퍼 유지부(17)에 흡착유지된 반도체 웨이퍼(11)를 상하 반전시킨다. 이것에 의해, 반도체 웨이퍼(11)는 보호막(11a)을 하향으로 하여, 도 5에 나타낸 바와 같이 웨이퍼 유지부(17)의 상면에 흡착 유지된 상태가 된다. 그리고, 웨이퍼 유지부(17)를 하강시킴으로써, 반도체 웨이퍼(11)는 보호막(11a)측을 아래로 향한 상태에서 베어링 테이블(20)상에 얹혀진다. 이후 웨이퍼 유지부(17)가 그루브부(21)내에서 퇴피한다면, 위치결정 폴(22a)이 3방향에서 반도체 웨이퍼(11)의 외주부를 중심으로 향해 억누른다. 이것에 의해, 반도체 웨이퍼(11)의 위치맞춤, 즉 센터링 동작이 행해진다.
이어서, 이 센터링 동작에 의해 위치맞추기된 반도체 웨이퍼(11)는, 제1 웨이퍼 반송부(9A)의 흡착헤드(25A)에 의해 픽업되며, 도 6에 나타낸 바와 같이 연마부(6)로 인도된다. 즉, 흡착헤드(25A)를 웨이퍼 트랜스퍼 위치까지 이동시키고, 거기서 반도체 웨이퍼(11)를 척 테이블(7a)상으로 이송한다.
이후, 연마부(6)에 의한 기계 연마가 행해진다. 우선 반도체 웨이퍼(11)를 유지한 척 테이블(7a)은 제1 연마유닛(8A)의 하방의 거친 연마 스테이션으로 이동하고, 여기서 숫돌(31A)을 사용한 거친 연마가공이 행해진다. 이어서, 척 테이블(7a)은 마무리 연마스테이션으로 이동하고, 제2 연마유닛(8B)에 의해 촘촘한 숫돌(31B)을 사용한 마무리 연마가 행해진다. 이때, 반도체 웨이퍼(11)는 소정의 목표 두께 치수보다도 소정의 두께만큼 두꺼운 칫수, 즉 목표 두께에 3㎛∼50㎛의 범위로 설정되는 드라이 에칭 마진을 더한 칫수까지 박형화 된다.
마무리 연마가 종료하면, 당해 반도체 웨이퍼(11)를 유지한 척 테이블(7a)은 턴 테이블(7)이 인덱스 회전함으로써 다시 웨이퍼 트랜스퍼 스테이션까지 이동한다. 그리고, 이 반도체 웨이퍼(11)는 제2 웨이퍼 반송부(9B)의 흡착헤드(25B)에 의해 픽업되며, 반송 암(24B)을 선회시키는 것에 의해, 웨이퍼 세정부(10)까지 이동한다. 따라서, 제2 웨이퍼 반송부(9B)는, 연마부(6)에서 연마후의 반도체 웨이퍼(11)를 인출하고, 웨이퍼 세정부(10)로 인도하는 세정전 반송부로 되어 있다.
이 반도체 웨이퍼(11)의 반출동작에 있어서, 본 실시형태에서는 반도체 웨이퍼(11)에는 보호막(11a)이 형성되어 있으므로, 기계 연마에 의해 마이크로크랙 도입층이 생성한 상태라도 파괴강도가 보강되며, 반송중의 반도체 웨이퍼(11)의 파손을 방지할 수 있다.
다음에, 웨이퍼 세정부(10)에서의 세정동작을, 도 11의 플로우에 따라서 설명한다. 우선, 도 7에서 커버부(36)가 하강한 상태에서, 제2 웨이퍼 반송부(9B)의반송 암(24B)을 선회시켜, 흡착헤드(25B)에 유지된 반도체 웨이퍼(11)를 세정 프레임부(35)내로 반입하여 회전지지부(40)상에 이송한다(ST 1).
이어서, 회전지지부(40)의 흡착구멍(40a)에서 진공 흡인함으로써 반도체 웨이퍼(11)를 흡착 유지함(ST 2)과 동시에, 흡착헤드(25B)에 의한 반도체 웨이퍼(11)의 흡착을 해제한다(ST 3). 그리고, 반송 암(24B)이 외부로 퇴피한다면, 커버부(36)를 상승시킨다(ST 4). 이것에 의해 반도체 웨이퍼(11)는 세정 프레임부(35)내에서 주위를 밀폐한 상태로 되어, 세정액의 분사가 가능한 상태가 된다.
이후 모터(44)를 구동하여 회전지지부(40)를 회전시켜, 반도체 웨이퍼(11)를 스핀 회전시킨다(ST 5). 그리고, 이 상태에서 세정액 노즐(47)에서 세정액을 분사시키고(ST 6), 소정의 세정시간 경과 후에 세정액의 분사를 정지한다(ST 7). 이후 에어 노즐(49)에서 에어를 분출하고(ST 8), 반도체 웨이퍼(11) 상면의 물기 제거, 건조를 행한다. 그리고, 소정 시간후에 에어 분출을 정지하고(ST 9), 그후 회전지지부(40)의 회전을 정지시킨다(ST 10). 이것에 의해, 세정 및 물기제거, 건조가 종료한다.
이후 커버부(36)를 하강시키면(ST 11), 제3 웨이퍼 반송부(3)의 로봇기구를 구동하여 웨이퍼 유지부(17)를 세정 프레임부(35)내로 진입시킨다(ST 12). 그리고, 웨이퍼 유지부(17)의 흡착구멍(17a)에 의해 반도체 웨이퍼(11)의 상면을 흡착함과 동시에, 회전지지부(40)의 흡착구멍(40a)에 의한 흡착을 해제한다(ST 13). 그리고, 반도체 웨이퍼(11)를 픽업한 웨이퍼 유지부(17)를 상승시켜, 세정 프레임부(35) 밖으로 반출한다(ST 14).
다음에, 세정에 의해 표면의 이물이 제거된 반도체 웨이퍼(11)는, 제1 플라즈마 처리부(4A) 또는 제2 플라즈마 처리부(4B)의 어딘가로 이동하고, 여기서 플라즈마 에칭(드라이 에칭)이 행해진다. 이 플라즈마 에칭은, 기계 연마에 의해 목표 두께에서 3㎛∼50㎛의 범위에서 설정되는 드라이 에칭 마진만큼 두께 칫수에 박형화 된 반도체 웨이퍼(11)의 표면을, 다시 플라즈마 에칭하여 드라이 에칭 마진분을 제거함으로써, 반도체 웨이퍼(11)를 목표 두께로 박형화 하는 것이다.
#3000∼#4000의 숫돌로 마무리 연마를 행하는 경우, 이 드라이 에칭 마진은 5㎛∼6㎛ 정도로 설정하는 것이 바람직하다. 이것에 의해, 연마 효율이 우수한 기계 연마의 적용 비율을 극력 크게하여 작업효율을 향상시킴과 동시에, 마무리 연마에 의해 생기는 마이크로크랙 도입층(일반적으로 3㎛∼5㎛)을 완전히 제거할수 있고, 작업효율과 제거 품질을 양립할 수 있다.
이 플라즈마 에칭에 대해서, 도 9, 도 10을 참조하여 설명한다. 도 9의 (a)에 나타낸 바와 같이, 제3 웨이퍼 반송부(3)의 로봇기구에 의해 웨이퍼 세정부(10)에서 세정후의 반도체 웨이퍼(11)를 하면에 흡착 유지한 웨이퍼 유지부(17)를, 진공챔버(51)의 개구부(51a)의 측방까지 이동시킨다. 이때, 게이트(56)가 하강하여 개구부(51a)는 개방상태에 있고, 상부전극(52)은 전극승강 구동부(55)에 의해 상승시켜 상부전극(52)과 하부전극(58)의 간극을 넓힌 상태에 있다. 상부전극(52)과 하부전극(58)의 간극을 넓히는 것은 제3 웨이퍼 반송부(3)에 의한 웨이퍼의 반송장해가 되지 않도록 하기 위함이다. 제3 웨이퍼 반송부(3)는, 웨이퍼 세정부(10)에서세정 후의 반도체 웨이퍼(11)를 인출하며, 플라즈마 처리부(4A, 4B)로 인도하는 세정후 반송부로 되어 있다.
이어서, 도 9의 (b)에 나타낸 바와 같이, 웨이퍼 유지부(17)를 개구부(51a)를 통해서 진공챔버(51)내로 진입시켜, 웨이퍼 유지부(17)를 하강시킴으로써, 하면에 유지한 반도체 웨이퍼(11)를 하부전극(58)의 상면에 얹어놓는다. 그리고, 웨이퍼 유지부(17)에 의한 흡착을 해제함과 동시에, 하부전극(58)의 흡착구멍(58b)에 의해 반도체 웨이퍼(11)의 보호막(11a)을 흡착 유지한다. 이 반도체 웨이퍼(11)의 플라즈마 처리부(4A, 4B)로의 반출입에 있어서, 플라즈마 처리부(4A, 4B)의 반출입 중심선(La, Lb)의 연장선상에 원점(O)이 위치하도록(도 2 참조), 플라즈마 처리부(4A, 4B)의 배치가 설정되어 있으므로, 높은 방향의 정밀도의 반출입 동작이 실현된다.
이후, 웨이퍼 유지부(17)를 상승시켜 외부로 퇴피시키면, 도 10의 (a)에 나타낸 바와 같이 실린더(57)를 구동하여 게이트(56)를 상승시키고, 진공챔버(51)를 닫는다. 그리고, 전극승강 구동부(55)를 구동하여 상부전극(52)을 하강시키고, 도 10의 (b)에 나타낸 바와 같이 상부전극(52)의 하면과 하부전극(58)의 상면의 사이의 거리를 플라즈마 에칭처리에 적합한 소정의 전극간 거리(D)로 설정한다.
그리고, 이 상태에서 전술의 플라즈마 에칭처리가 행해진다. 즉, 진공챔버(51)내를 배기한 후에, 불소가스와 산소가스의 혼합가스 혹은 불소가스와 헬륨가스의 혼합가스를 플라즈마 발생용 가스로서 상부전극(52)의 하면의 가스 분출구(52b)에서 분출시켜 진공챔버(51)내를 소정의 가스 압력으로 유지한다. 그리고, 이 상태에서 상부전극(52)과 하부전극(58)의 사이에 고주파 전압을 인가한다. 이것에 의해, 상부전극(52)과 하부전극(58)의 사이의 공간에는 플라즈마 방전이 발생하고, 이 플라즈마 방전에 의해 생기는 활성물질의 작용에 의해 반도체 웨이퍼 표면의 실리콘이 제거된다.
그리고, 이 플라즈마 에칭처리는, 반도체 웨이퍼(11)가 목표 두께가 될 때까지 계속해서 행해진다. 이것에 의해, 기계 연마공정에 있어서 반도체 웨이퍼(11)의 표면에 생긴 마이크로크랙 도입층이 제거된다. 이 마이크로크랙 도입층은 통상 3㎛∼5㎛의 두께로 생성되기 때문에, 전술한 바와 같이 목표 두께보다 마이크로크랙 도입층을 목표로 한 칫수까지 기계 연마하고, 이후 마이크로크랙 도입층분만 플라즈마 에칭으로 제거함으로써, 마이크로크랙 도입층을 완전히 제거함과 동시에 반도체 웨이퍼(11)를 목표 두께까지 가공한다.
플라즈마 에칭 완료 후의 반도체 웨이퍼(11)는, 제3 웨이퍼 반송부(3)의 웨이퍼 지지부(17)에 의해 인출되고, 웨이퍼 수납부(2)의 당해 반도체 웨이퍼(11)가 인출된 매거진(2A(또는 2B))의 동일한 위치에 수납된다. 그리고 상기 동작이 다른 반도체 웨이퍼(11)에 대해서도 계속해서 반복된다. 이 박형화 가공후의 반도체 웨이퍼(11)의 반송에 있어서, 상술한 바와 같이 대미지층이 완전히 제거되어 있으므로, 반도체 웨이퍼(11)의 파괴강도가 향상하여 반도체 웨이퍼(11)의 파손이 생기지 않는다.
이와 같이, 본 실시형태에 의하면, 마이크로크랙에 기인하여 반도체 웨이퍼(11)의 반송시 등 제조과정에 있어서 발생하는 파손을 방지하여, 가공 수율을 향상시킬수 있다. 또한, 본 실시형태에서는, 기계 연마, 세정, 대미지층 제거의 각각의 기능을 담당하는 각 부를 단일 로봇기구로 연결한 구성으로 되어 있으므로, 설비 점유면적을 작게하여 설비 비용의 삭감을 가능하게 함과 동시에, 종래 장치, 즉 복수의 개별 장치 사이에서 로봇 등의 반송수단을 사용해서 반도체 웨이퍼를 트랜스퍼하는 방식의 것과 비교하여, 반송시의 반도체 웨이퍼(11)의 그립변환 횟수를 최소 횟수로 억제할 수 있다. 따라서, 핸드링시의 반도체 웨이퍼의 파손 발생의 확률을 저하시켜 전술한 가공수율을 더 향상시키는 것이 가능하게 되어 있다.
게다가, 본 실시형태에 나타내는 반도체 웨이퍼 가공장치는, 공통의 베이스부(1)상에, 연마부(6)와 그 이외의 각 부와의 영역을 분리하여 배치하고, 이들 사이에서 각각 개별의 반송기구에 의해 반도체 웨이퍼(11)의 트랜스퍼를 행하도록 하고 있다. 즉, 연마액을 사용하여 연마분 등 오염물의 부착이 퇴피되지 않는 작업영역(도 1, 도 2에 나타내는 후반부(1b) 참조)에서의 오염물질이 부착한 상태에서의 반도체 웨이퍼(11)의 반송과, 처리 대상물에 높은 청정도가 요구되는 플라즈마 에칭처리 등 클린 룸 영역(도 1, 도 2에 나타내는 전반부(1a) 참조)에서의 청정상태에서의 반도체 웨이퍼(11)의 반송을, 각각 개별의 반송기구에 의해 분리하여 행하도록 하고 있다.
이것에 의해, 클린 룸 영역에서의 반송기구가 오염물질의 부착에 의해 오염되는 일이 없다. 따라서, 마이크로크랙 도입층 제거를 목적으로 하여 행하는 플라즈마 에칭처리에 있어서, 반도체 웨이퍼(11)의 표면에는 에칭 효과를 저해하는 이물의 부착이 없고, 반도체 웨이퍼(11)의 표면의 대미지층을 완전히 제거하여 파괴강도를 향상시킬수 있다.
또, 본 발명에서는 상술한 실시형태에 한정하지 않고, 여러가지 변경을 가하여 실시하여도 된다. 예컨대, 본 실시형태에서는, 기계 연마를 거친 연마공정과 마무리 연마공정의 2단계로 행하고 있지만, 마무리 연마공정을 생략해도 된다. 이 경우, 거친 숫돌로 연마하므로 웨이퍼의 상면의 대미지층의 깊이는 10㎛ 이상이 된다. 따라서, 드라이 에칭 마진을 50㎛ 정도 남기고, 나머지를 드라이 에칭하여 목표 두께까지 가공하면 대미지층을 완전히 제거할 수 있다. 기계 연마를 거친 연마공정만의 1단계로 하는 것에 의해 연마부의 소형화가 가능해지며, 점유바닥 면적이 작은 반도체 웨이퍼 가공장치를 실현할 수 있다.
게다가 본 실시형태에서는, 직교좌표계의 제1사분면에 프리센터부(5)와 제1 웨이퍼 반송부(9A)를, 제2사분면에 제2 웨이퍼 반송부(9B)와 웨이퍼 세정부(10)를 배치하고 있지만, 이들 위치를 교체하여 제1사분면에 제2 웨이퍼 반송부(9B)와 웨이퍼 세정부(10)를 배치하여도 된다.
또한, 본 실시형태에서는, 대미지층 제거처리부로서 플라즈마 처리에 의한 드라이 에칭을 사용하는 예를 나타내고 있지만, 이것에 한정되지 않고 불소나 초산 등의 화학 약액을 사용하여 대미지층을 에칭으로 제거하는 웨트 에칭에 의한 것이라도 된다. 즉, 제1, 제2 플라즈마 처리부(4A, 4B)로 바꾸어 웨트 에칭처리부를 배치하여도 된다. 웨트 에칭처리부로서는, 반도체 웨이퍼에 회로 형성하는 공정에서 사용되는 스핀 코터를 사용할 수 있다.
본 발명에 의하면, 반도체 웨이퍼를 기계 연마하는 연마부와, 연마후의 반도체 웨이퍼를 받아들여 세정하는 웨이퍼 세정부와, 세정후의 반도체 웨이퍼의 대미지층을 제거하는 대미지층 제거처리부와, 상기 연마부, 웨이퍼 세정부 및 대미지층 제거처리부 사이에서 반도체 웨이퍼의 트랜스퍼를 행하는 극좌표계의 로봇기구에 의한 웨이퍼 반송기구를 동일한 장치내에 구비한 것이므로, 반도체 웨이퍼의 그립변환 횟수를 최소한으로 그치고, 반도체 웨이퍼의 파손을 방지하여 가공수율을 향상시킴과 동시에 설비의 컴팩트화를 도모할 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 반도체 웨이퍼를 목표 두께로 박형화 가공하는 반도체 웨이퍼 가공방법에 있어서,
    회로가 형성된 반도체 웨이퍼의 제1면의 표면에 보호필름을 형성하는 공정과;
    상기 보호필름을 형성하는 공정 후에, 웨이퍼의 연마면을 제공하기 위해 연마부에 의해 제1 면의 반대편의 반도체 웨이퍼의 제2 면을 기계적으로 연마하는 공정과;
    상기 연마부로부터 기계적인 연마 후에 반도체 웨이퍼를 인출하고 세정부로 반도체웨이퍼를 인도하는 공정과;
    상기 연마면의 외부 물질을 제거하기 위해 웨이퍼 세정부로 인도된 반도체 웨이퍼의 연마면을 액체로 세정하는 공정과;
    상기 세정후에 반도체 세정부에서 반도체 웨이퍼를 건조하는 공정과;
    상기 웨이퍼 세정부로부터 건조된 상기 반도체 웨이퍼를 인출하고, 상부와 하부 전극을 갖는 진공쳄버 내로 반도체 웨이퍼를 인도하여, 반도체 웨이퍼가 상면에 보호필름이 접촉된 하부전극에 홀드(hold)되도록 하는 공정과;
    상기 진공쳄버 내부를 배기시키고 상부전극의 낮은 표면으로부터 플라즈마 발생가스를 분사하고 상부전극과 하부전극 사이에 높은 주파수를 인가하여, 상기 플라즈마가 상부전극과 하부전극 사이에 발생된 프라즈마의 에칭에 의해 기계적 연마로 발생된 대미지층을 제거하는 공정;
    을 포함하는 것을 특징으로 하는 반도체 웨이퍼 가공방법.
  13. 삭제
  14. 제 12 항에 있어서, 상기 반도체웨이퍼는 목표두께와 3㎛∼50㎛의 범위에서 설정되는 플라즈마 에칭마진의 합이되는 두께로 기계적 연마에 의해 연마되고, 상기 플라즈마 에칭 마진은 플라즈마 에칭에 의해 제거되는 것을 특징으로 하는 반도체 웨이퍼 가공방법.
  15. 제 14 항에 있어서, 상기 반도체 웨이퍼는 실리콘을 주성분으로 하는 것을 특징으로 하는 반도체 웨이퍼 가공방법.
  16. 삭제
  17. 제 12 항에 있어서, 상기 액체로 세정하는 공정에서 사용되는 액체는 물인 것을 특징으로 하는 반도체 웨이퍼 가공방법.
  18. 삭제
  19. 삭제
KR10-2001-0012570A 2000-03-13 2001-03-12 반도체 웨이퍼 가공장치 KR100443879B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000068231A JP2001257248A (ja) 2000-03-13 2000-03-13 半導体ウェハの加工装置および加工方法
JP2000-68230 2000-03-13
JP2000068230A JP2001257186A (ja) 2000-03-13 2000-03-13 半導体ウェハの加工方法
JP2000-68231 2000-03-13
JP2000068229A JP2001257247A (ja) 2000-03-13 2000-03-13 半導体ウェハの加工装置
JP2000-68229 2000-03-13
JP2000-175312 2000-06-12
JP2000175312A JP3633854B2 (ja) 2000-06-12 2000-06-12 半導体ウェハの加工装置

Publications (2)

Publication Number Publication Date
KR20010091976A KR20010091976A (ko) 2001-10-23
KR100443879B1 true KR100443879B1 (ko) 2004-08-09

Family

ID=27481112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0012570A KR100443879B1 (ko) 2000-03-13 2001-03-12 반도체 웨이퍼 가공장치

Country Status (4)

Country Link
US (2) US6511895B2 (ko)
KR (1) KR100443879B1 (ko)
DE (1) DE10108388B4 (ko)
TW (1) TW492100B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
AU2002367724A1 (en) * 2002-02-27 2003-09-09 Tokyo Electron Limited Method of carrying substrate
KR100447891B1 (ko) * 2002-03-04 2004-09-08 강효상 반도체 웨이퍼의 건식 식각 방법
KR100479308B1 (ko) * 2002-12-23 2005-03-28 삼성전자주식회사 기판상의 불순물을 포집하기 위한 장치 및 이를 이용한불순물 포집방법
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
KR100752800B1 (ko) * 2003-03-12 2007-08-29 동경 엘렉트론 주식회사 반도체처리용의 기판유지구조 및 플라즈마 처리장치
JP4298523B2 (ja) * 2004-01-09 2009-07-22 株式会社ディスコ エッチング装置
JP2006108428A (ja) * 2004-10-06 2006-04-20 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102005012446B4 (de) * 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
US7767145B2 (en) 2005-03-28 2010-08-03 Toyko Electron Limited High pressure fourier transform infrared cell
KR100821781B1 (ko) * 2005-08-05 2008-04-11 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드 아시아 플라즈마 처리 장치
JP2007073670A (ja) * 2005-09-06 2007-03-22 Disco Abrasive Syst Ltd 水溶性樹脂被覆方法
JP4937674B2 (ja) * 2006-08-16 2012-05-23 株式会社ディスコ ウエーハのエッチング方法
CN101579838B (zh) * 2008-05-13 2015-09-09 智胜科技股份有限公司 研磨方法、研磨垫及研磨***
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP2014008482A (ja) * 2012-07-02 2014-01-20 Disco Abrasive Syst Ltd 加工装置
KR101372805B1 (ko) * 2012-11-30 2014-03-19 로체 시스템즈(주) 웨이퍼 식각 시스템 및 이를 이용한 웨이퍼 식각 공정
JP5521066B1 (ja) * 2013-01-25 2014-06-11 東京エレクトロン株式会社 接合装置及び接合システム
JP6093328B2 (ja) * 2013-06-13 2017-03-08 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
US9786592B2 (en) * 2015-10-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method of forming the same
WO2017221631A1 (ja) * 2016-06-23 2017-12-28 株式会社アルバック 保持装置
CN106098598B (zh) * 2016-08-11 2018-09-04 通威太阳能（合肥）有限公司 一种用于多晶硅片生产的自动下料刻蚀机
JP2018085408A (ja) * 2016-11-22 2018-05-31 株式会社ディスコ 減圧処理装置
CN111446153A (zh) * 2020-04-07 2020-07-24 北京烁科精微电子装备有限公司 一种晶圆清洗设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880012019A (ko) * 1987-03-04 1988-10-31 아오이 죠이치 아날로그/디지탈 변환기
JPH05226308A (ja) * 1992-02-18 1993-09-03 Sony Corp 半導体ウエハの裏面処理方法及びその装置
JPH07135192A (ja) * 1993-11-09 1995-05-23 Sony Corp 基板の研磨後処理方法およびこれに用いる研磨装置
US5693182A (en) * 1995-02-21 1997-12-02 Siemens Aktiengesellschaft Method for damage etching the back side of a semiconductor disk having a protected front side
KR19980024292A (ko) * 1996-09-04 1998-07-06 마에다 시게루 폴리싱 장치
JP2000003892A (ja) * 1998-04-13 2000-01-07 Mitsui Chemicals Inc 半導体ウエハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127531A (ja) * 1986-11-17 1988-05-31 Fuji Electric Co Ltd 半導体装置の製造方法
US5885138A (en) * 1993-09-21 1999-03-23 Ebara Corporation Method and apparatus for dry-in, dry-out polishing and washing of a semiconductor device
JPH09223680A (ja) * 1996-02-16 1997-08-26 Disco Abrasive Syst Ltd エッチング機能付き研磨装置
TW444275B (en) * 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
JP3401706B2 (ja) * 1998-01-19 2003-04-28 株式会社東京精密 平面研削装置
US6159827A (en) * 1998-04-13 2000-12-12 Mitsui Chemicals, Inc. Preparation process of semiconductor wafer
JP3987202B2 (ja) * 1998-04-20 2007-10-03 株式会社岡本工作機械製作所 ウエハの研削装置
JP2000015570A (ja) * 1998-07-02 2000-01-18 Disco Abrasive Syst Ltd 研削装置
US6431807B1 (en) * 1998-07-10 2002-08-13 Novellus Systems, Inc. Wafer processing architecture including single-wafer load lock with cooling unit
JP4212707B2 (ja) * 1998-11-26 2009-01-21 スピードファム株式会社 ウエハ平坦化システム及びウエハ平坦化方法
JP2000353676A (ja) * 1999-06-14 2000-12-19 Disco Abrasive Syst Ltd 研削システム
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880012019A (ko) * 1987-03-04 1988-10-31 아오이 죠이치 아날로그/디지탈 변환기
JPH05226308A (ja) * 1992-02-18 1993-09-03 Sony Corp 半導体ウエハの裏面処理方法及びその装置
JPH07135192A (ja) * 1993-11-09 1995-05-23 Sony Corp 基板の研磨後処理方法およびこれに用いる研磨装置
US5693182A (en) * 1995-02-21 1997-12-02 Siemens Aktiengesellschaft Method for damage etching the back side of a semiconductor disk having a protected front side
KR19980024292A (ko) * 1996-09-04 1998-07-06 마에다 시게루 폴리싱 장치
JP2000003892A (ja) * 1998-04-13 2000-01-07 Mitsui Chemicals Inc 半導体ウエハの製造方法

Also Published As

Publication number Publication date
DE10108388A1 (de) 2001-10-11
US6511895B2 (en) 2003-01-28
US20010021571A1 (en) 2001-09-13
KR20010091976A (ko) 2001-10-23
US20030082914A1 (en) 2003-05-01
TW492100B (en) 2002-06-21
DE10108388B4 (de) 2010-02-18

Similar Documents

Publication Publication Date Title
KR100443879B1 (ko) 반도체 웨이퍼 가공장치
KR100809766B1 (ko) 기판처리 장치
KR102389190B1 (ko) 기판 처리 장치
KR100472959B1 (ko) 언로딩구조가 개선된 반도체 웨이퍼의 표면평탄화설비
KR20070079565A (ko) 기판처리장치
KR101146663B1 (ko) 반도체 웨이퍼의 가공방법 및 가공장치
CN111386598B (zh) 基板输送装置、基板处理***、基板处理方法以及计算机存储介质
KR20190141587A (ko) 기판 처리 방법
JP6061629B2 (ja) 加工装置
KR20080020474A (ko) 게더링층 형성 장치
JP2006173462A (ja) ウェーハの加工装置
JP3633854B2 (ja) 半導体ウェハの加工装置
CN104979244A (zh) 基板处理装置
JP2015035582A (ja) 成膜システム
US10777417B2 (en) Dressing device, polishing apparatus, holder, housing and dressing method
JP2006054388A (ja) 被加工物搬送装置，スピンナー洗浄装置，研削装置，被加工物搬送方法
KR20210056898A (ko) 유지면 세정 장치
KR20200101977A (ko) 세정 장치, 세정 방법 및 컴퓨터 기억 매체
JP2005223359A (ja) 半導体ウェハの加工方法
JP4496609B2 (ja) 板状体の薄化装置および薄化方法
JP2001257247A (ja) 半導体ウェハの加工装置
JP2001257186A (ja) 半導体ウェハの加工方法
JP2005064234A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP3455907B2 (ja) 半導体ウェーハのスピン洗浄装置
JP4235458B2 (ja) プラズマエッチング方法及びプラズマエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 16