KR100414570B1 - 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 - Google Patents

삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 Download PDF

Info

Publication number
KR100414570B1
KR100414570B1 KR10-2000-0037659A KR20000037659A KR100414570B1 KR 100414570 B1 KR100414570 B1 KR 100414570B1 KR 20000037659 A KR20000037659 A KR 20000037659A KR 100414570 B1 KR100414570 B1 KR 100414570B1
Authority
KR
South Korea
Prior art keywords
film
insulating
single crystal
crystal silicon
triple
Prior art date
Application number
KR10-2000-0037659A
Other languages
English (en)
Other versions
KR20020004135A (ko
Inventor
조동일
이상우
박상준
Original Assignee
조동일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조동일 filed Critical 조동일
Priority to KR10-2000-0037659A priority Critical patent/KR100414570B1/ko
Priority to US09/885,832 priority patent/US6569702B2/en
Publication of KR20020004135A publication Critical patent/KR20020004135A/ko
Application granted granted Critical
Publication of KR100414570B1 publication Critical patent/KR100414570B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 단결정 실리콘 미세 구조물의 절연 방법에 관한 것으로서, 절연할 단결정 실리콘 미세 구조물 전체에 스텝 커버리지가 좋은 절연막을 형성하고, 스텝 커버리지가 좋은 전도막을 이용하여 상기 절연막 위로 전체적으로 전도막을 형성하고, 스텝 커버리지가 좋지 않은 금속을 이용하여 상기 전도막 위의 일부분에 형성되는 금속막으로 구성된, 절연막/전도막/금속막의 삼중막을 이용하되, 상기 삼중막 중 전도막을 부분적으로 식각하여 전극 사이를 물리적으로 분리시킴에 의하여 미세 구조물 간의 전기적인 절연을 구현하는 것임을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명에 의한 절연 방법은, 절연을 위한 별도의 사진 공정이 불필요할 뿐만 아니라, 절연되어야 할 미세 구조물의 종횡비가 크고, 간격이 좁은 경우에 유용하게 적용된다.
또한, 단결정 실리콘 미세 구조물의 제작 후, 절연 단계에서 절연성 박막과 전도성 박막을 도포하게 되므로, 미세 구조물에서 형성된 간격보다 더 작은 간격의 구조물을 형성할 수 있을 뿐만 아니라, 절연막과 전도성 박막의 도포되는 두께를 조절할 수 있으므로 구동 전극 또는 감지 전극으로 사용되는 경우 구조물의 정전용량을 증대시킬 수 있고, 움직이는 스프링으로 사용될 경우 스프링의 두께를 조절하여 스프링 상수와 구조물의 공진 주파수를 조절할 수 있는 부수적인 효과가 있다.

Description

삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법{Isolation Method for Single Crystalline Silicon Micro Structure Using Triple Layers}
본 발명은 단결정 실리콘을 이용한 마이크로머시닝 기법에서 단결정 실리콘미세 구조물의 일부분을 다른 부분과 전기적으로 분리시키는 절연 방법에 관한 것이다.
마이크로머시닝 기법은 실리콘 공정을 이용하여 시스템의 특정 부위를 마이크로미터 단위의 정교한 형상으로 실리콘 기판 상에 집적, 형성하는 것이며, 이는 박막(thin film) 증착, 식각(etching) 기술, 사진묘화(photolitho-graphy) 기술, 불순물 확산 및 주입 기술 등 반도체 소자 제조 기술을 기초로 한다.
마이크로머시닝 기법으로 제조되는 대표적인 시스템으로는, 이동 물체의 가속도를 감지하는 실리콘 가속도계, 회전 물체의 회전 속도를 감지하는 각속도계 등이 있다.
마이크로머시닝 기법으로 시스템에 필요로 하는 구조물을 제작한 후, 구조물에 전기적인 신호를 인가할 수 있는 전극들을 형성하여야 한다. 이때, 구조물에 형성되는 전극들간은 서로 전기적으로 분리되어야 한다. 따라서, 마이크로머시닝 기법에 의하여 제조되는 구조물의 일부분을 다른 부분과 전기적으로 분리하여 절연시키는 방법들이 연구되어 왔다.
관련된 종래 기술들로는, 스크림(SCREAM) 절연 방법(미국특허 제5,563,343호), SOI 웨이퍼를 사용하는 방법, 접합 절연 방법 및 트렌치 산화물 절연 방법(미국특허 제5,930,595호) 등이 알려져 있다.
도1은 종래 기술로서, 스크림(SCREAM) 절연 방법의 공정도이다. 스크림(Single Crystal Reactive Etching and Metalization, SCREAM) 절연 방법은, 마이크로머시닝 기법으로 구조물을 제작한 후 플라즈마 증강 화학 증착(PlasmaEnhanced Chemical Vapor Deposition, 이하에서 "PECVD"라 함) 산화물을 이용하여 구조물의 표면을 절연한 후, 금속을 증착하여 전극을 형성하는 방법이다. 이 방법에서 전극간의 절연은 금속의 스텝 커버리지(step coverage)가 좋지 않은 것을 이용하여 구현한다. 공정이 비교적 간단하고, 별도의 사진/식각 공정이 없이 절연이 가능하나, 금속의 스텝 커버리지가 좋지 않은 문제로 인하여 종횡비가 높은 구조물에 적용이 어렵다.
도2는 종래 기술로서, SOI(Silicon Oxide Insulator) 웨이퍼를 사용하는 방법의 공정도이다. 이 방법은 웨이퍼의 중간에 형성된 유전체를 사용하므로 절연이 자동적으로 이루어진다. 그러나, SOI 웨이퍼가 고가이고, 유전체에 의한 잔류 응력 문제, Bosch 공정을 이용하는 딥 에쳐(deep etcher)의 풋팅(footing) 현상 및 희생층의 두께와 구조층의 두께가 고정되는 문제 등이 있다.
도3은 종래 기술로서 접합 절연 방법으로 구현된 콤-드라이브(comb-drive) 구조의 마이크로머시닝 시스템의 SEM 사진이다. 접합 절연 방법에서는 n-타입 또는 p-타입 웨이퍼에 접합 다이오드를 형성한 후, 역방향 전압을 인가하여 기판과 전극을 절연시키는 방법이다. 도3의 경우를 예를 들어서 설명하면, 도3에서, p-타입 실리콘 기판상에 밝은 부분으로 나타난 부분을 인으로 도핑하여 전극을 형성하면, 실리콘 기판(p-타입)과 전극(n-타입) 사이에 pn 접합이 생기게 된다. 여기에 역방향 (reverse biased) 전압을 인가하면 실리콘 기판과 전극이 전기적으로 분리된다. 이 방법에서는 구조물을 제작하기 이전에 절연 공정을 수행할 수 있기 때문에 구조물 제작이 용이한 반면에, 접합의 깊이를 깊게 할 수 없으므로, 두께가 두꺼운 구조물의 제작이 불가능한 단점이 있다.
도4는 종래 기술로서 트렌치 산화물 분리 방법을 설명하는 모식도이다. 트렌치 산화물 분리 방법은, 실리콘 구조물 U자 모양의 트렌치를 형성하고, 트렌치가 형성된 구조물의 측면에 산화막을 증착하여, 트렌치를 산화물로 채워서 산화물에 의하여 전극으로 사용되는 구조물을 지지하면서 전극 구조물을 기판과 전기적으로 절연시키는 방법이다. 이와 같은 트렌치 산화물 분리 방법은 상기한 종래 기술들에 비하여 종횡비가 큰 두꺼운 구조물에도 적용이 가능한 장점이 있으나, 전극의 금속막을 형성하기 위한 별도의 사진/식각 공정이 필요하고, 절연을 위하여, 전극 부분을 실리콘 기판과 분리하여 띄우는 부유 공정과, 구조물 부분에 대한 부유 공정의 두 번의 부유 공정이 필요하다.
또한, 전극 구조물을 지지하기 위하여 전극의 측면에 증착된 절연막을 이용하기 때문에 절연막이 지지되기 위해서 전극과 기판 사이에 절연막이 끼어있는 형태로 제작되어야 하고, 따라서 제조할 수 있는 구조가 제한되며, 특히 "아일랜드(island)" 형태의 전극을 제작하는 것이 어렵다. 따라서, 예를 들어서, 각속도계와 같이 전극의 배치가 복잡한 구조물을 제작하기에 어려운 단점이 있었다.
도5는 종래 기술로서, 깊은 트렌치 절연막을 이용하는 방법의 공정도이다. 깊은 트렌치 절연막을 이용하는 방법은, 단결정 실리콘 기판에서 전극이 형성된 전극부의 중간 위치에, 형성될 전극의 두께보다 더 깊은 트렌치를 형성하고, 형성된 트렌치를 절연막으로 채운 다음, 구조물과 전극부가 단결정 실리콘 기판으로부터부유되어 분리되도록 하되, 상기 깊은 트렌치를 채운 절연막은 단결정 실리콘 기판에 고정된 상태에서 전극부의 중앙을 지지하도록 한다. 이러한 깊은 트렌치 절연막을 이용하는 방법에 의하면, 깊은 트렌치를 채우는 절연막이, 단결정 실리콘의 기판에 박힌 상태에서 전극의 중앙을 관통하여 전극을 지지하게 되므로, 결과적으로 전극의 측면에는 절연막이 형성되지 않고, 단결정 실리콘 기판으로부터 이격된 "아일랜드(island)" 형태의 전극을 형성할 수 있다.
깊은 트렌치 절연막을 이용하는 방법은, 단일의 부유 공정에 의하여 형성된 구조물과 전극 표면에 금속막을 증착시키므로 금속막 증착을 위한 별도의 사진/식각 공정이 필요하지 않은 장점이 있으나, 종횡비(aspect ratio)가 큰 즉, 깊이가 깊은 미세 구조물에 적용하기 곤란한 단점이 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점들을 해결하기 위한 것으로서, 절연을 위한 별도의 사진/식각 공정이 필요하지 않을 뿐만 아니라, 절연되어야 할 미세 구조물 사이의 간격이 좁으며, 길이가 긴 단결정 실리콘 미세 구조물의 효과적인 절연 방법을 제공하고자 한다.
도1은 종래 기술로서, 스크림(SCREAM) 절연 방법의 공정도,
도2는 종래 기술로서, SOI 웨이퍼를 사용하는 방법의 공정도,
도3은 종래 기술로서 접합 절연 방법으로 구현된 콤-드라이브(com-drive) 구조의 마이크로머시닝 시스템의 SEM 사진,
도4는 종래 기술로서 트렌치 산화물 절연 방법을 설명하는 모식도,
도5는 종래 기술로서, 깊은 트렌치 절연 산화막을 이용하는 방법의 공정도,
도6는 본 발명에 의한 삼중막을 이용한 절연 방법의 제1실시예의 공정도,
도7는 본 발명에 의한 삼중막을 이용한 절연 방법의 제2실시예의 공정도,
도8a는 상기한 본 발명의 제2실시예에 의하여 제조된 마이크로 구조의 트렌치 상단의 SEM 사진, 도8b는 같은 트렌치의 하단의 SEM 사진,
도9는 본 발명에 의한 절연 방법이 적용된 미세 각속도계의 SEM 사진.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 의한 단결정 실리콘 미세 구조물의 절연 방법은, 먼저, 절연할 단결정 실리콘 미세 구조물 전체에 스텝 커버리지가 좋은 절연막을 형성하고, 스텝 커버리지가 좋은 전도막을 이용하여 상기 절연막 위로 전체적으로 전도막을 형성하고, 스텝 커버리지가 좋지 않은 금속을이용하여 상기 전도막 위의 일부분에 형성되는 금속막으로 구성된, 절연막/전도막/금속막의 삼중막을 이용하되, 상기 삼중막 중 전도막을 부분적으로 식각하여 전극 사이를 물리적으로 분리시킴에 의하여 미세 구조물 간의 전기적인 절연을 구현하는 것임을 특징으로 한다.
이를 위하여, 상기 전도막은 스텝 커버리지가 좋은 화학기상증착(Low Pressure Chemical Vapor Deposition, 이하에서 "LPCVD"라 함)으로 증착된 높게 도핑된 다결정 실리콘막을 사용하는 것이 가장 효과적이고, 절연을 위한 전도막의 식각은 비등방 건식 식각이 바람직하다.
한편, 상기 절연막은 단결정 실리콘을 열산화시켜서 단결정 실리콘 표면에 형성된 열산화막으로 구현될 수 있으며, 스텝 커버리지가 좋은 PECVD 또는 LPVCD로 증착된 산화막 또는 질화막 또는 열산화막, LPCVD 산화막, LPVCD 질화막, PECVD 산화막 및 PECVD 질화막의 복합 절연막으로 구현될 수도 있다.
이하에서 첨부된 도면을 참조하면서 본 발명에 의한 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법을 상세하게 설명한다.
본 발명에서 삼중막은 단결정 실리콘 미세 구조물에 도포되는 절연막/전도막/금속막이며, 전기적인 절연을 위하여 전도막을 원하는 곳에 부분적으로 식각하여 전도막 사이를 분리시킨다.
이때, 전도막의 식각 공정은 절연막/전도막/금속막의 삼중막을 도포한 후, 즉, 금속막이 도포된 상태에서 수행되거나, 절연막/전도막이 도포된 상태에서, 즉 금속막이 도포되지 않은 상태에서 수행되는 두 가지 경우가 있다. 후자의 경우 전도막의 식각 공정후, 금속막을 도포하여 절연막/전도막/금속막의 삼중막을 구성한다.
아래에서 설명하는 실시예에서는 절연막으로 열산화막을, 전도막으로 높게 도핑된 다결정 실리콘 박막을, 금속막으로 알루미늄막을 사용하는 경우이다. 높게 도핑된 다결정 실리콘은 간격이 좁은 트렌치에서도 우수한 스텝 커버리지를 가지므로, 단결정 실리콘 미세 구조물의 전체에 걸쳐서 도포될 수 있으므로, 본 발명에 의한 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법에서의 전도막으로서 사용되기에 적합하다.
아래에서 본 발명의 제1실시예는 절연을 위한 전도막의 식각 공정 후 금속막을 도포하는 경우이고, 본 발명의 제2실시예는 절연막/전도막/금속막의 삼중막을 도포한 후 절연을 위한 금속막의 식각 공정이 수행되는 경우이다.
도6는 본 발명에 의한 삼중막을 이용한 절연 방법의 제1실시예의 공정도이다.
도6a는 마이크로머시닝 기법에 의하여 형성된 단결정 실리콘의 미세 구조물을 보여준다. 본 발명은 기 형성된 단결정 실리콘 미세 구조물의 일부분을 다른 부분과 전기적으로 절연시키기 위한 것이고, 단결정 실리콘의 미세 구조물 자체를 제작하는 것에 관한 것이 아니므로, 단결정 실리콘 미세 구조물의 제작 자체에 관한 설명은 생략한다. 단결정 실리콘 미세 구조물은 종래에 알려진 일반적인 SBM(Surface/Bulk Micromachining) 공정 등에 의하여 제작될 수 있다.
도6a에 도시된 단결정 실리콘 미세 구조물은, 절연되어야 할 미세 구조물의 형상은 깊이가 깊고(즉, 종횡비가 크고), 서로의 간격이 매우 좁은 것을 알 수 있다. 본 발명은 도6a에 도시된 바와 같이, 절연되어야 할 미세 구조물의 종횡비가 크고, 간격이 좁은 경우에 유용하게 적용된다.
본 발명의 제1실시예에 의한 절연 방법에서는 도6a와 같은 단결정 실리콘 미세 구조물을 열산화시켜서 단결정 실리콘 미세 구조물의 전체 모든 면에 도6b와 같이 열산화막을 도포한다. 이와 같이 도포된 열산화막은, 궁극적으로는, 전도막과 단결정 실리콘 서브스트레이트를 전기적으로 절연시키는 역할을 한다.
그런 다음, 높게 도핑된 다결정 실리콘 박막을 LPCVD 방식으로 상기 산화막 위로 전체적으로 고르게 도포한다(도6c). LPCVD 다결정 실리콘 박막은 스텝 커버리지가 매우 좋으므로, 간격이 좁은 깊은 트렌치 구조에서도 전체적으로 고르게 도포된다. 특히, 트렌치의 옆벽에 증착된 다결정 실리콘 박막은, 궁극적으로 각 트렌치를 전극으로 사용될 수 있도록 한다.
이와 같이 산화막 위에 LPCVD 다결정 실리콘 박막을 전체적으로 증착시킨 후, 증착된 다결정 실리콘 박막을 비등방 건식 식각하여 바닥면에 증착된 다결정 실리콘 중 일부를 제거하여 전극간에 절연을 달성한다(도6d). 이 때에 바닥면 뿐만 아니라, 트렌치 상부의 다결정 실리콘 박막도 식각되어 제거되나, 트렌치의 옆벽에 증착된 다결정 실리콘 박막이 남아서 후에 전극으로서 역할을 할 수 있다.
마지막으로 전극의 접점을 위한 금속막 도포를 위하여 스퍼터링 방식이나 증착 방식으로 알루미늄 막을 도포한다(도6e). 금속막의 경우, 스텝 커버리지가 좋지않은 특성이 있으며, 이 공정에서는 이러한 특성을 이용하여 도6e에서 보이는 바와 같이, 트렌치의 상부와 옆벽의 일부분에만 금속막을 도포하여, 각 트렌치의 전기적인 절연을 방해하지 않게 된다. 이러한 금속막 도포 공정에서 트렌치 간의 간격이 넓은 경우, 바닥면에 금속막이 도포될 우려가 있으므로, 특히 스텝 커버리지가 좋지 않은 장비를 사용하는 것이 바람직하다.
지금까지 설명한 본 발명의 제1실시예는 절연막(열산화막)/전도막(다결정 실리콘)이 도포된 상태에서, 즉 금속막(알루미늄)이 도포되지 않은 상태에서 전도막(다결정 실리콘)의 식각 공정이 수행되고, 그런 다음, 금속막(알루미늄)을 도포하여 절연막(산화막)/전도막(다결정 실리콘)/금속막(알루미늄)의 삼중막을 구성하는 경우이다.
이 경우, 도6e에서 보이는 바와 같이 트렌치의 상부의 다결정 실리콘 박막도 식각되어 제거되어, 트렌치 상부에서는 금속막과 절연막만이 남게 되나, 트렌치의 옆벽에 증착된 다결정 실리콘 박막이 남아서 후에 전극으로서 역할을 수행한다.
도7는 본 발명에 의한 삼중막을 이용한 절연 방법의 제2실시예의 공정도이다. 본 발명의 제2실시예는 절연막/전도막/금속막의 삼중막을 도포한 후 절연을 위한 금속막의 식각 공정이 수행되는 경우이다.
본 발명의 제2실시예에서도 단결정 실리콘 미세 구조물 제작 자체에 관한 설명은 생략한다.
본 발명의 제2실시예에 의한 절연 방법에서는 도7a와 같은 단결정 실리콘 미세 구조물을 열산화시켜서 단결정 실리콘 미세 구조물의 전체 모든 면에 도7b와 같이 열산화막을 도포한다. 이와 같이 도포된 열산화막은, 궁극적으로는, 전도막과 단결정 실리콘 서브스트레이트를 전기적으로 절연시키는 역할을 한다.
그런 다음, 높게 도핑된 다결정 실리콘 박막을 LPCVD 방식으로 상기 산화막 위로 전체적으로 고르게 도포한다(도7c). LPCVD 다결정 실리콘 박막은 스텝 커버리지가 매우 좋으므로, 간격이 좁은 깊은 트렌치 구조에서도 전체적으로 고르게 도포된다. 특히, 트렌치의 옆벽에 증착된 다결정 실리콘 박막은, 궁극적으로 각 트렌치를 전극으로 사용될 수 있도록 한다.
이와 같이 산화막 위에 LPCVD 다결정 실리콘 박막을 전체적으로 증착시킨 후, 전극의 접점을 위한 금속막 도포를 위하여 스퍼터링 방식이나 증착 방식으로 알루미늄 막을 도포한다(도7d). 금속막의 경우, 스텝 커버리지가 좋지 않은 특성이 있으며, 이 공정에서는 이러한 특성을 이용하여 도7d에서 보이는 바와 같이, 트렌치의 상부와 옆벽의 일부분에만 금속막을 도포하여, 각 트렌치의 전기적인 절연을 방해하지 않게 된다.
그런 다음, 증착된 다결정 실리콘 박막을 비등방 건식 식각하여 바닥면에 증착된 다결정 실리콘 중 일부를 제거하여 전극간에 절연을 달성한다(도7e).
본 발명의 제2실시예에서는, 절연막(산화막)/전도막(다결정 실리콘)/금속막(알루미늄)의 삼중막을 형성한 후, 전도막을 비등방성 건식 식각아므로, 도7e에서 보이는 바와 같이 트렌치의 상부의 다결정 실리콘 박막이 남아서, 금속막/전도막/절연막의 삼중막이 남게 된다.
도8a는 상기한 본 발명의 제2실시예에 의하여 제조된 마이크로 구조의 트렌치 상단의 SEM 사진, 도8b는 같은 트렌치의 하단의 SEM 사진이다. 도8은, 트렌치의 깊이는 40㎛이고, 트렌치 간격은 8㎛인 경우이고, 도포된 삼중막인 산화막/다결정 실리콘막/알루미늄막의 두께는 각각 0.12㎛, 0.18㎛ 및 0.35㎛인 경우이다.
도8a로부터, 트렌치의 상단에는 바깥쪽으로부터 알루미늄막/다결정 실리콘막/산화막이 도포되고, 트렌치의 상단으로부터 몇 ㎛ 떨어진 위치부터 아래로 트렌치의 측면에는 알루미늄막이 도포되지 않은 것을 관찰 할 수 있다. 도8b로부터, 트렌치의 하단에는 다결정 실리콘막/산화막이 고르게 도포되어 있는 것을 관찰 할 수 있다.
본 발명에 의한 단결정 실리콘 미세 구조물의 절연 방법은, 예를 들어 구동부가 검지부가 분리된 미세 가속도계 또는 미세 각속도계에서 각 구조물을 효과적으로 절연하는데 적용할 수 있다. 도9는 본 발명에 의한 절연 방법이 적용된 미세 각속도계의 전자 현미경 사진이다.
이상에서 설명한 바와 같은 본 발명에 의한 절연 방법은, 절연을 위한 별도의 사진 공정이 불필요할 뿐만 아니라, 절연되어야 할 미세 구조물의 종횡비가 크고, 간격이 좁은 경우에 유용하게 적용된다.
또한, 단결정 실리콘 미세 구조물의 제작 후, 절연 단계에서 절연막과 전도성 박막을 도포하게 되므로, 미세 구조물에서 형성된 간격보다 더 작은 간격의 구조물을 형성할 수 있을 뿐만 아니라, 절연성 박막과 전도성 박막의 도포되는 두께를 조절할 수 있으므로 구동 전극 또는 감지 전극으로 사용되는 경우 구조물의 정전용량을 증대시킬 수 있고, 움직이는 스프링으로 사용될 경우 스프링의 두께를 조절하여 스프링 상수와 구조물의 공진 주파수를 조절할 수 있는 부수적인 효과가 있다.

Claims (13)

  1. 트렌치 구조를 포함하는 단결정 실리콘 미세 구조물의 절연 방법에 있어서,
    절연할 단결정 실리콘 미세 구조물 전체에 절연막을 형성하고, 스텝 커버리지가 좋은 전도막을 이용하여 상기 절연막 위로 전체적으로 전도막을 형성하고, 스텝 커버리지가 좋지 않은 금속을 이용하여 상기 단결정 실리콘 미세 구조물의 상부 및 상기 트렌치 구조의 옆벽 상부의 전도막 위에 형성되는 금속막으로 구성된, 절연막/전도막/금속막의 삼중막을 이용하되, 상기 삼중막 중 전도막을 부분적으로 식각하여 분리시킴에 의하여 미세 구조물 간의 전기적인 절연을 구현하는 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  2. 제1항에 있어서,
    상기 전도막은 높게 도핑된 다결정 실리콘 박막인 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  3. 제1항에 있어서,
    상기 전도막의 식각은 비등방 건식 식각인 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  4. 제1항에 있어서,
    상기 절연막은, 단결정 실리콘을 열산화시켜서 단결정 실리콘 표면에 형성된 열산화막인 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 전도막의 식각은, 상기 삼중막 중 금속막이 도포되기 이전에 수행되는 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  11. 제1항에 있어서,
    상기 전도막의 식각은, 상기 삼중막 중 금속막이 도포된 이후에 수행되는 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  12. 제2항에 있어서,
    상기 높게 도핑된 다결정 실리콘 박막은, 화학 증착 방식으로 도포되는 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    미세 가속도계 또는 미세 각속도계의 단결정 실리콘 미세 구조물을 절연하는데 적용하는 것임을 특징으로 하는 삼중막을 이용하는 단결정 실리콘 미세 구조물의 절연 방법.
KR10-2000-0037659A 2000-07-03 2000-07-03 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 KR100414570B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0037659A KR100414570B1 (ko) 2000-07-03 2000-07-03 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법
US09/885,832 US6569702B2 (en) 2000-07-03 2001-06-19 Triple layer isolation for silicon microstructure and structures formed using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0037659A KR100414570B1 (ko) 2000-07-03 2000-07-03 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법

Publications (2)

Publication Number Publication Date
KR20020004135A KR20020004135A (ko) 2002-01-16
KR100414570B1 true KR100414570B1 (ko) 2004-01-07

Family

ID=19675852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0037659A KR100414570B1 (ko) 2000-07-03 2000-07-03 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법

Country Status (2)

Country Link
US (1) US6569702B2 (ko)
KR (1) KR100414570B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988408B2 (en) * 2000-07-13 2006-01-24 Dong-Il Cho Surface/bulk micromachined single-crystalline silicon micro-gyroscope
KR100373739B1 (ko) * 2001-05-07 2003-02-26 조동일 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US6878567B2 (en) * 2001-06-29 2005-04-12 Intel Corporation Method and apparatus for fabrication of passivated microfluidic structures in semiconductor substrates
US6716661B2 (en) * 2002-05-16 2004-04-06 Institute Of Microelectronics Process to fabricate an integrated micro-fluidic system on a single wafer
AU2003290513A1 (en) * 2002-08-07 2004-04-08 Georgia Tech Research Corporation Capacitive resonators and methods of fabrication
KR100468853B1 (ko) * 2002-08-30 2005-01-29 삼성전자주식회사 절연 물질에 구현된 ｍｅｍｓ 콤브 액추에이터와 그제조방법
DE10242661A1 (de) * 2002-09-13 2004-03-25 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen von Isolationsstrukturen
US7514283B2 (en) * 2003-03-20 2009-04-07 Robert Bosch Gmbh Method of fabricating electromechanical device having a controlled atmosphere
JP2005354024A (ja) * 2004-05-11 2005-12-22 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
CN100465786C (zh) * 2004-08-24 2009-03-04 华新丽华股份有限公司 光学微机电元件及其制造方法
DE102004043356A1 (de) * 2004-09-08 2006-03-09 Robert Bosch Gmbh Sensorelement mit getrenchter Kaverne
WO2010003228A1 (en) * 2008-07-09 2010-01-14 The Royal Institution For The Advancement Of Learning/Mcgiii University Low temperature ceramic microelectromechanical structures
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
DE102013211562B4 (de) * 2013-06-19 2024-01-11 Robert Bosch Gmbh Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
US9505612B2 (en) * 2013-12-19 2016-11-29 Agency For Science, Technology And Research Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
CN106206213B (zh) * 2016-07-18 2017-10-31 中国科学院西安光学精密机械研究所 一种采用mems工艺制备有机微通道板的方法
US10800649B2 (en) 2016-11-28 2020-10-13 Analog Devices International Unlimited Company Planar processing of suspended microelectromechanical systems (MEMS) devices
US10843920B2 (en) * 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices
TWI704665B (zh) * 2020-03-10 2020-09-11 新唐科技股份有限公司 後段製程的護層結構及其製造方法
DE102021205485A1 (de) * 2021-05-28 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines mikro-elektronisch-mechanischen Schwingungssystems und Piezoelektrischer mikrogefertigter Ultraschallwandler

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198390A (en) * 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
EP0683921B1 (en) * 1993-02-04 2004-06-16 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof

Also Published As

Publication number Publication date
US20020001871A1 (en) 2002-01-03
US6569702B2 (en) 2003-05-27
KR20020004135A (ko) 2002-01-16

Similar Documents

Publication Publication Date Title
KR100414570B1 (ko) 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법
KR100348177B1 (ko) 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법
US5616514A (en) Method of fabricating a micromechanical sensor
US6686638B2 (en) Micromechanical component including function components suspended movably above a substrate
US5792675A (en) Method for manufacturing an accelerometer sensor of crystalline material
US6951824B2 (en) Method for manufacturing a micromechanical component and a component that is manufactured in accordance with the method
US5476819A (en) Substrate anchor for undercut silicon on insulator microstructures
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
JP3762928B2 (ja) マイクロメカニックセンサおよびその製造方法
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
CN106044701B (zh) 用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件
JP2009147311A (ja) 懸架膜素子の製造方法
KR100332360B1 (ko) 단결정 실리콘 마이크로머시닝 기법으로 제작된 미세각속도계
JPS5944875A (ja) 梁構造体を有する半導体装置
EP1846321B1 (en) Method of fabricating a silicon-on-insulator structure
JP5812558B2 (ja) モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
KR100405176B1 (ko) 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법
French et al. Epi-micromachining
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP4122572B2 (ja) 半導体力学量センサの製造方法
CN117023508A (zh) 传感器制备方法及传感器
JP3638469B2 (ja) 半導体加速度センサ
CN118265670A (en) Micromechanical component
JP3580285B2 (ja) 半導体力学量センサの製造方法
JP2008268226A (ja) 半導体力学量センサおよび半導体力学量センサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee