TWI704665B - 後段製程的護層結構及其製造方法 - Google Patents
後段製程的護層結構及其製造方法 Download PDFInfo
- Publication number
- TWI704665B TWI704665B TW109107752A TW109107752A TWI704665B TW I704665 B TWI704665 B TW I704665B TW 109107752 A TW109107752 A TW 109107752A TW 109107752 A TW109107752 A TW 109107752A TW I704665 B TWI704665 B TW I704665B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- sog
- wire structures
- aspect ratio
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000002161 passivation Methods 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 239000011521 glass Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 127
- 239000011241 protective layer Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一種後段製程的護層結構及其製造方法。所述護層結構包括具有多條導線結構的半導體晶片、第一氧化層、旋塗式玻璃（SOG）層、第二氧化層以及氮化物層。這些導線結構之間具有大於1.5的深寬比。第一氧化層則共形地沉積於導線結構的表面與半導體晶片的表面。SOG層位於每兩條導線結構之間的第一氧化層上，且SOG層具有U型截面與0.3~0.8的第二深寬比。第二氧化層共形地沉積於第一氧化層的表面與SOG層的表面，氮化物層則位於第二氧化層上。
Description
本發明是有關於一種半導體製程的後段（BEOL）製程，且特別是有關於一種後段製程的護層結構及其製造方法。
半導體製程包括前段製程與後段製程，且於後段製程之後會再進行封裝製程。
通常在封裝製程後會進行如溫度濕度偏壓（temperature, humidity, bias；THB）測試、高加速應力測試（high accelerated stress test, HAST）等元件可靠度測試，主要是利用高溫、高濕及高壓的測試條件，加速水氣透過護層或沿著護層與金屬導線介面滲透至元件內部，用以評估IC對濕氣腐蝕抵抗的能力。
然而，由於後段製程的導線結構高度（或是厚度）而造成導線結構之間具有較高的深寬比，容易使沉積於導線結構表面的護層在接近導線結構的底部有覆蓋不足的問題，導致護層產生裂痕甚至金屬導線***（metal lifting）而使結構不完整，特別容易在電路探針（circuit probe，CP）測試或後端（FT）測試得到低良率（yield）的結果，嚴重的在可靠度測試（例如：HAST）時即會出現問題。
因此，強化整個結構以及解決製程需求上的高深寬比是目前亟需解決的問題。
本發明提供一種後段製程的護層結構，能防止護層裂開（crack）或者金屬導線***（lifting）的情形發生，並在經歷高溫高濕的可靠度測試後，維持結構本身的完整性，進而提升IC可靠度。
本發明提供一種後段製程的護層結構的製造方法，在不增加光罩的方式下，降低導線結構的深寬比，以強化護層結構，達成保護元件的目的。
本發明的後段製程的護層結構包括具有多條導線結構的半導體晶片、第一氧化層、旋塗式玻璃（SOG）層、第二氧化層以及氮化物層。這些導線結構之間具有大於1.5的深寬比。第一氧化層則共形地沉積於導線結構的表面與半導體晶片的表面。SOG層位於每兩條導線結構之間的第一氧化層上，且SOG層具有U型截面與0.3~0.8的第二深寬比。第二氧化層共形地沉積於第一氧化層的表面與SOG層的表面，氮化物層則位於第二氧化層上。
在本發明的一實施例中，上述第一氧化層的厚度在2000Å~4000Å之間。
在本發明的一實施例中，上述導線結構的高度大於2 µm。
在本發明的一實施例中，上述SOG層的U型截面的高低差小於700Å。
在本發明的一實施例中，位在上述導線結構的頂部的第一氧化層直接與第二氧化層接觸。
在本發明的一實施例中，上述氮化物層的厚度正比於各條導線結構的高度。
在本發明的一實施例中，上述導線結構的材料包括鋁或鋁合金。
本發明的後段製程的護層結構的製造方法包括在半導體晶片上形成多條導線結構，其中所述多條導線結構之間具有第一深寬比，且所述第一深寬比大於1.5。然後於導線結構的表面與半導體晶片的表面共形地沉積第一氧化層，再於半導體晶片上塗佈旋塗式玻璃，並回蝕刻旋塗式玻璃，直到露出位在導線結構的頂部的第一氧化層，以於每兩條導線結構之間的第一氧化層上形成旋塗式玻璃（SOG）層，其中所述SOG層具有U型截面，且所述SOG層具有第二深寬比，其中所述第二深寬比在0.3~0.8之間。於第一氧化層的表面與SOG層的表面共形地沉積第二氧化層，再於所述第二氧化層上形成氮化物層。
在本發明的另一實施例中，沉積上述第二氧化層與形成上述氮化物層的步驟是在同一機台中連續形成的。
在本發明的另一實施例中，回蝕刻旋塗式玻璃的方法包括電漿蝕刻製程。
基於上述，本發明藉由在後段製程（BEOL）的導線之間先填入SOG並利用回蝕刻移除部分SOG，使原本存在於導線之間的深寬比因為溝填能力佳的SOG而降低，因此能在後續沉積作為護層的氧化層與氮化物層時，避免護層底部（導線之間的）覆蓋不足，導致護層裂開（crack）或者金屬導線***（lifting）的情形發生。特別是在經歷高溫高濕的可靠度測試後，能維持結構本身的完整性，而不影響IC可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下列舉幾個實施例並配合圖式來進行詳細說明，但所提供的實施例並非用以限制本發明所能涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。而且為了方便理解，以下內容中相同的元件將以相同之符號標示來說明。另外，關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語；也就是指包含但不限於。而且，文中所提到的方向性用語，例如：「上」、「下」等，僅是用以參考圖式的方向。因此，使用的方向性用語是用來說明，而並非用來限制本發明。
圖1是依照本發明的第一實施例的一種後段製程的護層結構的示意圖。
請參照圖1，本實施例的後段製程的護層結構包括具有多條導線結構102的半導體晶片100、第一氧化層104、旋塗式玻璃（SOG）層106、第二氧化層108以及氮化物層110，其中半導體晶片100是指已在半導體晶圓上完成前段製程的晶片，亦即半導體晶片100至少包括半導體晶圓、各種元件（如電晶體、電容器、電阻器等）以及內連線（interconnection）等。而導線結構102是將半導體晶片100內部線路往外連接的最外層佈線，其材料包括鋁或鋁合金，但本發明並不限於此。所以，導線結構102的線寬與高度h都比前段製程的線路要大，例如高度h大於2 µm，如8k（Å）、2µ（m）、3µ（m）等製程。因此導線結構102之間具有大於1.5的第一深寬比，其中第一深寬比是指各條導線結構102的高度h除以兩條導線結構102之間的距離w的值（= h/w）。第一氧化層104則共形地沉積於導線結構102的表面與半導體晶片100的表面，其中第一氧化層104的厚度t例如在2000Å~4000Å之間。SOG層106則位於每兩條導線結構102之間的第一氧化層104上；也就是說，導線結構102與半導體晶片100是透過第一氧化層104與SOG層106分隔開，以防止塗佈SOG的過程中底下元件受到水氣影響。
請繼續參照圖1，由於第一深寬比極大，所以藉由SOG具有流動性的性質，能確實地填入導線結構102之間的空間，而形成具有U型截面106a的SOG層106，且此一SOG層106具有在0.3~0.8之間的第二深寬比，其中第二深寬比是指U型截面106a的高低差d除以（兩條導線結構102之間的距離w減掉第一氧化層104的兩倍厚度t）的值（= d/（w-2t）），其中SOG層106的U型截面106a的高低差d例如小於700Å。第二氧化層108共形地沉積於第一氧化層104的表面與SOG層106的表面，使得位在導線結構102的頂部的第一氧化層104直接與第二氧化層108接觸。氮化物層110則位於第二氧化層108上作為應力層，以緩和導電結構102與半導體晶片100的應力，其中氮化物層108例如氮化矽層、氮化硼層或氮氧化矽層，且氮化物層108的厚度可正比於各條導線結構102的高度h；也就是說，若是導線結構102的高度h變高，氮化物層108的厚度較佳是變厚，依此類推。
在本實施中，由於第二深寬比明顯小於第一深寬比，所以在沉積作為護層的第二氧化層108與氮化物層110時，避免導線結構102之間有覆蓋不足的情形，並藉此避免護層裂開（crack）或者金屬導線***（lifting）的情形發生。而且，本發明的結構也能在經歷高溫高濕的可靠度測試（如HAST、THB等）後，能維持結構本身的完整性，而不影響IC可靠度。
圖2A至圖2E是依照本發明的第二實施例的一種後段製程的護層結構的製造流程截面示意圖。
請先參照圖2A，在半導體晶片200上形成多條導線結構202，導線結構202之間具有大於1.5的第一深寬比；也就是說，導線結構102的高度h除以兩條導線結構102之間的距離w的值（= h/w）大於1.5。上述導線結構202的材料包括鋁或鋁合金，且其形成方法包括先以化學氣相沉積法（CVD）、物理氣相沉積法（例如是濺鍍等）等方式形成一整層金屬，再利用微影與蝕刻的方式定義出導線結構202。
然後，請參照圖2B，於導線結構202的表面與半導體晶片200的表面共形地沉積第一氧化層204，其中第一氧化層204的厚度t例如在2000Å~4000Å之間，且其形成方法包括化學氣相沉積法，如電漿增強化學氣相沉積法（PECVD）。
之後，請參照圖2C，於半導體晶片200上塗佈旋塗式玻璃（SOG）206，且其形成方法包括旋轉塗佈（spin coating）。由於旋塗式玻璃206因為是流質材料，所以會隨著底下結構（導線結構102）的輪廓起伏，並填滿導線結構102之間的空間。
接著，請參照圖2D，回蝕刻旋塗式玻璃206，直到露出位在導線結構202的頂部的第一氧化層204，以於每兩條導線結構202之間的第一氧化層204上形成旋塗式玻璃（SOG）層206a，其中回蝕刻旋塗式玻璃的方法包括電漿蝕刻製程，且於回蝕刻之後利用烘烤方式使SOG固化。在圖中，SOG層206a具有0.3~0.8間的第二深寬比；也就是說，SOG層206a的U型截面206b的高低差d除以（兩條導線結構202之間的距離w減掉第一氧化層204的兩倍厚度t）的值（= d/（w-2t））是在0.3~0.8之間，明顯小於上述第一深寬比。
然後，請參照圖2E，於第一氧化層104的表面與SOG層206a的表面共形地沉積第二氧化層208，再於第二氧化層208上形成氮化物層210。上述氮化物層210包括氮化矽層、氮化硼層或氮氧化矽層，且其形成方式例如化學氣相沉積、低壓化學氣相沉積（low-pressure CVD，LPCVD）、電漿增強化學氣相沉積、原子層沉積（ALD）、旋轉塗佈、濺鍍（sputter）等；上述第二氧化層208的形成方法包括化學氣相沉積法，如電漿增強化學氣相沉積法。在本實施例中，沉積第二氧化層208與形成氮化物層210的步驟較佳是在同一機台中連續形成的，僅需更換製程氣體與調整沉積參數；然而本發明並不限於此，在另一實施例中，第二氧化層208與氮化物層210的形成可分開在不同機台上製作。
綜上所述，本發明在後段製程（BEOL）中不需額外光罩，即可利用現有製程中以最少的步驟，使原本存在於導線之間的深寬比因為溝填能力佳的SOG而降低，因此能在後續沉積護層時，避免護層底部（導線之間的）覆蓋不足所發生的護層裂開（crack）或者導線***（lifting）的情形，且並SOG層上下均形成氧化層將其封閉，以確保上下結構層不受SOG影響。而且，在經歷高溫高濕的可靠度測試後，以上結構仍能維持完整性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200:半導體晶片
102、202:導線結構
104、204:第一氧化層
106、206a:旋塗式玻璃層
106a、206b:U型截面
108、208:第二氧化層
110、210:氮化物層
206:旋塗式玻璃
h:高度
w:距離
d:高低差
t:厚度
圖1是依照本發明的第一實施例的一種後段製程的護層結構的截面示意圖。
圖2A至圖2E是依照本發明的第二實施例的一種後段製程的護層結構的製造流程截面示意圖。
100:半導體晶片
102:導線結構
104:第一氧化層
106:旋塗式玻璃層
106a:U型截面
108:第二氧化層
110:氮化物層
h:高度
w:距離
d:高低差
t:厚度
Claims (10)
- 一種後段製程的護層結構，包括： 具有多條導線結構的半導體晶片，其中所述多條導線結構之間具有大於1.5的第一深寬比； 第一氧化層，共形地沉積於所述多條導線結構的表面與所述半導體晶片的表面； 旋塗式玻璃（SOG）層，位於每兩條所述導線結構之間的所述第一氧化層上，且所述SOG層具有U型截面，其中所述SOG層具有第二深寬比（所述U型截面的高低差除以（兩條所述導線結構之間的距離減掉所述第一氧化層的兩倍厚度）的值），所述第二深寬比在0.3~0.8之間； 第二氧化層，共形地沉積於所述第一氧化層的表面與所述SOG層的表面；以及 氮化物層，位於所述第二氧化層上。
- 如請求項1所述的後段製程的護層結構，其中所述第一氧化層的厚度在2000Å ~4000Å之間。
- 如請求項1所述的後段製程的護層結構，其中所述導線結構的高度大於2 µm。
- 如請求項1所述的後段製程的護層結構，其中所述SOG層的所述U型截面的高低差小於700Å。
- 如請求項1所述的後段製程的護層結構，其中位在所述多條導線結構的頂部的所述第一氧化層直接與所述第二氧化層接觸。
- 如請求項1所述的後段製程的護層結構，其中所述氮化物層的厚度正比於各條所述導線結構的高度。
- 如請求項1所述的後段製程的護層結構，其中所述多條導線結構的材料包括鋁或鋁合金。
- 一種後段製程的護層結構的製造方法，包括： 在半導體晶片上形成多條導線結構，其中所述多條導線結構之間具有第一深寬比，且所述第一深寬比大於1.5； 於所述多條導線結構的表面與所述半導體晶片的表面共形地沉積第一氧化層； 於所述半導體晶片上塗佈旋塗式玻璃； 回蝕刻所述旋塗式玻璃，直到露出位在所述多條導線結構的頂部的所述第一氧化層，以於每兩條所述導線結構之間的所述第一氧化層上形成旋塗式玻璃（SOG）層，其中所述SOG層具有U型截面，且所述SOG層具有第二深寬比，其中所述第二深寬比在0.3~0.8之間； 於所述第一氧化層的表面與所述SOG層的表面共形地沉積第二氧化層；以及 於所述第二氧化層上形成氮化物層。
- 如請求項8所述的後段製程的護層結構的製造方法，其中沉積所述第二氧化層與形成所述氮化物層的步驟是在同一機台中連續形成的。
- 如請求項8所述的後段製程的護層結構的製造方法，其中回蝕刻所述旋塗式玻璃的方法包括電漿蝕刻製程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109107752A TWI704665B (zh) | 2020-03-10 | 2020-03-10 | 後段製程的護層結構及其製造方法 |
| CN202011356145.7A CN113380620B (zh) | 2020-03-10 | 2020-11-27 | 后段制造工艺的钝化层结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109107752A TWI704665B (zh) | 2020-03-10 | 2020-03-10 | 後段製程的護層結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI704665B true TWI704665B (zh) | 2020-09-11 |
| TW202135263A TW202135263A (zh) | 2021-09-16 |
Family
ID=73644190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109107752A TWI704665B (zh) | 2020-03-10 | 2020-03-10 | 後段製程的護層結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113380620B (zh) |
| TW (1) | TWI704665B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200419784A (en) * | 2003-03-21 | 2004-10-01 | Powerchip Semiconductor Corp | Flash memory cell and manufacturing method thereof |
| TW200505005A (en) * | 2003-01-06 | 2005-02-01 | Ibm | Method of fabrication of MIMCAP and resistor at same level |
| TW200917370A (en) * | 2007-10-15 | 2009-04-16 | Dongbu Hitek Co Ltd | Method for manufacturing a semiconductor device |
| US20160268192A1 (en) * | 2014-08-15 | 2016-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure and Method of Forming the Same |
| US20180182703A1 (en) * | 2014-04-10 | 2018-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure and Method of Forming the Same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972251A (en) * | 1985-08-14 | 1990-11-20 | Fairchild Camera And Instrument Corp. | Multilayer glass passivation structure and method for forming the same |
| EP0232748A1 (de) * | 1986-01-22 | 1987-08-19 | Siemens Aktiengesellschaft | Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen |
| US6407007B1 (en) * | 1998-11-17 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company | Method to solve the delamination of a silicon nitride layer from an underlying spin on glass layer |
| US6184123B1 (en) * | 1999-08-02 | 2001-02-06 | Taiwan Semiconductor Manufacturing Company | Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation |
| KR100414570B1 (ko) * | 2000-07-03 | 2004-01-07 | 조동일 | 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 |
| EP2854158B1 (en) * | 2013-09-27 | 2019-07-10 | IMEC vzw | Layer deposition on III-V semiconductors |
-
2020
- 2020-03-10 TW TW109107752A patent/TWI704665B/zh active
- 2020-11-27 CN CN202011356145.7A patent/CN113380620B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200505005A (en) * | 2003-01-06 | 2005-02-01 | Ibm | Method of fabrication of MIMCAP and resistor at same level |
| TW200419784A (en) * | 2003-03-21 | 2004-10-01 | Powerchip Semiconductor Corp | Flash memory cell and manufacturing method thereof |
| TW200917370A (en) * | 2007-10-15 | 2009-04-16 | Dongbu Hitek Co Ltd | Method for manufacturing a semiconductor device |
| US20180182703A1 (en) * | 2014-04-10 | 2018-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure and Method of Forming the Same |
| US20160268192A1 (en) * | 2014-08-15 | 2016-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect Structure and Method of Forming the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113380620B (zh) | 2023-07-28 |
| CN113380620A (zh) | 2021-09-10 |
| TW202135263A (zh) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI435410B (zh) | 藉由設置假通孔而增加金屬化層之附著力之技術 | |
| US7459792B2 (en) | Via layout with via groups placed in interlocked arrangement | |
| JP4401874B2 (ja) | 半導体装置 | |
| US10074584B2 (en) | Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer | |
| US5266525A (en) | Microelectronic interlayer dielectric structure and methods of manufacturing same | |
| US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
| US8698312B2 (en) | Semiconductor device including a hybrid metallization layer stack for enhanced mechanical strength during and after packaging | |
| TW202021041A (zh) | 半導體結構及其製造方法 | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| KR100605428B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US11728262B2 (en) | Metal plate corner structure on metal insulator metal | |
| JP2967755B2 (ja) | 半導体装置の製造方法 | |
| TWI704665B (zh) | 後段製程的護層結構及其製造方法 | |
| TW201025442A (en) | Passivation structure and fabricating method thereof | |
| US10566283B2 (en) | Semiconductor device and a corresponding method of manufacturing semiconductor devices | |
| JP4160489B2 (ja) | 半導体装置の製造方法 | |
| US9607926B2 (en) | Probe pad design to reduce saw defects | |
| JPH10335461A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20070166998A1 (en) | Interconnecting process and method for fabricating complex dielectric barrier alyer | |
| JPH01248537A (ja) | 半導体集積回路 | |
| US20220336308A1 (en) | Relating to passivation layers | |
| JP5214571B2 (ja) | 半導体装置 | |
| JPH04316330A (ja) | 半導体装置 | |
| KR100613382B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100764451B1 (ko) | 반도체소자 및 그 제조방법 |