KR100405176B1 - 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법 - Google Patents

선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법 Download PDF

Info

Publication number
KR100405176B1
KR100405176B1 KR10-2001-0019656A KR20010019656A KR100405176B1 KR 100405176 B1 KR100405176 B1 KR 100405176B1 KR 20010019656 A KR20010019656 A KR 20010019656A KR 100405176 B1 KR100405176 B1 KR 100405176B1
Authority
KR
South Korea
Prior art keywords
electrode
single crystal
film
crystal silicon
soi
Prior art date
Application number
KR10-2001-0019656A
Other languages
English (en)
Other versions
KR20020079040A (ko
Inventor
조동일
박상준
Original Assignee
조동일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조동일 filed Critical 조동일
Priority to KR10-2001-0019656A priority Critical patent/KR100405176B1/ko
Publication of KR20020079040A publication Critical patent/KR20020079040A/ko
Application granted granted Critical
Publication of KR100405176B1 publication Critical patent/KR100405176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법에 관한 것으로서, 전극이 형성되는 부분에서, 선택적으로 매몰된 절연층을 형성하여 부분적인 SOI 구조를 구현하고, 부유된 구조물을 지지할 수 있는 전극을 이 부분에 구현하여, 전극을 기판으로부터 전기적으로 절연시키게 된다. 본 발명에 의한 절연 방법에 따르면, 단결정실리콘 웨이퍼 1장을 이용하여, 전극 부분에 선택적인 SOI 도입하여, 고가의 SOI 웨이퍼를 이용하는 것과 같은 효과를 가질 수 있고, 더욱이 SOI 웨이퍼를 이용하는 종래의 절연 방법과는 달리, 단결정실리콘 웨이퍼 1장내에서도 매몰 절연층의 웨이퍼 표면에서부터의 깊이 및 절연층 자체의 위치나 두께 또한 조정이 가능한 장점이 있다. 또한, 본 발명에서는 전극이, 원하는 깊이 및 원하는 두께로 구현된 매몰절연층에 의하여 지지되므로 기계적 신뢰도가 우수하고, 기생 용량이 비교적 작으며, 메사 형태의 전극 구현도 가능한 장점이 있다.

Description

선택적 에스오아이 구조를 이용한 단결정 실리콘 마이크로일렉트로미케니컬 시스템을 위한 절연 방법{An Electrical Isolation Method for Single-Crystalline Silicon MEMS Using Localized SOI Structure}
본 발명은 단결정실리콘 MEMS에서의 절연 방법에 관한 것으로서, 특히 단결정실리콘 웨이퍼 1장을 이용하여 고가의 SOI 웨이퍼와 같은 효과를 가지는 것을 특징으로 하는 선택적 SOI 구조를 이용한 단결정실리콘 MEMS를 위한 절연 방법에 관한 것이다.
MEMS(Micro Electro Mechanical System) 기법은 실리콘 공정을 이용하여 시스템을 마이크로미터 단위의 정교한 형상으로 실리콘 기판 상에 집적, 형성하는 것으로서, 이는 반도체 소자 제조 기술을 기초로 한다. MEMS 기법으로 제조되는 대표적인 시스템은, 이동 물체의 가속도를 감지하는 실리콘 가속도계, 회전 물체의 회전 속도를 감지하는 각속도계 및 광로 제어가 가능한 광스위치 등이 있다.
최근 MEMS(Micro Electro Mechanical System) 소자의 향상을 위하여 단결정실리콘으로 고형상비 미세 구조물을 제작하기 위한 기술이 활발하게 연구되고 있다. 고형상비의 미세 구조물은 큰 정전 용량을 가지므로 높은 정밀도를 요구하는 센서나 큰 힘을 발생시키는 액튜에이터의 제작을 가능하게 한다. 특히, 단결정실리콘 구조물은 다결정실리콘 등 박막 상태로 증착된 물질을 구조물로 이용하는 경우에 흔히 발생하는 잔류 응력의 문제점 및 응력 구배의 문제점이 없다.
고형상비의 실리콘 미세구조물을 제작하기 위한 종래 기술로는, 표면/몸체가공법에 관한 기술(Surface/Bulk Micromachining, SBM)이 알려져있다(본 출원인의 미국특허 제6,150,275호). SBM 기술에 의하면, 단 한 장의 단결정실리콘으로 구조물을 구현하므로 잔류 응력이나 응력 구배의 문제가 전혀 없으며, SOI(Silicon-on-insulator)나 SOG(Silicon-on-glass) 등의 공정과 같이 웨이퍼 간의 접합을 필요로 하지 않는다.
한편, MEMS 기법에서는 시스템에 필요한 구조물을 실리콘 기판상에 제작하면서 또는 제작한 후에, 구조물에 전기적인 신호를 인가할 수 있는 전극을 형성하여야 한다. 이때 구조물에 형성되는 전극들간은 전기적으로 서로 분리되어야 한다. 이에 따라서, MEMS 기법에 의하여 제조되는 구조물의 일부분을 다른 부분과 전기적으로 분리하여 절연시키는 방법들에 대한 연구가 진행되어왔다.
본 발명은 이와 같은 MEMS 기법에서의 절연 방법에 관한 것으로서, 구체적으로는, 단결정실리콘 미세구조물에서 전기적인 절연을 이루는 방법에 관한 것이다.
단결정실리콘 미세구조물에서의 전기적인 절연 방법으로는, p-n 접합을 이용하는 접합 절연 방법, SOI 웨이퍼를 이용하는 절연 방법, 스크림(SCREAM) 절연 방법(미국특허 제5,563,343호), 트렌치 산화물 절연 방법(미국특허 제5,930,595호), 삼중막 절연 방법(본 출원인의 특허출원 제2000-37659호) 및 산화막 기둥을 이용한 절연 방법(본 출원인의 특허출원 제2000-1550호) 등이 있다.
p-n 접합을 이용하는 접합 절연 방법은, n-타입 또는 p-타입 웨이퍼에 접합 다이오드를 형성한 후, 역방향 전압을 인가하여 기판과 전극을 절연시키는 방법이다. 이 방법에서는 구조물을 제작하기 이전에 절연 공정을 수행할 수 있기 때문에구조물 제작이 용이한 반면에, 접합의 깊이를 깊게 할 수 없으므로, 두께가 두꺼운 구조물의 제작이 불가능한 단점이 있다.
SOI 웨이퍼를 이용하는 절연 방법은, 웨이퍼의 중간에 웨이퍼 제조공정에서 형성된 절연층을 사용하므로 자동적으로 절연이 이루어지나, SOI 웨이퍼가 일반적으로 사용되는 웨이퍼에 비하여 10배정도 고가라는 문제와, 두 장의 실리콘 웨이퍼 사이에 형성된 절연층에 의한 잔류 응력 문제, 웨이퍼 제조 공정에서 이미 정의된 희생층의 두께와 구조층의 두께를 공정 중에 변경할 수 없는 문제가 있다. 또한, 구조물을 부유시키기 위하여 에칭하여야 하는 절연층의 두께를 크게 제작할 수 없는 문제 뿐만 아니라, 얇은 절연막 두께로 인하여 기생 용량이 큰 문제점이 있다.
스크림(SCREAM) 절연 방법(미국특허 제5,563,343호)은, 마이크로머시닝 기법으로 구조물을 제작한 후 PECVD(Plasma Enhanced Chemical Vapor Deposition) 산화물을 이용하여 구조물의 표면을 절연한 후, 금속을 증착하여 전극을 형성하는 방법이다. 이 방법에서 전극간의 절연은 금속의 스텝 커버리지(step coverage)가 좋지 않은 것을 이용하여 구현한다. 공정이 비교적 간단하고, 별도의 사진/식각 공정이 없이 절연이 가능하나, 금속의 스텝 커버리지의 문제로 인하여 종횡비가 높은 구조물에 적용이 어렵다.
트렌치 산화물 절연 방법(미국특허 제5,930,595호)은, 실리콘 구조물 U자 모양의 트렌치를 형성하고, 트렌치가 형성된 구조물의 측면에 산화막을 증착하여, 트렌치를 산화물로 채워서 산화물에 의하여 전극으로 사용되는 구조물을 지지하면서 전극 구조물을 기판과 전기적으로 절연시키는 방법이다. 이와 같은 트렌치 산화물분리 방법은 상기한 종래 기술들에 비하여 종횡비가 큰 두꺼운 구조물에도 적용이 가능한 장점이 있으나, 전극의 금속막을 형성하기 위한 별도의 사진/식각 공정이 필요하고, 절연을 위하여, 전극 부분을 실리콘 기판과 분리하여 띄우는 부유 공정과, 구조물 부분에 대한 부유 공정의 두 번의 부유 공정이 필요하다. 또한, 전극 구조물을 지지하기 위하여 전극의 측면에 증착된 절연막을 이용하기 때문에 절연막이 지지되기 위해서 전극과 기판 사이에 절연막이 끼어있는 형태로 제작되어야 하고, 따라서 제조할 수 있는 구조가 제한되며, 특히 'island' 형태의 전극을 제작하는 것이 어려우므로 예를 들어서, 각속도계와 같이 전극의 배치가 복잡한 구조물을 제작하기에 어려운 단점이 있다.
삼중막 절연 방법(본 출원인의 특허출원 제2000-37659호) 및 산화막 기둥을 이용한 절연 방법(본 출원인의 특허출원 제2000-1550호)은 위와 같은 종래의 절연 방법을 개선한 것으로서, 구체적으로는 삼중막 절연 방법(본 출원인의 특허출원 제2000-37659호)은, 길이가 긴(mesa 형태) 단결정 실리콘 미세구조물에 효과적으로 적용될 수 있으며, 산화막 기둥을 이용한 절연 방법(본 출원인의 특허출원 제2000-1550호)은, 상기 삼중막 절연 방법에 필요한 전극의 금속막을 형성하기 위한 별도의 사진/식각 공정이 필요없으며, 절연을 위하여 전극 부분을 실리콘 기판과 분리하여 띄우는 부유 공정을 단일화할 수 있으며, 절연막이 전극과 기판 사이에 끼어있는 형태로 제작되지 않으므로 'island' 형태의 전극을 제작하는 것이 용이한 특성을 가진다.
그러나, 삼중막 절연 방법(본 출원인의 특허출원 제2000-37659호)은, 스크림공정과는 달리 옆면의 도전층으로 금속막대신 스텝 커버리지가 좋은 LPCVD 다결정실리콘 박막을 이용하는 방법이다. 이 방법은 고형상비 구조물의 구현 및 메사(mesa) 형태의 전극 구현이 가능하지만 갭(gap)이 큰 구조물에의 적용은 용이하지 않은 특성이 있으며, 산화막 기둥을 이용한 절연 방법(본 출원인의 특허출원 제2000-1550호)은 부유된 전극의 중간 부분에 기판과 연결된 산화막 기둥에 의해서 전극이 지지되는 형태로서 충분한 강성을 가지기 위하여 많은 산화막 기둥을 필요로 한다.
본 발명은 상기한 바와 같은 종래 기술들을 대체할 수 있는 단결정실리콘 MEMS의 절연 방법에 관한 것으로서, 단결정실리콘 웨이퍼 1장을 이용하여 고가의 SOI 웨이퍼를 이용하는 것과 같은 효과를 가질 수 있는 절연 방법을 제공하고자 한다.
본 발명은 또한, SOI 웨이퍼를 이용하는 종래의 절연 방법에서와 같이 매몰된 절연층으로 구조물을 전기적으로 분리시키고 기계적으로 지지하는 효과를 가지지만, 종래의 SOI 웨이퍼를 이용하는 방법과 비교해볼 때에 기생 용량이 적은 소자를 구현하는 방법을 제공하고자 한다.
본 발명은 또한, SOI 웨이퍼를 이용하는 종래의 절연 방법과는 달리, 일반적인 (111) 단결정실리콘 웨이퍼 1장내에서 매몰 절연층의 깊이를 원하는 위치에 다양하게 설정할 수 있으며, 이 절연층의 깊이와 두께 또한 조정이 가능한 단결정 실리콘 MEMS를 위한 절연 방법을 제공하고자 한다.
본 발명은 또한, 전극이 웨이퍼 내에 매몰된 절연층에 의하여 지지되어 기계적 신뢰도가 우수하고, 매몰층의 두께를 크게하여 기생 용량이 비교적 작으며, 매몰층의 위치를 원하는 위치에 설정할 수 있으므로 메사 형태의 전극 구현이 용이한 단결정 실리콘 MEMS를 위한 절연 방법을 제공하고자 한다.
도1은 본 발명에 의한 절연 방법을 설명하는 개략도,
도2는 본 발명에 의한 절연 방법의 공정도,
도3은 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 적용하여 제작된 콤-드라이브 구동기의 SEM 사진,
도4는 도3의 콤-드라이브 구동기의 구동 전극 부분의 확대 사진,
도5는 도3의 콤-드라이브 구동기의 스프링 부분의 확대 사진,
도6은 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 적용하여 제작된 마이크로 자이로스코프의 SEM 사진,
도7은 도6의 마이크로 자이로스코프의 확대 사진,
도8은 도6의 마이크로 자이로스코프의 전극 부분의 에치홀을 보여주기 더욱 확대한 사진,
도9는 도6의 마이크로 자이로스코프의 전극 부분의 단면 사진,
도10은 도6의 마이크로 자이로스코프의 트렌치 하부의 확대 사진.
* 도면의 주요한 부분에 관한 부호의 설명 *
11, 12, 13, 14 : 전극 및 지지대 21, 22, 23 : 매몰된 절연체
상기한 바와 같은 목적을 달성하기 위한 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법은, 전극이 형성되는 부분에서, 부유된 구조물이 매몰된 절연층위에 제작된 전극 및 지지대에 의하여 지지되도록 하는 부분적인 SOI 구조를 구현하기 위하여, 전극이 형성되는 부분에 에치홀을 패터닝하고, 상기 매몰 절연층의 깊이만큼 에칭하는 단계(a); 표준 SBM 공정에 의하여 상기 전극 부분 하부에서 실리콘 기판을 수평방향으로 에칭하여 전극과 전극 하부의 기판 사이의 간극인 매몰층을 정의하는 첫 번째 SBM 단계(b); 상기 단계(b)에서 정의된 매몰층을 절연막으로 채우는 매몰절연층 형성 단계(c); 및 표준 SBM 공정에 의하여 상기 단계(c)에서 형성된 매몰절연층에 전극 및 지지대를 형성하고 부유된 구조물을 구현하는 두 번째 SBM 단계(d)를 포함하는 것임을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 상세하게 설명한다.
도1은 본 발명에 의한 절연 방법을 설명하는 개략도이다. 도1에서 보이는 바와 같이, 본 발명에 의한 절연 방법에 의하면, 전극 및 지지대가 형성되는 부분에서, 전극 및 지지대(11,12,13,14)가 매몰된 절연층(21,22,23)에 의하여 지지되도록하는 부분적인 SOI 구조를 구현하여, 전극을 기판으로부터 전기적인 절연시키게 된다.
도2는 본 발명에 의한 절연 방법의 공정도이다.
도2에 도시된 본 발명에 의한 실시예에서는, 저-저항 (111) 실리콘 웨이퍼를 이용하였다. 먼저, 전극 부분에 에치홀을 패터닝한 후, 도2a와 같이 실리콘 딥(deep) 반응성 이온 식각(Reactive Ion Etching, RIE)을 수행하여 매몰 절연막의 깊이를 정의한다. 이때, 전기적인 절연을 구현하기 위하여, 매몰 절연막의 깊이는 도1로부터 알 수 있는 바와 같이, 전극의 두께 및 최종 제작되는 부유될 구조물의 희생층의 깊이보다는 깊어야 한다.
다음 공정은, 표준 SBM 공정으로서, 도2b, 도2c 및 도2d에서 보이는 바와 같이, 옆면 보호막을 증착하고, 매몰 절연막의 두께를 실리콘 RIE로 정의한 후, 알칼리성 용액에서 습식 식각하여 전극 부분의 하부를 수평으로 에칭한다.
그런 다음, 도2e에서 보이는 바와 같이, 옆면 보호막과 식각 마스크를 제거하고, 도2f에서 보이는 바와 같이, 부유된 전극과 기판 사이의 간극을 절연막으로 채운다. 이 단계에서 부분적인 SOI 구조를 가지는 웨이퍼가 구현된다. 이 때에 절연막을 채우는데에는 스텝커버리지가 우수한 LPCVD 산화막이나 저응력 LPCVD 질화막을 이용하는 것이 바람직하다. 본 실시예에서는, 약 3000Å의 열산화막을 먼저 성장시키고 약 2.3㎛의 LPCVD 다결정실리콘으로 남은 간극을 채워서 약 5.2㎛ 두께의 매몰절연층을 구현하였다. 또한, 다결정실리콘을 대신하여 LPCVD 산화막 또는 질화막을 사용하는 것도 가능하고, 간극이 매우 작은 경우에는 열산화막만으로 간극을 채울 수도 있다. 본 발명에서는, 이 단계에서의 절연막으로서, LPCVD 산화막, LPCVD 질화막, LPCVD 다결정실리콘막, 열산화막, PECVD 산화막, PECVD 질화막, PECVD TEOS막, PECVD PSG막, APCVD PSG막 중 하나 또는 이 중에서 선택된 둘 이상의 조합을 사용할 수 있다(주: LPCVD: Low Pressure Chemical Vapor Deposition, PECVD: Plasma Enhanced Chemical Vapor Deposition, APCVD: Atmospheric Pressure Chemical Vapor Deposition, TEOS: TetraEthylOrthoSilicate, PSG: Phosphor Silicate Glass).
다음은 두 번째 SBM 공정으로서, 도2g에서 보이는 바와 같이 최종 구조물 부분에 다시 SBM 공정을 수행하여 구조물을 부유시킨다. 즉, 이 단계는 표준 SBM 공정에 의하여 상기 단계에서 구현된 부분적인 SOI 구조 위에 제작된 전극을 지지대로 하는 부유된 최종 구조물을 구현한다. 마지막으로, 도2h에서 보이는 바와 같이 산화막 에치마스크를 제거함에 의하여, 전극 부분이 매몰된 절연층에 의하여 지지되고, 매몰된 절연층에 의하여 기판으로부터 전기적으로 절연된 구조물을 얻을 수 있다.
도3은 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 적용하여 제작된 콤-드라이브 구동기의 SEM 사진이고, 도4는 도3의 콤-드라이브 구동기의 구동 전극 부분의 확대 사진이고, 도5는 스프링 부분의 확대 사진이다. 도3 내지 도5에서, 에치홀 부분에 채워진 다결정실리콘이 부분적으로 없어진 부분은 최종 구조물 제작 단계의 일부인 실리콘 식각 공정시에 식각된 것이다. 여기서 다결정실리콘을 LPCVD 산화막이나 저응력 질화막으로 대체할 경우 이러한 현상은 나타나지 않는다.한편, 부유된 전극은 하부로부터 선택적 SOI 구조의 매몰절연층으로 지지되어 있기 때문에 이와 같은 현상은 구조물의 특성에는 영향을 주지 않는다.
도6은 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 적용하여 제작된 마이크로 자이로스코프의 SEM 사진이고, 도7은 도6의 확대 사진이고, 도8은 전극 부분의 에치홀을 보여주기 더욱 확대한 사진이고, 도9는 전극 부분의 단면 사진이고, 도10은 트렌치 하부의 확대 사진이다. 도9 및 도10에서 보이는 바와 같이, 에치홀이 다결정실리콘으로 완전히 채워져 있으며, 매몰된 절연막 층의 두께가 매우 균일하게 정의되어 있는 것을 알 수 있다. 여기서 채워진 다결정실리콘 사이에 작은 키 홀(key hole)이 있음을 알 수 있으나, 상부와 하부에서 증착된 이러한 다결정실리콘막들은 충분한 접합률을 보이고 있기 때문에 이 형상은 구조물에 영향을 주지 않는다.
본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법을 적용하여 제작된 콤-드라이브 구동기와 마이크로 자이로스코프의 구동 실험을 수행하였다.
상압에서 수행한 구동 실험 결과, 10.6㎑의 공진 주파수를 가지는 콤-드라이브 구동기는 14V의 DC 바이어스 전압과 14Vp_p의 AC 전압에서 약 4㎛의 변위를 나타내었다. 또한 3.9㎑의 공진주파수를 갖는 마이크로 자이로스코프는 20V의 DC 바이어스 전압과 20Vp_p의 AC 전압에서 약 8㎛의 변위를 나타내었다.
다음의 표 1은 종래의 절연 방법들과 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법의 성능을 비교한 표이다.
절연방법 p-n 접합 스크림 트렌치 산화물 삼중막 산화막 기둥 본 발명
종횡비가 높은 구조에의 적용성 어려움 어려움 가능 가능 가능 가능
누설전류 큼 작음 작음 작음 작음 작음
기생 정전용량 ~ 0.1 pF ~ 1.7 pF ~ 80 fF ~ 1.7 pF ~ 6 fF ~0.26 pF
메사 타입의 전극 구조물 가능 가능 어려움 가능 가능 가능
기생 정전 용량은, 100㎛×100㎛ 패드 크기에 대한 것임.
이상에서 살펴본 바와 같이, 본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법은, 전극이 형성되는 부분에서, 선택적으로 매몰된 절연층을 형성하여 부분적인 SOI 구조를 구현하고, 부유된 구조물을 지지할 수 있는 전극을 이 부분에 구현하여, 전극을 기판으로부터 전기적으로 절연시키게 된다. 본 발명에 의한 절연 방법에 따르면, 단결정실리콘 웨이퍼 1장을 이용하여, 전극 부분에 선택적인 SOI 도입하여, 고가의 SOI 웨이퍼를 이용하는 것과 같은 효과를 가질 수 있고, 더욱이 SOI 웨이퍼를 이용하는 종래의 절연 방법과는 달리, 단결정실리콘 웨이퍼 1장내에서도 매몰 절연층의 웨이퍼 표면에서부터의 깊이 및 절연층 자체의 위치나 두께 또한 조정이 가능한 장점이 있다. 또한, 본 발명에서는 전극이 원하는 깊이 및 원하는 두께로 구현된 매몰절연층에 의하여 지지되므로 기계적 신뢰도가 우수하고, 기생 용량이 비교적 작으며, 메사 형태의 전극 구현도 가능한 장점이 있다. 또한,
본 발명에 의한 단결정실리콘 MEMS를 위한 절연 방법은, 자이로스코프 등 고성등 IMU 소자나 광 스위칭 등 광학 소자 및 기타 고형상비의 MEMS 구조에 효과적으로 적용될 수 있다.

Claims (6)

  1. 전극이 형성되는 부분에서, 부유된 구조물이 매몰된 절연층 위에 제작된 전극 및 지지대에 의하여 지지되도록 하는 부분적인 SOI 구조를 구현한 선택적 SOI 구조를 이용한 단결정실리콘 MEMS을 위한 절연 방법에 있어서, 전극이 형성되는 부분에 에치홀을 패터닝하고, 상기 매몰 절연층의 깊이만큼 에칭하는 단계(a); 표준 SBM 공정에 의하여 상기 전극 부분 하부에서 실리콘 기판을 수평방향으로 에칭하여 전극과 전극 하부의 기판 사이의 간극인 매몰층을 정의하는 첫 번째 SBM 단계(b); 상기 단계(b)에서 정의된 매몰층을 절연막으로 채우는 매몰절연층 형성 단계(c); 및 표준 SBM 공정에 의하여 상기 단계(c)에서 형성된 매몰절연층에 전극 및 지지대를 형성하고 부유된 구조물을 구현하는 두 번째 SBM 단계(d)를 포함하는 것임을 특징으로 하는, 선택적 SOI를 이용한 단결정실리콘 MEMS을 위한 절연 방법.
  2. 제1항에 있어서,
    상기 단결정실리콘은 (111) 단결정실리콘인 것임을 특징으로 하는 선택적 SOI를 이용한 단결정실리콘 MEMS을 위한 절연 방법.
  3. 제1항에 있어서,
    상기 단계(a)에서 매몰 절연막의 깊이만큼 에칭하는 것은, 실리콘 딥 반응성 이온 식각에 의한 것임을 특징으로 하는 선택적 SOI를 이용한 단결정실리콘 MEMS을위한 절연 방법.
  4. 제1항에 있어서,
    상기 단계(a)에서 매몰 절연막의 깊이는, 전극의 두께 및 최종적으로 부유될 구조물의 희생층 깊이보다 깊어야 하는 것임을 특징으로 하는 선택적 SOI를 이용한 단결정실리콘 MEMS을 위한 절연 방법.
  5. 제1항에 있어서,
    상기 단계(c)에서 상기 절연막은, LPCVD 산화막, LPCVD 질화막, LPCVD 다결정실리콘막, 열산화막, PECVD 산화막, PECVD 질화막, PECVD TEOS막, PECVD PSG막, APCVD PSG막 중 하나 또는 이 중에서 선택된 둘 이상의 조합을 사용하는 것임을 특징으로 하는 선택적 SOI를 이용한 단결정실리콘 MEMS을 위한 절연 방법.
  6. 삭제
KR10-2001-0019656A 2001-04-12 2001-04-12 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법 KR100405176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019656A KR100405176B1 (ko) 2001-04-12 2001-04-12 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019656A KR100405176B1 (ko) 2001-04-12 2001-04-12 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법

Publications (2)

Publication Number Publication Date
KR20020079040A KR20020079040A (ko) 2002-10-19
KR100405176B1 true KR100405176B1 (ko) 2003-11-12

Family

ID=27700919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0019656A KR100405176B1 (ko) 2001-04-12 2001-04-12 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법

Country Status (1)

Country Link
KR (1) KR100405176B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613604B1 (ko) * 2005-01-31 2006-08-21 삼성전자주식회사 Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법
KR20160120558A (ko) 2015-04-08 2016-10-18 주식회사 스탠딩에그 3축 관성 측정 시스템의 제조 방법 및 이를 이용한 3축 관성 측정 시스템
CN116429299B (zh) * 2023-06-12 2023-09-22 之江实验室 一种可晶圆***集成的压力传感芯片制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
US6136630A (en) * 1998-06-04 2000-10-24 The Regents Of The University Of Michigan Method of making a micromechanical device from a single crystal semiconductor substrate and monolithic sensor formed thereby
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
US6136630A (en) * 1998-06-04 2000-10-24 The Regents Of The University Of Michigan Method of making a micromechanical device from a single crystal semiconductor substrate and monolithic sensor formed thereby

Also Published As

Publication number Publication date
KR20020079040A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US5616514A (en) Method of fabricating a micromechanical sensor
KR100348177B1 (ko) 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법
US6433401B1 (en) Microfabricated structures with trench-isolation using bonded-substrates and cavities
US5476819A (en) Substrate anchor for undercut silicon on insulator microstructures
EP1062684B1 (en) Trench isolation for micromechanical devices
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
US6569702B2 (en) Triple layer isolation for silicon microstructure and structures formed using the same
EP2327659B1 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
WO2000016041A3 (en) Formation of suspended beams using soi substrates, and application to the fabrication of a vibrating gyrometer
JP2003531017A (ja) マイクロマシーニング構造素子の製造法および該方法により製造された構造素子
JP3762928B2 (ja) マイクロメカニックセンサおよびその製造方法
US7524767B2 (en) Method for manufacturing a micro-electro-mechanical structure
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US20100133630A1 (en) Method for producing a micromechanical component having a trench structure for backside contact
US6413793B1 (en) Method of forming protrusions on single crystal silicon structures built on silicon-on-insulator wafers
KR100405176B1 (ko) 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법
US7728339B1 (en) Boundary isolation for microelectromechanical devices
US20020017133A1 (en) Surface/bulk micromachined single-crystalline silicon micro-gyroscope
EP1846321B1 (en) Method of fabricating a silicon-on-insulator structure
US10584029B2 (en) Method for producing thin MEMS chips on SOI substrate and micromechanical component
CN112875642B (zh) Mems器件及其制造方法
CN112875641B (zh) Mems器件和电路器件的集成结构及其制造方法
CN118265670A (en) Micromechanical component
Nagarajan et al. LATERALLY ISOLATED POLYSILICON BEAM PROCESS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181005

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 17