KR100396687B1 - 반도채장치의금속배선형성방법 - Google Patents

반도채장치의금속배선형성방법 Download PDF

Info

Publication number
KR100396687B1
KR100396687B1 KR1019960062246A KR19960062246A KR100396687B1 KR 100396687 B1 KR100396687 B1 KR 100396687B1 KR 1019960062246 A KR1019960062246 A KR 1019960062246A KR 19960062246 A KR19960062246 A KR 19960062246A KR 100396687 B1 KR100396687 B1 KR 100396687B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
forming
metal
aluminum
Prior art date
Application number
KR1019960062246A
Other languages
English (en)
Other versions
KR19980044201A (ko
Inventor
안희원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960062246A priority Critical patent/KR100396687B1/ko
Publication of KR19980044201A publication Critical patent/KR19980044201A/ko
Application granted granted Critical
Publication of KR100396687B1 publication Critical patent/KR100396687B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Abstract

본 발명은 반도체 집적 회로의 배선에 관한 것으로, 특히 배선간 연결을 개선한 반도체 장치의 배선형성 방법에 관한 것이다.
이를위한 본 발명의 반도체 장치의 금속 배선 형성방법은 기판에 콘택부위가 돌출부를 갖는 제 1 배선층을 형성하는 공정과; 상기 돌출부를 제외한 기판 전면에 절연층을 형성하는 공정과; 상기 돌출부를 통해 제 1 배선층과 연결되도록 상기 절연층상에 제 2 배선층을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체 장치의 금속 배선 형성방법
본 발명은 반도체 집적 회로의 배선에 관한 것으로, 특히 배선간 연결을 개선한 반도체 장치의 배선형성 방법에 관한 것이다.
일반적으로 알루미늄과 그 합금박막은 전기 전도도가 높고 건식식각에 의한 패턴 형성이 우수한다. 그리고 실리콘 산화막과의 접착성이 우수한 동시에 비교적가격이 저렴하여 반도체 회로의 배선재료로서 널리 사용되어 왔다.
그러나 집적회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선이 미세화 다층화되므로 토폴로지(topology)를 갖는 부분이나 콘택홀(contact hole) 또는 비아홀(Via Hole) 등의 내부에서 단차피복성(stepcoverage)이 중요한 문제로 대두되었다.
즉, 기존의 금속배선막 형성방법인 스퍼터링 방법을 이용하면 이와같이 굴곡을 갖는 부근에서는 쉐도우 효과(shadow effect)에 의해 국부적으로 배선막의 두께가 얇게 형성된다.
특히 종횡비(aspect ratio)가 1 이상인 접속홀에서 더욱 심하게 나타난다.
따라서 이러한 물리적 증착방법 대신에 균일한 두께로 증착할수 있는 화학기상증착법이 도입되어 텅스텐막을 저압화학기상증착(Low Pressure Chemical Vapor Deposition)법으로 형성함으로서 단차피복성을 개선하는 연구가 진행 되었다.
하지만 텅스텐 배선막은 알루미늄 배선막에 비하여 비저항이 2배 이상되므로 배선막으로서의 적용이 어려운 현실이다.
따라서 접속홀에 매몰층(plug)을 형성하는 방법으로서의 개발이 진행되고 있다.
매몰층은 선택적 화학기상증착 방법을 적용하여 접속홀안에 노출된 기판을 통하여 선택적으로 텅스텐막을 성장시켜서 형성하거나 베리어 금속막이나 접착층을 형성한 다음 전면에 텅스텐막을 증착하고 증착 두께 이상으로 에치백 하여 형성하는 방법이 있다.
그러나 이와같은 선택성장법에 있어서는 절연층위에는 성장이 일어나지 않도록 유지하는 것이 쉽지 않다.
또한 전면 증착 후 에치백 하는 경우에 있어서는 높은 종횡비(aspect ratio)를 갖는 접속홀내에 신뢰성 있는 배리어층이나 접착층을 형성하는 것이 필요하다.
이를위해서는 콜리메이터(collimator)나 화학기상증착(CVD)법을 이용하여 접속홀의 밑면이나 측벽에 텅스텐의 핵생성이 일어날 수 있는 최소한의 두께를 확보하여야 한다.
한편, 접속홀의 깊이는 절연층의 평탄화 정도에 따라 달라지므로 접속홀의 표면과 매몰층의 표면은 실질적으로는 같지 않게된다. (일반적으로 매몰층의 표면이 더 낮다.)
이에대하여 화학기상증착법으로 알루미늄을 위주로하는 배선막을 형성하게 되면 단차피복성이 개선되는 동시에 사진식각공정(photolithography and etching)등 기존의 스퍼터링에 의한 알루미늄 배선막 기술의 주변관련 공정과의 연속성을 유지할 수 있으므로 유리하다.
한편 구리(copppr)는 알루미늄에 비하여 비저항이 낮고 전기적물질 이동(Electromigration)이 나 스트레스마이그레이션(stressmigration)특성 이 우수하므로 신뢰성을 더욱 개선할 수 있다. 따라서 구리를 스퍼터링이나 화학기상증착법으로 형성하는 방법이 연구되고 있다.
그러나 알루미늄을 식각할때 유용한 할로겐 화합물을 구리식각에 적용할 경우에는 상기 할로겐 화합물의 증기압이 낮으므로 적용성 있는 식각비(Etch Rare)를얻기 위해서는 조업온도를 500℃정도로 상승시켜야 한다. 따라서 구리 배선의 경우에는 식각에 의한 집접 패터닝 대신에 배선 패턴의 모양으로 기판에 트랜치를 형성한다.
그리고 구리를 증착한 다음 화학기계적연마(Chemical Mechanical Polishing : CMP)법으로 에치백하여 매몰형 전도선을 형성하거나 콘택홀 또는 비아홀의 하부전도층을 결정인자(Seed)로 하여 수직성장(Vertical Growth)을 통해 선택적으로 플러그를 형성하는 방법이 시도되고 있다.
구리를 선택적으로 증착하여 배선을 형성하는 방법으로서는 배선형성을 위한 희생막으로서 TEOS산화막의 패턴을 이용하여 구리를 씨드층 위에 선택적으로 증착한 후 TEOS산화막을 제거하고 씨드층을 선택적으로 식각하므로서 구리패턴을 형성하였다.
이하, 첨부된 도면을 참조하여 종래의 반도체 장치의 금속 배선 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 장치의 금속 배선 형성방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(1)상에 제 1 절연층(2)을 형성하고, 상기 제 1 절연층(2)상에 제 1 금속 배선층(3)을 형성한다. 그리고 상기 제 1 금속 배선층(3)상에 제 2 절연층(4)을 형성한다.
이어, 도 1b에 도시한 바와같이 제 2 절연층(4)을 포함한 전면에 포토레지스트를 증착하고 패터닝하여 제 1 포토레지스트 패턴(5)을 형성한 후, 상기 제 1 포토레지스트 패턴(5)을 마스크로 하여 제 2 절연층(4)을 식각하여 상기 제 1 금속 배선층(3) 표면이 소정부분 노출되도록 콘택홀(6)을 형성한다.
이어서, 도 1c에 도시한 바와같이 콘택홀(6)을 포함한 제 2 절연층(4)상에 제 2 금속 배선층(7)을 형성한다.
여기서 상기 제 1, 제 2 금속 배선층(3)(7) 형성은 금속 덩어리(Target)에서 입자들을 강제로 뜯어내어 절연막상에 형성하는 스퍼터닝(Sputtering) 방법을 사용한다.
이때, 콘택홀(6) 입구에 금속 입자들이 더 많이 증착되어 콘택홀(6) 내부로 금속 입자들이 점점 들어가기가 어렵게 되므로 제 2 절연층(4) 측벽 및 제 1 금속 배선층(3)상에는 상기 제 2 금속 배선층(7)이 얇게 형성된다.
그러나 상기와 같은 종래의 반도체 장치의 금속 배선 형성방법에 있어서는 다음과 같은 문제점이 있었다.
콘택홀을 통해 배선과 배선연결을 연결시 금속 배선 입자들이 콘택홀 입구에 많이 형성되어 입구가 작아지므로 콘택홀내로 금속 입자들의 진입을 방해한다. 따라서 콘택홀내에서의 연결 배선이 얇아 반도체 소자의 전기적 동작시 과부하가 걸리게 되면 배선이 끊어지게 되어 반도체 동작이 멈추게 된다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 고온에서 알루미늄을 성장시켜 배선과 배선을 연결하여 배선의 신뢰성을 향상 시키는데 적당한 반도체 장치의 금속 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 장치의 금속 배선 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2c는 본 발명의 반도체 장치의 금속 배선 형성방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
20 : 기판 21 : 제 1 절연층
22 : 제 1 금속 배선층 23 : 포토레지스트 패턴
24 : 알루미늄층 25 : 제 2 절연층
26 : 제 2 금속 배선층
상기와 같은 문제점을 해결하기 위하여 안출한 것으로 본 발명의 반도체 장치의 금속 배선 형성방법은 기판에 콘택부위가 돌출부를 갖는 제 1 배선층을 형성하는 공정과; 상기 돌출부를 제외한 기판 전면에 절연층을 형성하는 공정과; 상기 돌출부를 통해 제 1 배선층과 연결되도록 상기 절연층상에 제 2 배선층을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 장치의 금속 배선 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 반도체 장치의 금속 배선 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와같이 반도체 기판(20)상에 제 1 절연층(21)을 형성하고, 상기 제 1 절연층(21)상에 제 1 금속 배선층(22)을 형성한다. 그리고 상기 제 1 금속 배선층(22)상에 포토레지스트를 증착하고 패터닝하여 상기 제 1 금속 배선층(22) 일정영역이 노출되도록 포토레지스트 패턴(23)을 형성한다.
이어, 도 2b에 도시한 바와같이 포토레지스트 패턴(23)을 마스크로 하여 상기 노출된 제 1 금속 배선층(22)을 일정깊이로 식각한 후, 상기 포토레지스트 패턴(23)을 제거한다. 그리고 상기 제 1 금속 배선층(22)상에 고온에서 알루미늄층(24)을 형성한다.
이때, 알루미늄층(24)이 제 1 금속 배선층(22)의 핵을 중심으로 많이 형성되어 기둥모양의 알루미늄층(24)을 만든다. 여기서 알루미늄 입자들은 표면 확산에의해 핵을 중심으로 표면 장력이 최소화 하기 위해 뭉쳐서 기둥을 만든다.
이어서, 도 2c에 도시한 바와같이 기둥모양의 알루미늄층(24) 표면이 노출되도록 제 2 절연층(25)을 형성하고, 상기 제 2 절연층(25)상에 기둥모양의 알루미늄층(24)과 연결 되도록 제 2 금속 배선층(26)을 형성한다.
이상에서 설명한 바와같이 본 발명의 반도체 장치의 금속 배선 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 배선과 배선을 연결하는 배선이 일정한 두께을 지닌 금속 기둥이므로 배선의 신뢰성이 좋아 반도체 수명이 길어진다.
둘째, 배선과 배선의 간격 및 연결 기둥의 크기를 조절할 수 있으므로 배선과 배선간의 연결이 쉽다.

Claims (1)

  1. 기판상에 배선물질을 증착하고 선택적으로 제거하여 배선 패턴을 형성하는 공정과;
    콘택부위를 제외한 상기 배선패턴을 소정 두께로 식각하여 콘택 부위에 돌출부를 갖도록 제 1 배선층을 형성하는 공정과;
    알루미늄 입자들이 표면 확산에 의해 제 1 배선층의 돌출부를 중심으로 표면장력을 최소화하기 위해 뭉쳐지는 것을 이용하여 기둥 모양의 알루미늄층을 형성하는 공정과;
    상기 기둥 모양의 알루미늄층의 상면이 노출되도록 기판 전면에 절연층을 형성하는 공정과;
    상기 기둥 모양의 알루미늄층을 통해 제 1 배선층과 연결되도록 상기 절연층상에 제 2 배선층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체장치의 금속 배선 형성 방법.
KR1019960062246A 1996-12-06 1996-12-06 반도채장치의금속배선형성방법 KR100396687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960062246A KR100396687B1 (ko) 1996-12-06 1996-12-06 반도채장치의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062246A KR100396687B1 (ko) 1996-12-06 1996-12-06 반도채장치의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19980044201A KR19980044201A (ko) 1998-09-05
KR100396687B1 true KR100396687B1 (ko) 2003-11-17

Family

ID=37422146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062246A KR100396687B1 (ko) 1996-12-06 1996-12-06 반도채장치의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100396687B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021414A (ko) * 1993-12-08 1995-07-26 문정환 반도체 장치의 다층 배선간 연결공정

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021414A (ko) * 1993-12-08 1995-07-26 문정환 반도체 장치의 다층 배선간 연결공정

Also Published As

Publication number Publication date
KR19980044201A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
JPH10189733A (ja) 多孔性誘電体の金属被覆法
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
KR100282232B1 (ko) 반도체장치의 배선 형성방법
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법
KR100205341B1 (ko) 반도체 장치의 배선형성 방법
KR100452039B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0179275B1 (ko) 반도체소자의 금속배선 구조 및 형성방법
KR100186509B1 (ko) 반도체장치의 배선 형성방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR20050069599A (ko) 반도체 소자의 금속 배선 형성 방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100190078B1 (ko) 금속배선층 구조 및 그 형성방법
KR100470923B1 (ko) 반도체장치의금속배선형성방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
KR0152922B1 (ko) 반도체 소자의 배선 형성방법
KR100744239B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19980046263A (ko) 반도체 장치의 콘택 형성방법
KR20010061033A (ko) 반도체소자의 제조방법
KR20020052489A (ko) 반도체소자의 금속배선 형성방법
KR20000042001A (ko) 반도체소자의 금속배선층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee