KR950021414A - 반도체 장치의 다층 배선간 연결공정 - Google Patents

반도체 장치의 다층 배선간 연결공정 Download PDF

Info

Publication number
KR950021414A
KR950021414A KR1019930026870A KR930026870A KR950021414A KR 950021414 A KR950021414 A KR 950021414A KR 1019930026870 A KR1019930026870 A KR 1019930026870A KR 930026870 A KR930026870 A KR 930026870A KR 950021414 A KR950021414 A KR 950021414A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
contact portion
insulating film
layer
Prior art date
Application number
KR1019930026870A
Other languages
English (en)
Other versions
KR100265991B1 (ko
Inventor
심재광
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930026870A priority Critical patent/KR100265991B1/ko
Publication of KR950021414A publication Critical patent/KR950021414A/ko
Application granted granted Critical
Publication of KR100265991B1 publication Critical patent/KR100265991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다층배선간 연결공정에 관한 것으로서, (가) 반도체 기판위에 제1절연막을 형성하는 단계와, (나) 제1절연막 위에 제1도전층을 형성하는 단계와, (다) 제1도전층 콘택 부위를 제외한 부위의 소정두께를 제거하는 단계와, (라) 제1도전층 콘택부위 측면과 잔류하는 상기 제1도전층의 표면에 제2절역막을 형성하는 단계와, (마) 제1도전층 콘택부위 표면 및 상기 제2절연막 표면에 제2도전층을 형성하는 단계와, (바) 제2도전층을 패터닝 및 식각하는 단계로 이루어진다.

Description

반도체 장치의 다층 배선간 연결공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 장치의 다층 배선간 연결공정을 나타탠 것이다.

Claims (5)

  1. 반도체 장치에 있어서, (가) 반도체 기판위에 저1절연막을 헝성하는 단계와, (나) 제1절연막 위에 제1도전층을 형성하는 단계와, (다) 제1도전층으로 된 1차배선을 형성하고, 1차배선위의 콘택 부위를 제외한 부위의 소정두께를 제거하는 단계와, (라) 제1도전층 콘택부위 측면과 잔류하는 상기 제1도전층의 표면에 제2절연막을 형성하는 단계와, (마) 제1도전층 콘택부위 표면 및 상기 제2절연막 표면에 제2도전층을 형성하는 단계와, (바) 상기 제2도전층을 패터닝 및 식각하여 2차 배선을 형성하는 단계로 이루어진 반도체 장치의 다층 배선간 연결공정
  2. 제1항에 있어서, (다) 단계에서 상기 콘택부위 형성은 상기 제1도전층의 콘택부위에 식각 방해막 패턴을 형성한 다음 나머지 부위의 상기 제1도전층을 소정두께로 제거하여 돌출부로 형성하는 것이 특징인 반도체 장치의 다층 배선간 연결공정.
  3. 제1항에 있어서, 상기 제1도전층, 제2도전층은 금속으로 형성하는 것이 특징인 반도체 장치의 다층 배선간 연결공정.
  4. 제1항 및 제2항에 있어서. (바) 단계에서의 상기 제2도전층의 패터닝 폭은 상기 돌출부의 폭과 같은 것이 특징인 반도체 장치의 다층 배선간 연결공정.
  5. 제1항에 있어서, 상기 제2절연막은 평탄화가 가능한 절연막으로 형성하는 것이 특징인 반도체 장치외 다층 배선간 연결공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026870A 1993-12-08 1993-12-08 반도체 장치의 다층 배선간 연결공정 KR100265991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026870A KR100265991B1 (ko) 1993-12-08 1993-12-08 반도체 장치의 다층 배선간 연결공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026870A KR100265991B1 (ko) 1993-12-08 1993-12-08 반도체 장치의 다층 배선간 연결공정

Publications (2)

Publication Number Publication Date
KR950021414A true KR950021414A (ko) 1995-07-26
KR100265991B1 KR100265991B1 (ko) 2000-09-15

Family

ID=19370234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026870A KR100265991B1 (ko) 1993-12-08 1993-12-08 반도체 장치의 다층 배선간 연결공정

Country Status (1)

Country Link
KR (1) KR100265991B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396687B1 (ko) * 1996-12-06 2003-11-17 주식회사 하이닉스반도체 반도채장치의금속배선형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459935A (en) * 1987-08-31 1989-03-07 Nec Corp Formation of multilayer interconnection of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396687B1 (ko) * 1996-12-06 2003-11-17 주식회사 하이닉스반도체 반도채장치의금속배선형성방법

Also Published As

Publication number Publication date
KR100265991B1 (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR940016734A (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR950021414A (ko) 반도체 장치의 다층 배선간 연결공정
KR960030374A (ko) 금속-절연막의 평탄화 방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR910000277B1 (ko) 반도체 장치의 제조방법
KR940008067A (ko) 반도체 장치 및 그 제조방법
KR960026191A (ko) 반도체 소자의 금속배선 형성방법
KR970052385A (ko) 반도체장치의 콘택홀 형성방법
KR940004745A (ko) 층간절연층의 평탄화법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR900005578A (ko) 평탄화 식각을 이용한 다층 배선구조의 반도체장치의 제조방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR950034602A (ko) 반도체장치의 다층배선 형성방법
KR900019169A (ko) 반도체소자의 다층금속배선 공정방법
KR970018076A (ko) 반도체 장치의 비아콘택 및 그 형성방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR960019511A (ko) 반도체장치의 제조방법
KR970077524A (ko) 에스오우지이 산화막을 가지는 다층 금속배선막 제조 방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR970018033A (ko) 반도체장치의 콘택홀 형성방법
KR960026213A (ko) 콘택 홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee