KR100458476B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100458476B1
KR100458476B1 KR1019970075711A KR19970075711A KR100458476B1 KR 100458476 B1 KR100458476 B1 KR 100458476B1 KR 1019970075711 A KR1019970075711 A KR 1019970075711A KR 19970075711 A KR19970075711 A KR 19970075711A KR 100458476 B1 KR100458476 B1 KR 100458476B1
Authority
KR
South Korea
Prior art keywords
layer
forming
spacer
semiconductor device
metal wiring
Prior art date
Application number
KR1019970075711A
Other languages
English (en)
Other versions
KR19990055756A (ko
Inventor
김영석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970075711A priority Critical patent/KR100458476B1/ko
Publication of KR19990055756A publication Critical patent/KR19990055756A/ko
Application granted granted Critical
Publication of KR100458476B1 publication Critical patent/KR100458476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 금속배선용 콘택홀 형성공정을 실시하는 경우 콘택홀 입구부분에 습식식각으로 인하여 형성된 문턱에 확산방지막인 Ti 또는 TiN 층 스페이서를 형성하여 라운딩시킴으로써 금속박막이 상기 콘택홀의 입구에 집중되는 것을 방지하여 상기 콘택홀의 하부에 보이드(void)가 발생하는 것을 방지하여 금속배선의 매립 특성을 강화시켜 콘택 저항을 감소시키고 그에 따른 반도체소자의 수율 및 특성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로서, 특히 콘택홀의 입구부분에 형성된 문턱에 Ti 또는 TiN 층 스페이서를 형성하고, 금속배선을 형성함으로써 상기 금속배선의 매립 특성을 향상시켜 보이드가 발생하는 것을 방지하고, 콘택 저항을 감소시켜 소자의 동작속도를 향상시키는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고, 후속 공정을 거쳐 이루어지며 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착(physical vapor deposition, 이하 PVD 라함)방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법으로 형성된다.
근래에는 반도체소자의 초고집적화에 따라 금속 콘택의 크기는 작아지고, 단차비는 높아져서 스퍼터링에 의한 금속배선의 층덮힘이 불량하게 되어 신뢰성을 얻기가 어려워졌다.
상기와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 습식 및 건식식각 공정을 실시하여 형성된 콘택홀의 입구부분에 상기 습식식각 공정으로 인하여 문턱이 형성되는데, 후속 금속박막을 형성하는 스퍼터 공정시 ⓐ 부분과 같이 문턱에 금속이 집중되어 층덮힘이 불량하게 됨으로써 ⓑ 와 같은 보이드를 형성하여 ⓒ 부분과 같이 금속배선이 단락되거나 콘택 저항을 증가시키는 문제점이 있다. (도 1a, 1b참조)
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택홀 양쪽 가장자리에 확산방지막인 Ti층 또는 TiN 층으로 스페이서를 형성시켜 문턱을 제거함으로써 금속박막의 매립 특성을 향상시켜 보이드가 발생하는 것을 방지하고, 콘택 저항을 감소시키며 그에 따른 소자의 동작 속도 및 수율을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상부에 식각선택비 차이가 있는 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과,
금속배선 콘택으로 예정되어 있는 부분의 제2절연막을 상기 제1절연막이 노출되기 전까지 소정 두께 건식식각하고, 습식식각방법으로 남은 부분을 제거하는 공정과,
상기 구조 상부에 확산방지막을 형성하는 공정과,
상기 확산방지막을 전면식각하여 상기 제 2 절연막의 측벽에 스페이서를 형성하는 공정과,
상기 제2절연막 및 스페이서를 식각마스크로 사용하여 상기 제1절연막을 식각하여 금속배선용 콘택홀을 형성하는 공정과,
상기 구조 상부에 금속배선용 도전층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 금속배선 형성방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2g 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 비트라인 및 워드라인 등과 같은 하부도전층(13)이 형성되어 있는 하부절연막(11) 상부에 제1절연막(15) 및 제2절연막(17)을 순차적으로 형성한다. 여기서, 상기 제1절연막(15)은 에스.오.지.(spin on glass, 이하 SOG 라 함), 비.피.에스.지.(boro phospho silicate glass, 이하 BPSG 라 함) 또는 피.이.-테오스(plasma enhanced tetra ethyl ortho silicate glass, 이하 PE-TEOS 라 함)를 사용하여 형성하고, 상기 제2절연막(17)은 상기 제1절연막(15)과 식각선택비가 큰 질화막을 사용하여 형성한다. (도 2a, 2b참조)
다음, 상기 제2절연막(17)을 금속배선용 콘택 마스크(19)를 이용한 식각공정으로 제거한다. 이때, 상기 식각공정은 건식식각공정을 실시하여 상기 제2절연막(17)의 일부를 제거한 다음, 습식식각공정을 실시하여 완전히 제거하는 방법으로 진행한다.
한편, 상기 제2절연막(17)을 제거하는 식각공정은 건식식각공정은 생략하고, 습식식각공정으로만 실시할 수도 있다. (도 2d참조)
그 다음, 상기 구조 상부에 Ti 또는 TiN 층(21)을 전면적으로 형성한다. (도 2e참조)
다음, 상기 Ti 또는 TiN 층(21)을 전면식각공정으로 식각하여 상기 제2절연막(17) 식각공정시 형성된 문턱에 Ti 또는 TiN 층(21) 스페이서를 형성한다.
그리고, 상기 제2절연막(17) 및 Ti 또는 TiN 층(21) 스페이서를 식각마스크로 사용하여 상기 제1절연막(15)을 식각하여 콘택홀을 형성한다. (도 2f참조)
그 후, 상기 구조 상부에 금속박막(23)을 형성하여 상기 하부구조물(13)과 접촉되는 금속배선을 형성한다. (도 2g참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속배선용 콘택홀 형성공정을 실시하는 경우 콘택홀 입구부분에 습식식각으로 인하여 형성된 문턱에 Ti 또는 TiN 층 스페이서를 형성하여 라운딩시킴으로써 금속박막이 상기 콘택홀의 입구에 집중되는 것을 방지하여 상기 콘택홀의 하부에 보이드(void)가 발생하는 것을 방지하여 금속배선의 매립 특성을 강화시켜 콘택 저항을 감소시키고 그에 따른 반도체소자의 수율 및 특성을 향상시키는 이점이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11 : 하부절연막 13 : 하부구조물
15 : 제1절연막 17 : 제2절연막
19 : 콘택 마스크 21 : Ti 또는 TiN 층
23 : 금속박막

Claims (4)

  1. 반도체기판 상부에 식각선택비 차이가 있는 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과,
    금속배선 콘택으로 예정되어 있는 부분의 제2절연막을 상기 제1절연막이 노출되기 전까지 소정 두께 건식식각하고, 습식식각방법으로 남은 부분을 제거하는 공정과,
    상기 구조 상부에 확산방지막을 형성하는 공정과,
    상기 확산방지막을 전면식각하여 상기 제 2 절연막의 측벽에 스페이서를 형성하는 공정과,
    상기 제2절연막 및 스페이서를 식각마스크로 사용하여 상기 제1절연막을 식각하여 금속배선용 콘택홀을 형성하는 공정과,
    상기 구조 상부에 금속배선용 도전층을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제1절연막은 SOG, BPSG 또는 PE-TEOS 를 사용하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제2절연막은 질화막으로 형성하는것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 확산방지막은 Ti 또는 TiN 층으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019970075711A 1997-12-27 1997-12-27 반도체소자의금속배선형성방법 KR100458476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075711A KR100458476B1 (ko) 1997-12-27 1997-12-27 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075711A KR100458476B1 (ko) 1997-12-27 1997-12-27 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990055756A KR19990055756A (ko) 1999-07-15
KR100458476B1 true KR100458476B1 (ko) 2005-02-23

Family

ID=37376885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075711A KR100458476B1 (ko) 1997-12-27 1997-12-27 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100458476B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960030327A (ko) * 1995-01-05 1996-08-17 김주용 반도체 소자의 콘택홀 형성방법
JPH0963989A (ja) * 1995-08-18 1997-03-07 Nec Corp 半導体装置及びその製造方法
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
KR100367695B1 (ko) * 1995-06-30 2003-02-26 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960030327A (ko) * 1995-01-05 1996-08-17 김주용 반도체 소자의 콘택홀 형성방법
KR100367695B1 (ko) * 1995-06-30 2003-02-26 주식회사 하이닉스반도체 반도체소자의비아콘택형성방법
JPH0963989A (ja) * 1995-08-18 1997-03-07 Nec Corp 半導体装置及びその製造方法
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device

Also Published As

Publication number Publication date
KR19990055756A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR20040052345A (ko) 반도체 소자 제조방법
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
US6232215B1 (en) Method for forming increased density for interconnection metallization
KR20000022840A (ko) 매입배선구조 및 그 형성방법
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR100458476B1 (ko) 반도체소자의금속배선형성방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR100223872B1 (ko) 금속 배선 구조 및 그 형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법
KR20010056822A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
KR0172725B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100314741B1 (ko) 반도체소자의금속배선형성방법
KR20030000483A (ko) 반도체소자의 제조방법
KR100205341B1 (ko) 반도체 장치의 배선형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
KR100414732B1 (ko) 금속배선 형성 방법
KR20010061033A (ko) 반도체소자의 제조방법
KR20010005113A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee