KR940004966A - 저전력 데이터 출력버퍼 - Google Patents

저전력 데이터 출력버퍼 Download PDF

Info

Publication number
KR940004966A
KR940004966A KR1019920015189A KR920015189A KR940004966A KR 940004966 A KR940004966 A KR 940004966A KR 1019920015189 A KR1019920015189 A KR 1019920015189A KR 920015189 A KR920015189 A KR 920015189A KR 940004966 A KR940004966 A KR 940004966A
Authority
KR
South Korea
Prior art keywords
pull
load
transistor
output
output node
Prior art date
Application number
KR1019920015189A
Other languages
English (en)
Other versions
KR940010673B1 (ko
Inventor
황상기
조성희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920015189A priority Critical patent/KR940010673B1/ko
Publication of KR940004966A publication Critical patent/KR940004966A/ko
Application granted granted Critical
Publication of KR940010673B1 publication Critical patent/KR940010673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 데이타 출력버퍼에 관한 것으로, 데이타 출력버퍼에 서로 상보적인 개폐동작을 가지는 트랜지스터를 풀엎 및 풀다운단에 각각 가지는 프리세트회로를 구비하므로서, 출력노드의 캐패시턴스 및 대기상태 또는 리드동작이 아닌 경우에도 전류소비가 방지되는 장점이 발생하며 저 노이즈 및 고속의 억세스 타임을 갖는 장점이 있어, 특히 초고집적 반도체 메모리 장치에 적합한 저전력 데이타 출력버퍼를 제공한다.

Description

저전력 데이터 출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 데이타 출력버퍼의 실시예, 및
제3도는 제2도의 동작타이밍도이다.

Claims (19)

  1. 제1전원자 출력노드사이에 형성되는 출력용 풀업단과, 제2전원과 상기 출력노드 사이에 형성되는 출력용 풀다운단을 가지는 데이타 출력버퍼에 있어서; 상기 제1전원에 연결되고 소정의 부하를 공급하는 풀업용부하 수단과, 상기 출력노드에 연결되고 상기 출력노드의 전압레벨에 따라 전류흐름이 제어되는 풀업용전송수단과, 상기풀업용부하수단과 풀업용 전송수단 사이에 형성되는 풀업용스위칭수단을 구비함을 특징으로 하는 데이타 출력버퍼 .
  2. 제1항에 있어서, 상기 제1전원이 칩 의부에서 공급되는 전원전압(VCC)에 연결된 전원임과, 상기 제2전원이 칩 의부에서 공급되는 접지전압(VSS)에 연결된 전원임을 특징으로 하는 데이타 출력버퍼.
  3. 제1항에 있어서, 상기 풀업용부하 수단이, 상기 제1전원에 채널의 일단이 연결되고 소정의 칩 선택신호에 의헤 동작되는 부하트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  4. 제3항에 있어서, 상기 풀업용전송수단이, 상기 출력노드에 채널의 일단과 제어단자가 공통접속된 전송트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  5. 제4항에 있어서, 상기 풀업용스위칭수단이, 칩 내에 구비되는 ATD회로에서 출력되는 반전된 출력 인에이블 신호에 제어단자가 접속되고 상기 부하 트랜지스터하 전송트랜지스터 사이에 채널이 접속된 스위 칭트랜지스터로 이루어짐을 특징으로 하는 데이타 추력버퍼.
  6. 제1전원과 출력노드 사이에 형성되는 출력용 풀업단과, 제2전원과 상기 출력노드 사이에 형성되는 출력용 풀다운단을 가지는 데이타 출력 버퍼에 있어서; 상기 제2전원에 연결되고 소정의 부하를 공급하는 풀다운용부하수단과, 상기 출력노드에 연결되고 상기 출력노드의 전압레벨에 따라 전류흐름이 제어되는 풀다운용전송수단과,상기 풀다운 부하수단과 풀다운용 전송수단사이에 형성되는 풀다운용 스위칭수단을 구비함을 특징으로 하는 데이타 출력 버퍼.
  7. 제6항에 있어서, 상기 제1전원이 칩 의부에서 공급되는 전원전압(VCC)에 연결된 전원임과, 상기 제2전원이 칩 외부에서 공급되는 접지전압(VSS)에 연결된 전원임을 특징으로 하는 데이타 출력버퍼.
  8. 제6항에 있어서, 상기 풀다운용부하수단이, 상기 제2전원에 채널의 일단이 연결되고 소정의 칩 선택신호에 의해 동작되는 부하트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼
  9. 제8항에 있어서, 상기 풀다운용전송수단이, 상기 출력노드에 채널의 일단과 제어단자가 공통접속된 전송트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  10. 제9항에 있어서, 상기 풀다운용스위칭수단이, 칩 내에 구비되는 ATD회로에서 출력되는 반전된 출력 인에이블신호에 제어단자가 접속되고 상기 부하트랜지스터와 전송트랜지스터 사이에 채널이 접속된 스위칭트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  11. 제1전원과 출력노드사이에 형성되는 출력용 풀업단과, 제2전원과 상기 출력노드 사이에 형성되는 출력용 풀다운단을 가지는 데이타 출력 버퍼에 있어서; 상기 제1전원에 연결되고 소정의 제1부하를 공급하는 풀업용부하 수단과; 상기 출력노드에 연결되고 상기 출력노드의 전압레벨에 따라 전류흐름이 제어되어 상기 출력노드의 전압레벨을 소정의 정전압레벨로 유지시키는 풀업용전송수단과; 상기 풀업용부하수단과 풀업용전송수단 사이에 형성되는 풀업용스위칭누단과; 상기 제2전원에 연결되고 소정의 제2부하를 공급하는 풀다운용부하수단과; 상기 출력노드에 연결되고 상이 출력노드의 전압레벨에 따라 전류흐름이 제어되어, 상기 출력노드의 전압레벨을 상기 정전압레벨로 유지시키는 풀다운용전송 수단과; 상기 풀업용부하수단과 풀다운용전송수단 사이에 형성되는 풀다운용스위칭수단을 구비함을 특징으로 하는 데이타 출력버퍼.
  12. 제11항에 있어서, 상기 제1전원이 칩 의부에서 공급되는 전원전입(VCC)에 연결되고 전원임과, 상기 제2전원이 칩 외부에서 공급되는 접지전압(VSS)에 연결된 전원임을 특징으로 하는 데이타 출력버퍼.
  13. 출력노드를 서로 공유하는 출력용풀업단 및 출력용풀다운단과, 상기 출력노드의 전압레벨을 소정의 정전압 레벨로 유지시키는 프리세트회로를 각각 구비하는 데이타 출력버퍼에 있어서; 상기 프리세트회로가; 칩의 전원전압단(VCC)에 채널이 연결되고 소정의 제1제어신호에 의해 동작되어 제1부하를 공급하는 제1부하트랜지스터와, 상기 출력노드에 제어단과 채널이 공통연결되어 상기 출력노드의 전압레벨을 감지하고 상기 감지된 레벨이 "로우"레벨에 있을시에 이를 풀업하는 제1전송트랜지스터와, 소정의 제2제어신호에 의해 동작되고 상기 제1부하트랜지스터와 제1전송트랜지스터 사이에 채널이 연결되어 상기제1부하 및 제1전송트랜지스터를 스위칭하는 제1스위칭트랜지스터와, 칩의 접지전압단(VSS)에 채널이 연결되고 상기 제1제어 신호에 의해 동작되어 제2부하를 공급하는 제21하트랜지스터와, 상기 출력노드에 제어단과 채널이 연결되어 상기 출력노드의 전압레벨을 감지하고 상기 감지된 레벨이 "하이"레벨에 있을시에 이를 풀다운하는 제2전송트랜지스터와, 상기 제2제어신호에 의해 동작되고 상기 제2부하트랜지스터와 제2전송트랜지스터 사이에 채널이 연결되어 상기 제2부하 및 제2전송트랜지스터를 스위칭하는 제2스위칭트랜지스터로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  14. 제13항에 있어서, 상기 제1부하와 제2부하가 각각 전원전압(VCC)과 접지전압(VSS)임을 특징으로 하는 데이타 출력버퍼.
  15. 제14항에 있어서, 상기 제1제어신호가 칩 선택신호(VS)임과, 상기 제2제어신호가 칩 내에 구비되는 ATD회로에서 출력되는 반전된 출력인에이불신호임을 특징으로 하는 데이타 출력버퍼.
  16. 제15항에 있어서, 상기 제1및 제2부하트랜지스터가 적어도 칩의 라이트 동작이나 대기상태에서 디세이블되는 동작을 포함함을 특징으로 하는 데이타 출력버퍼.
  17. 제15항 또는 제16항에 있어서, 상기 제1및 제2스위칭트랜지스터가 적어도 칩의 라이트동작이나 대기상태에서 디세이블되는 동작을 포함함을 특징으로 하는 데이타 출력버퍼.
  18. 제13항에 있어서, 상기 제1전송트랜지스터와 제2전송트랜지스터의 각 개폐동작이 상기 출력노드에 따라 서로 상보적으로 이루어짐을 특징으로 하는 데이타 출력버퍼.
  19. 제13항에 있어서, 상기 "로우"레벨이0-0.8V 사이의 전압레벨임과, 상기 "하이"레벨이 2.0-5.0V사이의 전압레벨임을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015189A 1992-08-24 1992-08-24 저전력 데이타 출력버퍼 KR940010673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015189A KR940010673B1 (ko) 1992-08-24 1992-08-24 저전력 데이타 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015189A KR940010673B1 (ko) 1992-08-24 1992-08-24 저전력 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR940004966A true KR940004966A (ko) 1994-03-16
KR940010673B1 KR940010673B1 (ko) 1994-10-24

Family

ID=19338364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015189A KR940010673B1 (ko) 1992-08-24 1992-08-24 저전력 데이타 출력버퍼

Country Status (1)

Country Link
KR (1) KR940010673B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004896A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 프리셋 회로
KR100333354B1 (ko) * 2000-02-22 2002-04-18 박종섭 반도체 메모리의 데이터 출력 제어 회로
KR20030003428A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 저전력 출력 드라이버
KR100392799B1 (ko) * 1995-03-29 2003-11-20 애질런트 테크놀로지스, 인크. 제어된셧다운제공회로및프리드라이버회로동작방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392799B1 (ko) * 1995-03-29 2003-11-20 애질런트 테크놀로지스, 인크. 제어된셧다운제공회로및프리드라이버회로동작방법
KR19990004896A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 프리셋 회로
KR100333354B1 (ko) * 2000-02-22 2002-04-18 박종섭 반도체 메모리의 데이터 출력 제어 회로
KR20030003428A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 저전력 출력 드라이버

Also Published As

Publication number Publication date
KR940010673B1 (ko) 1994-10-24

Similar Documents

Publication Publication Date Title
KR100210716B1 (ko) 반도체 집적 회로 장치
US5034623A (en) Low power, TTL level CMOS input buffer with hysteresis
US6046624A (en) Internal power supply generating circuit for a semiconductor memory device
US6313694B1 (en) Internal power voltage generating circuit having a single drive transistor for stand-by and active modes
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US5656946A (en) Mode-selectable voltage driving circuit for use in semiconductor memory device
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940018864A (ko) 반도체 장치
EP0344894A3 (en) Memory cell
KR970023372A (ko) 반도체 기억장치
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100384396B1 (ko) 개선된데이타출력버퍼
KR950000496B1 (ko) 반도체 메모리 장치의 데이타 출력회로
KR940017201A (ko) 데이타 출력 버퍼
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
US6885222B2 (en) High-speed cross-coupled sense amplifier
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
KR940004966A (ko) 저전력 데이터 출력버퍼
US5327317A (en) Self-terminating data line driver
KR19980021112A (ko) 전압 검출 회로 (Voltage detecting circuit)
JPH10188560A (ja) 半導体集積回路
US5455532A (en) 3V to 5V receiver/translator using a 5V supply and a 3V reference
JP4017250B2 (ja) 安定したデータラッチ動作のためのｓｒａｍ及びその駆動方法
KR960002330B1 (ko) 프리차지 전압 발생회로
US5255240A (en) One stage word line decoder/driver with speed-up Darlington drive and adjustable pull down

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee