KR100386811B1 - 디에스램 시스템에서 엔티알/티티알 클럭 공급장치 - Google Patents

Abstract

본 발명은 NTR(network timing reference)과 TTR(TCM-ISDN timing reference)을 공용으로 사용할 수 있도록, 위상 일치와 이중화된 클럭을 시스템의 ATU-C(ATU at the Central office end)에 공급해주도록 한 DSLAM 시스템에서 NTR/TTR 클럭 공급 장치에 관한 것으로서, 이러한 본 발명은, DSLAM 시스템에서 기준 클럭(NTR : 8Khz, TTR : 400Hz) 및 시스템 클럭(19MHz)을 망 종단 시스템까지 제공해주어, 원활한 동영상 서비스가 이루어지도록 하고, 또한 NTR/TTR 클럭 공급 장치를 이중화하여 보드 절체에 따른 클럭의 중단을 방지함과 아울러 안정적인 클럭 공급이 이루어지도록 한다.

Description

디에스램 시스템에서 엔티알/티티알 클럭 공급장치{Apparatus for suppling network timing reference/TCM-ISDN timing reference clock in DSLAM system}

본 발명은 비대칭 디지털 가입자라인(ADSL : Asymmetric Digital Subscriber Line) 디에스램(DSLAM : Digital Subscriber Line Access Multiplexor) 시스템에서 NTR/TTR(network timing reference/TCM-ISDN timing reference) 클럭 공급 장치에 관한 것으로서, 특히 NTR과 TTR을 공용으로 사용할 수 있도록 위상 일치와 이중화된 클럭을 시스템의 ATU-C(ATU at the Central office end)에 공급해주도록 한 DSLAM 시스템에서 NTR/TTR 클럭 공급 장치에 관한 것이다.

일반적으로, ADSL DSLAM 시스템은 교환국(전화국)에 위치하면서 기존의 동선을 이용하여 초고속 데이터 서비스를 제공하는 시스템이다.

종래의 DSLAM 시스템에서는 ATU-C에 기준클럭인 NTR/TTR(network timing reference/TCM-ISDN timing reference)을 공급하지 않으며, 이러한 경우 고속의 데이터 서비스는 가능하다.

그러나 근래에는 고속 인터넷은 물론 주문형 비디오 서비스(VOD), 고속 랜(LAN) 서비스가 요구되고 있다.

여기서 전송되는 데이터가 동영상일 경우 ATU-C는 동기 신호용 클럭을 제공받아야만 원활한 동영상 서비스를 수행할 수 있는데, 종래에는 ATU-C에 동기용 클럭을 공급해주는 장치가 없으므로, 종래의 DSLAM 시스템으로 ATU-C에 동영상 데이터를 서비스하는 경우에는 데이터 단절 현상이 발생하게 된다.

이에 본 발명은 상기와 같은 종래 DSLAM 시스템에서 동영상 데이터 서비스시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은, NTR과 TTR을 공용으로 사용할 수 있도록 위상 일치와 이중화된 클럭을 시스템의 ATU-C(ATU at the Central office end)에 공급해주도록 한 DSLAM 시스템에서 NTR/TTR 클럭 공급 장치를 제공하는 데 있다.

좀 더 상세하게는, DSLAM 시스템에서 기준 클럭(NTR : 8Khz, TTR : 400Hz) 및 시스템 클럭(19MHz)을 망 종단 시스템까지 제공해주어, 원활한 동영상 서비스가 이루어지도록 하고, 또한 NTR/TTR 클럭 공급 장치를 이중화하여 보드 절체에 따른 클럭의 중단을 방지함과 아울러 안정적인 클럭 공급이 이루어지도록 한 DSLAM 시스템에서 NTR/TTR 클럭 공급 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

DSLAM 시스템에 있어서,

입력되는 NTR/TTR 데이터 프레임에서 기준 클럭을 복원하고, 광데이터는 분배하여 슬레이브 보드에 전달해줌과 동시에 분배한 광 데이터에서 시스템 클럭을 복원하고, 상기 슬레이브 보드의 상태신호와 자신의 보드 상태신호에 따라 상기NTR/TTR 클럭과 시스템 클럭을 셀 버스를 통해 ATU-C에 선택적으로 공급해주는 마스터 기준 클럭 공급 보드와;

상기 입력되는 NTR/TTR 데이터 프레임에서 해당 기준 클럭을 복원하고, 상기 분배된 광 데이터에서 시스템 클럭을 복원하며, 상기 마스터 기준 클럭 공급 보드의 상태와 자신의 보드 상태신호에 따라 상기 NTR/TTR 클럭과 시스템 클럭을 셀 버스를 통해 ATU-C에 선택적으로 공급해주는 슬레이브 기준 클럭 공급 보드로 구성된 것을 특징으로 한다.

또한, 상기 마스터 기준 클럭 공급보드는,

상기 입력되는 NTR/TTR 데이터에서 해당 기준 클럭을 복원하고, 상기 광데이터를 분배한 후 분배된 광 데이터에서 시스템 클럭을 복원하며 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부와;

상기 프레이머부에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스를 통해 전송되는 슬레이브 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부와;

상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스에서 공급되는 슬레이브 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부와;

상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는위상 동기 제어부와;

상기 기준 클럭 제어부에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부로 구성된 것을 특징으로 한다.

또한, 상기 프레이머부는,

입력되는 TTR 데이터에서 TTR 기준 클럭을 복원하는 TTR 데이터/클럭 변환기와;

상기 입력되는 NTR 데이터에서 NTR 기준 클럭을 복원하는 NTR 데이터/클럭 변환기와;

상기 입력되는 광 데이터를 두 개의 광 데이터로 분배하는 광 스플리터와;

상기 광 스플리터에서 출력되는 광 데이터에서 시스템 클럭을 복원하는 광 데이터/클럭 변환기와;

발진을 하여 특정의 시스템 클럭을 발생하는 발진기로 구성된 것을 특징으로 한다.

또한, 상기 기준 클럭 제어부는,

상기 프레이머부에서 출력되는 시그널 신호를 검출하는 시그널 검출기와,

상기 셀 버스를 통해 입력되는 슬레이브 기준 클럭 공급보드의 상태 신호를 검출하는 보드 상태신호 검출기와;

상기 시그널 검출기 및 보드 상태신호 검출기에서 각각 검출된 신호를 분석하고, 상기 시그널 검출기에서 검출된 신호의 디스플레이를 위한 제어신호와 입력된 클럭 선택 결정신호와 클럭 출력 결정신호를 발생하는 제어부와;

상기 제어부에서 출력되는 디스플레이 제어신호에 따라 동작/대기 모드, 입력 신호 정상 여부, 동기 신호 선택 여부, 외부 동기 및 루프 동기 여부, 망의 장애로 신호 수신이 불가능한 경우를 표시해주는 디스플레이기로 구성된 것을 특징으로 한다.

또한, 상기 제어부는,

현재 마스터 보드의 상태신호와 전원 상태 신호와 위상 동기 상태신호와 하드웨어/소프트웨어 제어신호와 리셋 신호와 보드 탈장 여부신호를 논리곱하는 제1논리곱소자와, 상기 전원 상태 신호와 위상 동기 상태신호와 하드웨어/소프트웨어 제어신호와 리셋 신호와 보드 탈장 여부신호와 슬레이브 보드의 상태 신호를 논리곱하는 제2논리곱소자와, 상기 제1 및 제2 논리곱소자의 출력신호를 부정 논리합하여 그 결과신호를 클럭 출력 결정신호로 출력하는 부정 논리합소자로 구성된 것을 특징으로 한다.

또한, 상기 클럭 선택부는,

상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하는 멀티플렉서와, 상기 셀 버스에서 공급되는 슬레이브 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 논리합소자로 구성된 것을 특징으로 한다.

또한, 상기 위상 동기 제어부는,

상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는위상 비교기와, 상기 위상 비교기에서 출력되는 신호를 제어 전압으로 발진을 하여 발진 주파수를 출력하는 전압 제어 발진기로 구성된 것을 특징으로 한다.

또한, 상기 기준클럭 버퍼링부는,

상기 위상 동기 제어부에서 출력되는 클럭을 복수개의 분주기로 분주하여 시스템 클럭과 NTR 기준클럭 및 TTR 기준클럭을 출력하는 클럭 분주부와, 상기 클럭 분주부에서 출력되는 시스템 클럭을 버퍼링하여 출력하는 시스템 클럭 버퍼와, 상기 클럭 분주부에서 출력되는 NTR 기준 클럭을 버퍼링하여 출력하는 NTR클럭 버퍼와, 상기 클럭 분주부에서 출력되는 TTR 기준 클럭을 버퍼링하여 출력하는 TTR클럭 버퍼로 구성된 것을 특징으로 한다.

또한, 상기 슬레이브 기준클럭 공급보드는,

상기 입력되는 NTR/TTR 데이터에서 그에 대응하는 기준 클럭을 복원하고, 상기 분배된 광 데이터에서 시스템 클럭을 복원하며 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부와;

상기 프레이머부에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스를 통해 전송되는 마스터 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부와;

상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스에서 공급되는 마스터 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부와;

상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 동기 제어부와;

상기 기준 클럭 제어부에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부로 구성된 것을 특징으로 한다.

또한, 상기 프레이머부는,

입력되는 TTR 데이터에서 TTR 기준 클럭을 복원하는 TTR 데이터/클럭 변환기와;

상기 입력되는 NTR 데이터에서 NTR 기준 클럭을 복원하는 NTR 데이터/클럭 변환기와;

상기 입력되는 광 데이터에서 시스템 클럭을 복원하는 광 데이터/클럭 변환기와;

발진을 하여 특정의 시스템 클럭을 발생하는 발진기로 구성된 것을 특징으로 한다.

도 1은 본 발명에 의한 DSLAM 시스템에서 NTR/TTR 클럭 공급장치의 구성을 보인 블록도이고,

도 2는 도 1의 NTR 데이터/클럭 변환기의 일 실시예를 보인 회로도이고,

도 3은 도 1의 TTR 데이터/클럭 변환기의 일 실시예를 보인 회로도이고,

도 4는 도 1의 제어부 일 실시예를 보인 회로도이고,

도 5는 도 1의 버퍼부 일 실시예를 보인 회로도이고,

도 6은 본 발명에 의한 DSLAM 시스템에서 NTR/TTR 클럭 공급 과정을 보인 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

1000 ..... 마스터 기준클럭 공급보드

2000 ..... 슬레이브 기준클럭 공급보드

1100 ..... 프레이머부

1200 ..... 기준클럭 제어부

1300 ..... 클럭 선택부

1400 ..... 위상 동기 제어부

1500 ..... 기준클럭 버퍼링부

첨부한 도면 도 1은 본 발명에 의한 디에스램 시스템에서 엔티알/티티알 클럭 공급장치의 구성을 보인 도면이다.

여기서 참조부호 1000은 입력되는 NTR/TTR 데이터 프레임에서 해당 기준클럭을 복원하고, 광데이터는 분배하여 슬레이브 보드에 전달해줌과 동시에 분배한 광 데이터에서 시스템 클럭을 복원하며, 상기 슬레이브 보드의 상태신호와 자신의 보드 상태신호에 따라 상기 NTR/TTR 클럭과 시스템 클럭을 셀 버스(3000)를 통해 ATU-C에 선택적으로 공급해주는 마스터 기준 클럭 공급 보드를 나타낸다.

또한, 참조부호 2000은 상기 입력되는 NTR/TTR 데이터 프레임에서 해당 기준클럭을 복원하고, 상기 분배된 광 데이터에서 시스템 클럭을 복원하며, 상기 마스터 기준 클럭 공급 보드(1000)의 상태와 자신의 보드 상태신호에 따라 상기 NTR/TTR 클럭과 시스템 클럭을 셀 버스(3000)를 통해 ATU-C에 선택적으로 공급해주는 슬레이브 기준 클럭 공급 보드를 나타낸다.

상기에서, 마스터 기준 클럭 공급보드(1000)는, 상기 입력되는 NTR/TTR 데이터에서 그에 대응하는 기준 클럭을 복원하고, 상기 광데이터를 분배한 후 분배된 광데이터에서 시스템 클럭을 복원하고 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부(1100)와; 상기 프레이머부(1100)에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스를 통해 전송되는 슬레이브 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부(1200)와; 상기 기준 클럭 제어부(1200)에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부(1100)에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스(3000)에서 공급되는 슬레이브 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부(1300)와; 상기 클럭 선택부(1300)에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 동기 제어부(1400)와; 상기 기준 클럭 제어부(1200)에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부(1400)에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부(1500)로 구성된다.

또한, 상기 슬레이브 기준클럭 공급보드(2000)는,

상기 입력되는 NTR/TTR 데이터에서 그에 대응하는 기준 클럭을 복원하고, 상기 분배된 광데이터에서 시스템 클럭을 복원하며 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부(2100)와; 상기 프레이머부(2100)에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스(3000)를 통해 전송되는 마스터 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부(2200)와; 상기 기준 클럭 제어부(2200)에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부(2100)에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스(3000)에서 공급되는 마스터 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부(2300)와; 상기 클럭 선택부(2300)에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 동기 제어부(2400)와; 상기 기준 클럭 제어부(2200)에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부(2400)에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부(2500)로 구성된다.

여기서 슬레이브 기준클럭 공급보드(2000)는 마스터 기준클럭공급보드(1000)와의 이중화를 위해서 구현된 보드이며, 기술적 구성 및 작용은 상기 마스터 기준클럭 공급보드(1000)와 동일하다. 단지, 프레이머부(2100)내에 광 스플리터만이 구비되지 않은 구성에 차이가 있으며, 그 이하의 모든 기술적 구성 요소 및 작용은 동일하므로, 이하 마스터 기준클럭 공급보드(1000)에 대해서만 그 동작을 설명한다.

먼저, 마스터 기준클럭 공급보드(1000)내의 프레이머부(1100)는, 수신되는 64Kbps의 TTR 프레임 데이터, 2Mbps의 NTR 프레임 데이터, 155Mbps의 광데이터를 입력원으로 하여 그에 대응하는 각각의 기준 클럭을 복원하게 된다.

여기서 상기 프레이머부(1100)는, 입력되는 TTR 데이터(64Kbps)에서 그에 대응하는 기준 클럭을 복원하는 TTR 데이터/클럭 변환기(1110)와; 상기 입력되는 NTR 데이터(2Mbps : 실제적으로 2.048Mbps이나 편의상 2Mbps로 칭함)에서 그에 대응하는 기준 클럭을 복원하는 NTR 데이터/클럭 변환기(1120)와; 상기 입력되는 광데이터 : 155Mbps)를 두 개의 광데이터로 분배하는 광 스플리터(1130)와; 상기 광 스플리터에서 출력되는 광데이터에서 시스템 클럭을 복원하는 광데이터/클럭 변환기(1140)와; 발진을 하여 특정의 시스템 클럭(19MHz)을 발생하는 발진기(1150)로 구성된다.

이와 같이 구성된 프레이머부(1100)는, TTR 데이터/클럭 변환기(1110)에서 입력되는 64Kbps TTR 데이터에서 그에 대응하는 기준 클럭, 즉 64khz를 복원하여 클럭 선택부(1300)에 전달해주고, 그와 동시에 기준클럭 제어부(1200)에 TTR 데이터의 수신 상태 신호를 전달한다. 도 3은 상기 TTR 데이터/클럭 변환기(1110)의 일실시예를 보인 회로도이다.

아울러 NTR 데이터/클럭 변환기(1120)에서는 입력되는 2Mbps NTR 데이터에서 그에 대응하는 기준 클럭, 즉 2MHz를 복원하여 클럭 선택부(1300)에 전달해주고, 그와 동시에 기준클럭 제어부(1200)에 NTR 데이터의 수신 상태 신호를 전달한다. 도 2는 상기 NTR 데이터/클럭 변환기(1120)의 일 실시예를 보인 회로도이다.

또한, 광 스플리터(1130)는 수신되는 155Mbps 광데이터를 2개로 분배하고, 그 분배된 155Mbps 광 데이터중 하나는 슬레이브 기준클럭 공급보드(2000)에 전달해주고, 분배된 광 데이터중 나머지 하나는 광데이터/클럭 변환기(1140)에 제공해준다. 상기 광데이터/클럭 변환기(1140)는 입력되는 155Mbps의 광데이터에서 그에 대응하는 19MHz의 시스템 클럭을 복원하여 클럭 선택부(1300)에 전달해주고, 그와 동시에 기준클럭 제어부(1200)에 155Mbps 데이터의 수신 상태 신호를 전달한다.

아울러 발진기(1150)는 상기 155Mbps 광데이터가 수신되지 않을 경우에 19MHz의 시스템 클럭을 발생하기 위한 부분으로서, 자체적으로 발진을 하여 19MHz의 시스템 클럭을 발생하여 상기 클럭 선택부(1300)에 전달해준다.

그러면 기준클럭 제어부(1200)는 상기 프레이머부(1100)에서 출력되는 각각의 상태 신호와 셀 버스(Cell Bus)(3000)를 통해 전달되는 슬레이브 기준클럭 공급보드(2000)의 상태 신호를 분석하고, 그 결과에 따라 디스플레이 제어신호를 발생하고, 클럭 선택 결정신호를 발생하여 클럭 선택부(1300)에 제공하며, 클럭 출력 결정신호(OE1)를 발생하여 기준클럭 버퍼링부(1500)에 제공한다.

이를 좀 더 상세히 설명하면 다음과 같다.

상기 기준 클럭 제어부(1200)는, 상기 프레이머부(1100)에서 출력되는 시그널 신호를 검출하는 시그널 검출기(1210)와, 상기 셀 버스(3000)를 통해 입력되는 슬레이브 기준 클럭 공급보드(2000)의 상태 신호를 검출하는 보드 상태신호 검출기(1220)와; 상기 시그널 검출기(1210) 및 보드 상태신호 검출기(1220)에서 각각 검출된 신호를 분석하고, 상기 시그널 검출기(1210)에서 검출된 신호의 디스플레이를 위한 제어신호와 입력된 클럭 선택 결정신호와 클럭 출력 결정신호를 발생하는 제어부(1230)와; 상기 제어부(1230)에서 출력되는 디스플레이 제어신호에 따라 동작/대기 모드, 입력 신호 정상 여부, 동기 신호 선택 여부, 외부 동기 및 루프 동기 여부, 망의 장애로 신호 수신이 불가능한 경우를 표시해주는 디스플레이기(1240)로 구성된다.

이와 같이 구성된 기준클럭 제어부(1200)는, 먼저 시그널 검출기(1210)에서 상기 프레이머부(1100)에서 출력되는 각각의 클럭 수신 여부 상태신호를 제공받아 상기 제어부(1230)에 전달한다. 아울러 보드 상태신호 검출기(1220)는 상기 셀 버스(3000)를 통해 슬레이브 기준클럭 공급보드(2000)의 상태 신호를 전달받아 상기 제어부(1230)에 전달한다.

그러면 제어부(1230)는 상기 시그널 검출기(1210)에서 검출된 신호와 상기 보드 상태신호 검출기(1220)에서 검출된 신호를 분석하고, 그 결과에 따라 디스플레이 제어, 클럭 선택 제어, 클럭 출력 제어를 위한 제어신호를 발생한다.

여기서, 제어부(1230)는 도 4에 도시된 바와 같이, 현재 마스터 보드의 상태신호(AS_B)와 전원 상태 신호(Power)와 위상 동기 상태신호(LCK_A)와 하드웨어/소프트웨어 제어신호(H/S/W)와 리셋 신호(Reset)와 보드 탈장 여부신호(Equip_A)를 논리곱하는 제1논리곱소자(1231)와, 현재 슬레이브 보드의 상태신호(LCK_B)와 전원 상태 신호(Power)와 위상 동기 상태신호(LCK_A)와 하드웨어/소프트웨어 제어신호(H/S/W)와 리셋 신호(Reset)와 보드 탈장 여부신호(Equip_A)를 논리곱하는 제2논리곱소자(1232)와, 상기 제1 및 제2 논리곱소자(1231)(1232)의 출력신호를 부정 논리합하여 그 결과신호를 클럭 출력 결정신호(OE1)로 출력하는 부정 논리합소자(1233)로 구성된다.

이와 같이 구성된 제어부(1230)는, 먼저 제1 논리곱소자(1231)에서 현재 마스터 보드의 상태신호(AS_B)와 전원 상태 신호(Power)와 위상 동기 상태신호(LCK_A)와 하드웨어/소프트웨어 제어신호(H/S/W)와 리셋 신호(Reset)와 보드 탈장 여부신호(Equip_A)를 검색하여 디스플레이기(1240)에 전달해줌과 동시에, 이를 논리곱하여 그 결과신호를 출력한다. 여기서 정상적인 경우 모든 신호는 하이신호(H)가 되고, 이상이 발생하게 되면 그 이상이 발생한 신호는 로우신호(L)가 된다. 또한 제2논리곱소자(1232)도, 현재 슬레이브 보드의 상태신호(LCK_B)와 전원 상태 신호(Power)와 위상 동기 상태신호(LCK_A)와 하드웨어/소프트웨어 제어신호(H/S/W)와 리셋 신호(Reset)와 보드 탈장 여부신호(Equip_A)를 검색하여 디스플레이기(1240)에 전달해줌과 동시에, 이를 논리곱하여 그 결과신호를 출력한다. 여기서 정상적인 경우 모든 신호는 하이신호(H)가 되고, 이상이 발생하게 되면 그 이상이 발생한 신호는 로우신호(L)가 된다.

다음으로 부정 논리합소자(1233)는 상기 제1논리곱소자(1231)의 출력신호와상기 제2논리곱소자(1232)의 출력신호를 부정 논리합하여 그 결과치를 상기 기준클럭 버퍼링부(1500)에 기준클럭 출력 결정신호(OE1)로 제공해주게 된다. 즉, 상기 기준클럭 출력 결정신호는 자신의 보드가 마스터로 동작하는 경우 기준클럭을 출력할 수 있도록 해주는 신호가 된다.

한편, 디스플레이기(1240)는, 보드가 정상동작시에는 RUN LED를 온시키고, 동작/대기 모드에서 현재 동작 상태일 때는 ACT LED를 온시키고, 2M/64K 프레임 입력신호가 정상적으로 수신될 때에는 NTR. TTR LED를 온시키며, 동기신호 선택일 경우외부 동기일 때는 LED를 그린(green)으로 표시하고, 루프 동기일 때는 LED를 노란색(yellow)으로 표시하며, 망의 장애로 모든 신호를 수신할 수 없을 때에는 LED를 빨간색(RED)으로 표시하게 된다.

다음으로, 클럭 선택부(1300)는 상기 제어부(1230)에서 출력되는 클럭 선택 결정신호에 따라 입력되는 클럭중 하나를 선택하여 출력하고, 아울러 셀 버스(3000)를 통해 입력되는 슬레이브 기준클럭 공급보드(2000)에서 동기된 클럭과 자신의 보드에서 동기된 클럭을 비교하여 그 결과 클럭을 출력한다.

상기 클럭 선택부(1300)의 동작을 좀 더 상세히 설명하면 다음과 같다.

상기 클럭 선택부(1300)는, 상기 기준 클럭 제어부(1200)에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부(1100)에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하는 멀티플렉서(1310)와, 상기 셀 버스(3000)에서 공급되는 슬레이브 보드(2000)의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 논리합소자(1320)로 구성된다.

이와 같이 구성된 클럭 선택부(1310)는, 먼저 멀티플렉서(1310)에서 상기 제어부(1230)에서 출력되는 클럭 선택 결정신호에 따라 입력되는 4개의 클럭, 즉, 64Khz, 2MHz, 19MHz, 19MHz의 클럭중 하나를 선택하여 위상 동기 제어부(1400)에 전달한다.

아울러 논리합소자(1320)는 상기 셀 버스(3000)에서 제공되는 슬레이브 기준클럭 공급보드(2000)에서 동기된 클럭(8K)과 자신의 보드에서 동기된 클럭(8K)을 논리합하고, 그 결과 신호를 상기 위상 동기 제어부(1400)에 제공한다.

상기 위상 동기 제어부(1400)는, 상기 멀티플렉서(1310)에서 출력되는 기준 클럭과 상기 논리합소자(1320)에서 출력되는 동기 신호를 가지고, 주파수 동기를 맞추게 된다.

상기 위상 동기 제어부(1400)의 동작을 좀 더 상세히 설명하면 다음과 같다.

상기 위상 동기 제어부(1400)는, 상기 클럭 선택부(1300)에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 비교기(1410)와, 상기 위상 비교기(1410)에서 출력되는 신호를 제어 전압으로 발진을 하여 발진 주파수를 출력하는 전압 제어 발진기(1420)로 구성된다.

이와 같이 구성된 위상 동기 제어부(1400)는, 먼저 위상 비교기(1400)에서 상기 멀티플렉서(1310)에서 출력되는 클럭과 상기 논리합소자(1320)에서 출력되는 신호의 위상차를 검출하여 이를 제어 전압으로 전압 제어 발진기(1420)에 전달한다. 그러면 전압 제어 발진기(1420)는 상기 제어 전압에 따라 현재 출력하는 발진 주파수의 위상차를 보정하여 기준클럭 버퍼링부(1500)에 전달한다.

상기 기준클럭 버퍼링부(1500)는, 상기 위상 동기 제어부(1400)에서 공급되는 동기 클럭을 분주기를 이용하여 NTR/TTR 기준클럭 레벨에 맞게 분주하고, 시스템 클럭 레벨에 맞게 분주하여 셀 버스(3000)를 통해 각 슬롯으로 공급해주게 된다.

상기 기준클럭 버퍼링부(1500)부의 동작을 좀 더 상세히 설명하면 다음과 같다.

도 5에 도시된 바와 같이, 상기 기준클럭 버퍼링부(1500)는, 상기 위상 동기 제어부(1400)에서 출력되는 클럭을 복수개의 분주기로 분주하여 시스템 클럭과 NTR 기준클럭 및 TTR 기준클럭을 출력하는 클럭 분주부(1510)와, 상기 클럭 분주부(1510)에서 출력되는 시스템 클럭을 버퍼링하여 출력하는 시스템 클럭 버퍼(1520)와, 상기 클럭 분주부(1510)에서 출력되는 NTR 기준 클럭을 버퍼링하여 출력하는 NTR클럭 버퍼(1530)와, 상기 클럭 분주부(1510)에서 출력되는 TTR 기준 클럭을 버퍼링하여 출력하는 TTR클럭 버퍼(1540)로 구성된다.

이와 같이 구성된 기준클럭 버퍼링부(1500)는, 먼저 클럭 분주부(1510)에서 내부의 복수개의 분주기(예를 들어, 1:2버퍼, 2430분주기, 20분주기)를 이용하여 입력되는 19.44MHz 클럭을 각각 분주하여, 시스템 클럭을 시스템 클럭 버퍼(1520)에, NTR 클럭은 NTR 클럭버퍼(1530)에, TTR 클럭은 TTR 클럭 버퍼(1540)에 각각 전달한다.

상기 시스템 클럭 버퍼(1520)는 상기 기준클럭 제어부(1200)에서 출력되는 클럭 출력 결정신호(OE1)에 따라 입력되는 시스템 클럭을 버퍼링하고, 이를 연결된각 슬롯에 각각 공급해준다.

아울러 NTR 클럭 버퍼(1530)는 상기 기준클럭 제어부(1200)에서 출력되는 클럭 출력 결정신호(OE1)에 따라 입력되는 NTR 클럭을 버퍼링하고, 이를 연결된 각 슬롯에 각각 공급해준다.

또한, TTR 클럭 버퍼(1540)도 상기 기준클럭 제어부(1200)에서 출력되는 클럭 출력 결정신호(OE1)에 따라 입력되는 TTR 클럭을 버퍼링하고, 이를 연결된 각 슬롯에 각각 공급해준다.

즉, 기준클럭 버퍼링부(1500)는, 위상이 일치된 신호 중에서 19MHz는 1;2버퍼 및 마더보드를 통해 16개의 신호로 분리한 후 각 슬롯으로 제공하여 상위 디지털 네트웍의 기준신호로 사용하여 WAN인터페이스 동기용으로 사용토록 한다.

또한, 19.44MHz 신호에서 2430분주하여 8Khz를 생성하고, 이를 셀 버스(3000)를 통해 집중부(CS : 도면에는 미도시)의 각 슬롯1 ~ 16까지 제공하여 백보드 SMA 커넥터를 통해 모뎀 셀프(MS)의 NTR 기준 동기 클럭으로 사용토록 한다.

다음으로 8Khz 신호에서 분배된 TTR용 400Hz는 백보드를 통해 집중부(CS)의 각 슬롯1 ~ 슬롯16DML ATU-C의 TTR 기준 클럭으로 사용토록 한다.

도 6은 본 발명에 의한 디에스램 시스템에서 엔티알/티티알 클럭 공급장치의 동작을 간략히 보인 흐름도이다.

이에 도시된 바와 같이, 프레임 데이터(2MHz, 64Khz, 19MHz)가 입력되면, 프레임을 선택한다. 여기서 프레임 선택은 우선 순위에 따른다. 즉, 외부 동기용(E)으로 NTR인 경우에는 2Mbps 프레임을 수신하게되고, TTR인 경우에는 64Kbps 프레임을 수신한다. 두개의 외부 동기용 프레임이 없는 경우에는 루프동기용(L) 19Mbps 프레임을 선택하게 되고, 루프동기용 신호도 없을 경우에는 내부동기용(O)을 선택하여 PLL동기부의 입력으로 사용하게 된다.

다음으로 동기된 클럭 신호를 출력하는 데 있어서, 보드 상태를 판정하여 마스터인 경우 출력을 하게되고, 보드 이상이나 슬레이브 보드일 경우에는 기준클럭 출력을 하지 않고 대기 상태로 전환하게 된다.

이상에서 상술한 본 발명 "디에스램 시스템에서 엔티알/티티알 클럭 공급장치"에 따르면, 하나의 보드에서 NTR/TTR 클럭 신호의 분배가 가능한 이점이 있다.

또한 이러한 이점으로 인해 국가나 사용자의 환경에 맞게 NTR/TTR 클럭을 공급해줄 수 있으므로, 시스템 구현 비용을 절감할 수 있고, 클럭 공급 장치의 추가적인 설치를 제거할 수 있는 이점이 있다.

또한, NTR/TTR 클럭 공급 장치를 이중화로 구현함으로써, 보드 불량, 신호선의 장애, 보드의 탈장시에도 안정적인 클럭 제공이 가능하므로, 시스템의 안정도를 향상시킬 수 있으며, 광스플리터를 사용하여 하나의 동일한 신호를 1:2로 분주하여 마스터 보드와 슬레이브 보드에서 각각 공급함으로써, 수신부의 구현이 용이해지는 이점이 있다.

Claims (11)

1. DSLAM 시스템에 있어서,

   입력되는 NTR/TTR 데이터 프레임에서 기준 클럭을 복원하고, 광데이터는 분배하여 슬레이브 보드에 전달해줌과 동시에 분배한 광데이터에서 시스템 클럭을 복원하고, 상기 슬레이브 보드의 상태신호와 자신의 보드 상태신호에 따라 상기 NTR/TTR 클럭과 시스템 클럭을 셀 버스를 통해 ATU-C에 선택적으로 공급해주는 마스터 기준 클럭 공급 보드와;

   상기 입력되는 NTR/TTR 데이터 프레임에서 해당 기준 클럭을 복원하고, 상기 분배된 광데이터에서 시스템 클럭을 복원하며, 상기 마스터 기준 클럭 공급 보드의 상태와 자신의 보드 상태신호에 따라 상기 NTR/TTR 클럭과 시스템 클럭을 셀 버스를 통해 ATU-C에 선택적으로 공급해주는 슬레이브 기준 클럭 공급 보드로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
2. 제1항에 있어서, 상기 마스터 기준 클럭 공급보드는,

   상기 입력되는 NTR/TTR 데이터에서 해당 기준 클럭을 복원하고, 상기 광데이터를 분배한 후 분배된 광데이터에서 시스템 클럭을 복원하며 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부와;

   상기 프레이머부에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스를 통해 전송되는 슬레이브 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부와;

   상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스에서 공급되는 슬레이브 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부와;

   상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 동기 제어부와;

   상기 기준 클럭 제어부에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
3. 제2항에 있어서, 상기 프레이머부는,

   입력되는 TTR 데이터에서 TTR 기준 클럭을 복원하는 TTR 데이터/클럭 변환기와;

   상기 입력되는 NTR 데이터에서 NTR 기준 클럭을 복원하는 NTR 데이터/클럭 변환기와;

   상기 입력되는 광데이터를 두 개의 광데이터로 분배하는 광 스플리터와;

   상기 광 스플리터에서 출력되는 광데이터에서 시스템 클럭을 복원하는 광데이터/클럭 변환기와;

   발진을 하여 특정의 시스템 클럭을 발생하는 발진기로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
4. 제2항에 있어서, 상기 기준 클럭 제어부는,

   상기 프레이머부에서 출력되는 시그널 신호를 검출하는 시그널 검출기와,

   상기 셀 버스를 통해 입력되는 슬레이브 기준 클럭 공급보드의 상태 신호를 검출하는 보드 상태신호 검출기와;

   상기 시그널 검출기 및 보드 상태신호 검출기에서 각각 검출된 신호를 분석하고, 상기 시그널 검출기에서 검출된 신호의 디스플레이를 위한 제어신호와 입력된 클럭 선택 결정신호와 클럭 출력 결정신호를 발생하는 제어부와;

   상기 제어부에서 출력되는 디스플레이 제어신호에 따라 동작/대기 모드, 입력 신호 정상 여부, 동기 신호 선택 여부, 외부 동기 및 루프 동기 여부, 망의 장애로 신호 수신이 불가능한 경우를 표시해주는 디스플레이기로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
5. 제4항에 있어서, 상기 제어부는,

   현재 마스터 보드의 상태신호와 전원 상태 신호와 위상 동기 상태신호와 하드웨어/소프트웨어 제어신호와 리셋 신호와 보드 탈장 여부신호를 논리곱하는 제1논리곱소자와, 상기 전원 상태 신호와 위상 동기 상태신호와 하드웨어/소프트웨어 제어신호와 리셋 신호와 보드 탈장 여부신호와 슬레이브 보드의 상태 신호를 논리곱하는 제2논리곱소자와, 상기 제1 및 제2 논리곱소자의 출력신호를 부정 논리합하여 그 결과신호를 클럭 출력 결정신호로 출력하는 부정 논리합소자로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
6. 제4항에 있어서, 상기 디스플레이기는,

   보드가 정상동작시에는 RUN LED를 발광시키고, 동작/대기 모드에서 현재 동작 상태일 때는 ACT LED를 발광시키고, 2M/64K 프레임 입력신호가 정상적으로 수신될 때에는 NTR. TTR LED를 발광시키며, 동기신호 선택일 경우외부 동기일 때는 LED를 그린(green)으로 표시하고, 루프 동기일 때는 LED를 노란색(yellow)으로 표시하며, 망의 장애로 모든 신호를 수신할 수 없을 때에는 LED를 빨간색(RED)으로 표시하는 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
7. 제2항에 있어서, 상기 클럭 선택부는,

   상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하는 멀티플렉서와, 상기 셀 버스에서 공급되는 슬레이브 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 논리합소자로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
8. 제2항에 있어서, 상기 위상 동기 제어부는,

   상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 비교기와, 상기 위상 비교기에서 출력되는 신호를 제어 전압으로 발진을 하여 발진 주파수를 출력하는 전압 제어 발진기로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
9. 제2항에 있어서, 상기 기준클럭 버퍼링부는,

   상기 위상 동기 제어부에서 출력되는 클럭을 복수개의 분주기로 분주하여 시스템 클럭과 NTR 기준클럭 및 TTR 기준클럭을 출력하는 클럭 분주부와, 상기 클럭 분주부에서 출력되는 시스템 클럭을 버퍼링하여 출력하는 시스템 클럭 버퍼와, 상기 클럭 분주부에서 출력되는 NTR 기준 클럭을 버퍼링하여 출력하는 NTR클럭 버퍼와, 상기 클럭 분주부에서 출력되는 TTR 기준 클럭을 버퍼링하여 출력하는 TTR클럭 버퍼로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
10. 제1항에 있어서, 상기 슬레이브 기준클럭 공급보드는,

    상기 입력되는 NTR/TTR 데이터에서 그에 대응하는 기준 클럭을 복원하고, 상기 분배된 광데이터에서 시스템 클럭을 복원하며 입력 데이터 유무에 대응하는 시그널을 발생하는 프레이머부와;

    상기 프레이머부에서 발생되는 시그널을 검출하고, 검출한 시그널에 대응하는 디스플레이를 제어하며, 상기 검출한 시그널과 셀 버스를 통해 전송되는 마스터 기준 클럭 공급 보드의 상태 신호를 조합하여 클럭 선택 및 클럭 출력 결정신호를 발생하는 기준 클럭 제어부와;

    상기 기준 클럭 제어부에서 발생되는 클럭 선택 결정신호에 따라 상기 프레이머부에서 출력되는 복수개의 기준 클럭중 하나를 선택하여 출력하고, 상기 셀 버스에서 공급되는 마스터 보드의 동기 클럭과 자신이 출력하는 동기 클럭을 논리합하여 출력하는 클럭 선택부와;

    상기 클럭 선택부에서 출력되는 기준 클럭과 동기 클럭의 위상을 일치시키는 위상 동기 제어부와;

    상기 기준 클럭 제어부에서 출력되는 클럭 출력 결정신호에 따라 상기 위상 동기 제어부에서 출력된 기준 클럭을 버퍼링하여 출력하는 기준 클럭 버퍼링부로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.
11. 제10항에 있어서, 상기 프레이머부는,

    입력되는 TTR 데이터에서 TTR 기준 클럭을 복원하는 TTR 데이터/클럭 변환기와;

    상기 입력되는 NTR 데이터에서 NTR 기준 클럭을 복원하는 NTR 데이터/클럭 변환기와;

    상기 입력되는 광데이터에서 시스템 클럭을 복원하는 광데이터/클럭 변환기와;

    발진을 하여 특정의 시스템 클럭을 발생하는 발진기로 구성된 것을 특징으로 하는 디에스램 시스템에서 엔티알/티티알 클럭 공급장치.