KR0153951B1 - 비동기 전달모드 기준클럭을 이용한 일반 전화 서비스용 클럭 발생 장치 - Google Patents

Abstract

본 발명은, ATM 시스템에 일반 전화 서비스(POTS)를 접속시킴에 있어서 망동기된 ATM클럭을 수신하여 ATM 및 POTS 기능부에서 필요한 클럭을 생성시키기 위한 것이다. 이에 따라 본 발명은 발진부(1), 클럭수신부(2), 다중화부(6), ATM 클럭생성부(7), POTS 클럭생성부(8), 유지보수 제어부(9), 클럭전송부(3), 이중화제어부(4), 이중화 신호전송부(5), 리셋부(10)를 구비하여 STM-1 계열의 클럭 MCLK을 수신하여 ATM에 필요한 MCS와 일반 전화 서비스에 필요한 클럭(CP 및 FP)를 생성하고 이중화제어가 가능하도록 구성된다.

따라서 본 발명은, ATM 기준클럭으로 부터 POTS를 제공할 수 있는 클럭을 생성하므로, POTS를 제공하는 ATM 교환기의 구현을 가능하게 하는 효과를 갖는다.

Description

비동기 전달모드(ATM) 기준클럭을 이용한 일반 전화 서비스(POTS)용 클럭 발생 장치

제1도는 본 발명이 적용되는 시스템의 구성도.

제2도는 본 발명의 블럭 구성도.

제3도는 본 발명에 따른 클럭 발생도.

제4도는 위상동조 구성도 및 클럭발생 예시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 발진부 2 : 클럭 수신부

3 : 클럭 전송부 4 : 이중화 제어부

5 : 이중화 신호 전송부 6 : 다중화부

7 : ATM 클럭 생성부 8 : POTS 클럭 생성부

9 : 유지 보수 제어부 10 : 리셋부

본 발명은 비동기 전달 모드(ATM : Asynchronous Transfer Mode)계위에서 파생된 망동기 클럭을 수신하여 일반전화 서비스(이하, 'POTS'라 한다) 연동 시스템에서 필요로하는 클럭을 발생시키는 장치에 관한 것이다.

광대역 종합정보 통신망(B-ISDN)의 전달모드로서 비동기 전달 모드(ATM) 방식을 이용한 ATM 교환기의 개발이 전 세계에서 활발히 진행되고 있으나 현재 공중전화망의 근간을 형성하고 있는 POTS(Plain Old Telepony Service)를 수용할 수 있는 ATM 교환기는 거의 개발이 이루어지지 못하였다. 이는 시장성 및 관련 규격의 미비 등의 원인이며, 망진화의 마지막 단계에서 B-ISDN과 접속하여 ATM 가입자와 POTS 가입자간의 통화가 가능한 것으로 예상되고 있다.

기존의 POTS 서비스는 TDM(Time Division Multiplex) 방식에 의하여 수행되었으며 ATM을 통하여 서비스가 이루어질 수 있도록 하기 위해서는 하드웨어 측면에서는 TDM의 타임 슬롯(time slot)에 실린 사용자 정보를 ATM셀로 변환하는 기능과 이의 역변환 기능으로 요약되는 AAL1(ATM Adaptation Layer Type 1)기능이 요구되며, 소프트웨어 측면에서는 ATM셀 헤드 정보 삽입/삭제 및 호제어 신호의 변환이 필요하며, 망동기 측면에서는 ATM의 클럭 계위로 부터 응용에 필요한 클럭을 발생시켜야 한다.

따라서, 본 발명은 ATM 계위에서 파생된 망동기 클럭을 수신하여 POTS 연동 시스템에서 필요로 하는 클럭을 발생시키는데 클럭 발생장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 동축 케이블(coaxial cable)을 통하여 STM-1(Synchronous Transfer Mode-1) 계열의 클럭 MCLK 신호와 클럭신호에 대한 상태를 알려주는 클럭정보를 수신하는 클럭 수신 수단, 자체 클럭을 발생시켜 8분주하여 STM-1 계열의 클럭인 MCLK와 동일한 클럭을 발생하는 발진 수단, 상기 클럭 수신 수단 및 발진 수단의 클럭을 수신하여 출력 클럭을 선택하여 출력하고 수신 클럭없이 상기 발진 수단의 클럭만으로 자체시험이 가능하도록 하기 위한 다중화 수단, 상기 다중화 수단에서 MCLK를 받아 64분주한 클럭을 발생시키고 이를 MCLK와 위상동조시켜 MCLK/64의 MCS을 생성하며, 이중화제어에 필요한 클럭 MRA를 발생시키는 ATM 클럭 생성 수단, 상기 다중화 수단으로 부터 MCLK를 수신하여 POTS 기능 수행을 위해 필요한 클럭(CP와 FP)을 생성하는 POTS 클럭 생성 수단, 입력 MCLK에 대한 클럭정보와 상기 ATM 클럭 생성 수단에서 생성된 ATM 클럭 및 POTS 클럭 생성 수단에서 생성된 POTS 클럭을 감시하며, 생성된 클럭에 대한 상태 및 입력클럭의 상태를 표시하고, 이들 결과를 출력하는 전송하는 유지보수 제어 수단, 자체장애 상태를 상기 유지보수 제어부로부터 입력받고, 상대측의 장애상태를 수신하여 하드웨어 절체가 이루어지도록 하며 동작(ACTIVE)의 우선순위를 결정하는 신호를 출력하는 이중화 제어 수단, 자체에서 발생한 MRA 및 MRP 신호를 송신하고 상대측의 MRA-B 및 MRP-B 신호를 수신하여 상기 ATM 클럭 생성 수단과 POTS 클럭 생성 수단으로 전송하고, 장애신호 ALM 및 점유신호 ACT를 서로 교환하여 이중화제어에 필요한 신호를 전송하는 이중화 신호 전송 수단, 및 상기 ATM 클럭 생성 수단과 POTS 클럭 생성 수단의 출력을 입력받아 ATM의 MCLK와 MCS와 POTS를 위한 클럭(CP,FP)를 외부로 전송하되 상기 이중화 제어 수단으로 부터의 ACT 신호 입력시 클럭을 공급하지 않으므로 클럭 수신측에서 별도의 클럭판단 로직없이 동작측 클럭을 선택할 수 있도록 하는 클럭 전송 수단을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 ATM 교환기에서 POTS 가입자를 수용하기 위한 시스템의 개략적인 구성도로서, 본 발명이 속한 시스템(IWS-P)의 대략적인 구성과 인접한 ATM 시스템과의 접속을 나타낸다.

ATM측과는 ATM 국부호처리가 가능한 ALS와 하나의 IMI로 정보를 전송하고 망동기클럭 MCLK를 수신한다. ALS의 구성은 ATM 스위치인 ASNM과 망동기된 클럭을 수신하여 모듈간의 동기클럭을 공급하는 LTGH와 ATM 가입자를 접속하는 SIM으로 나눌수 있다. STM-1의 155.52Mbps 정보를 8비트 병렬로 처리할 경우 19.44MHz의 클럭이 필요하며, 본 발명이 속하는 시스템에서는 시스템내에서의 라우팅(ROUTNG) 정보 및 동기관련 정보를 추가하여 53바이트의 ATM 셀을 64바이트로 변환하여 전송한다. 따라서 이에 필요한 클럭을 MCLK로 이름하고 다음의 관계로부터

MCLK = 19.44MHz × 64 / 53 = 23.4747417MHz (식 1)

MCLK는 23.474717MHz 정도가 된다. IMI(Inter-Module Interface) 정보전송은 직렬로 정보전송이 이루어지며 따라서 정보전송 클럭은 MCLK × 8 = 187.8MHz 정도가 된다.

본 발명이 적용되는 시스템(IWS-P)에는 POTS 고유의 기능부와 POTS와 ATM을 접속하기 위한 접속기능부로 구분된다. POST 기능부는 PORS 가입자를 수용하는 가입자 회선부와, 가입자회선을 집선하는 타임스위치와, 가입자 선로에 호출신호를 공급하는 신호서비스부와, 프로그램과 데이타를 저장하고 다른 프러세서와의 프로세서간 통신(IPC) 기능을 가지고 가입자에 대한 호처리 기능을 수행하는 호처리부 등으로 구성된다.

ATM 접속부는 CAL 기능과 CDL 기능을 수행하는 CADA와, IMI로 ALS와 접속하고 셀 다중화/역다중화 기능을 수행하는 ASIA와, 이들 CADA와 ASLA와 VME로 접속하고 제어하는 프로세서인 IWCA와 망동기 클럭으로부터 필요한 클럭을 발생하는 본 발명인 PCGA로 구성된다. PCGA는 클럭 MCLK를 차동(Differential) ECL로 수신하여 ASIA로 MCLK와 MCS를 공급하고 POTS 기능부의 타임스위치부로 16.384MHz인 CP와 8KHz인 FP클럭을 공급한다.

제2도는 본 발명의 기능 블록도로서, 도면에 도시한 바와 같이 본 발명은 크게 클럭생성에 관련한 클럭수신부(2)와 ATM 클럭생성부(7)와 클럭 전송부(3), 그리고 장애 및 이중화 제어에 관련한 유지보수 제어부(9)와 이중화제어부(4)와 이중화신호 전송부(5), 그리고 자체 기능시험을 하기 위한 발진부(1) 및 다중화부, 그리고 POTS 클럭생선부(8)의 초기치를 구동하기 위한 리셋부(10)로 구성된다.

클럭수신부(2)는 동축 케이블(coaxial cable)을 통하여 23.474717MHz의 MCLK 클럭신호와 클럭신호에 대한 상태를 알려주는 클럭정보를 수신한다. MCLK는 차동(Differential) ECL로 수신하며, 클럭정보는 RS-422로 수신하여 TTL로 변환하여 유지보수부로 전송한다. 발진부(1)에서는 187.879MHz의 VCXO로 ECL로 자체클럭을 발생시켜 8분주하여 MCLK와 동일한 클럭을 발생한다. 다중화부(6)는 클럭수신부(2) 및 발진부(1)의 클럭을 수신하여 출력클럭을 선택할 수 있으며, 수신클럭 없이 발진부(1)의 클럭만으로 자체시험이 가능하도록 하기위한 것이다.

ATM클럭생선부(7)는 다중화부(6)에서 MCLK를 받아 64분주한 클럭을 발생시키고 이를 MCLK와 위상동조시켜 MCLK/64의 MCS를 생성한다. 또한 이중화제어에 필요한 클럭 MRA를 발생시켜 대기측(STANDBY)은 동작측(ACTIVE)의 신호에 의하여 계수기를 리셋함으로써 이중화절체시 대기측(STANDBY)과 동작측(ACTIVE)의 위상차이를 줄이도록 하였다. POTS 클럭생성부(8)는 MCLK를 수신하여 제1도의 POTS 기능부에서 필요한 클럭 CP와 FP를 생성하는 것을 목적으로 3개의 PLL을 사용하여 MCLK로부터 16.384MHz의 클럭 CP를 생성하고 이를 분주하여 8KHz 클럭을 생성하고 다시 CP와 위상동조시켜 FP클럭을 생성한다. POTS 클럭 생성부(8)에서도 상기의 MRA와 동일한 기능을 갖는 MRP1과 MRP2 클럭을 생성한다. POTS 클럭생성부(8)의 PLL소자는 초기값을 설정해 주어야하며, 초기값 설정에 필요한 클럭은 리셋부(10)에서 공급한다. 리셋부(10)는 전원 온(Power ON) 및 수동 리셋 기능을 가지며, TTL 신호를 ECL로 변환하여 POTS 클럭생성부(8)로 전송되며, PLL의 초기치 설정에 사용한다.

유지보수 제어부(9)는 입력 MCLK에 대한 클럭정보와 생성된 ATM클럭 및 POTS 클럭을 감시하며, 생성된 클럭에 대한 상태 및 입력클럭의 상태는 LED로 표시하고, 또한 이들결과를 이중화제어부(4)로 전송한다. 이중화제어부(4)는 자체장애 상태를 유지보수 제어부(9)에서 받고, 상대측의 장애상태를 수신하여 하드웨어 절체가 이루어지도록 하며, 하드웨어가 정상일 경우 스프트웨어에 의한 절체도 가능하며, 하드웨어의 비정상처리에 대비하여 본 장치가 실장되는 백플레인에서 위치에 의하여 고정된 ID를 받아 동작(ACTIVE)의 우선순의를 결정한다. 동작측으로 결정되면 이신호에 의하여 장치가 동작측으로 동작되도록 각 부분을 제어한다.

이중화신호전송부(5)는 이중화 제어에 필요한 각종 신호를 전송한다. 즉, 자체에서 발생한 MRA 및 MRP 신호를 송신하고 상대측의 MRA-B 및 MRP-B 신호를 수신하며, 이들 신호는 차동(Differential) ELC로 전송된다. 또한 TTL로 장애신호ALM 및 점유신호 ACT를 서로 교환하여 이중화제어를 수행한다. 클럭전송부(3)는 백 플레인을 통하여 ATM의 MCLK와 MCS를 Differential ECL로 전송하는 이외에 TTL로 ACT 신호를 전송함으로써 클럭 수신측에서 별도의 클럭판단 로직없이 동작측 클럭을 선택할 수 있으며, 케이블을 통하여 POTS의 CP와 FP를 Differential Positive ECL로 전송하는데 있어서 대기측인 경우 자신의 ACT 신호에 의하여 클럭을 공급하지 않음으로써 클럭 수신측에서 동작측의 클럭을 선택할 수 있게 한다.

제3도는 본 발명에 따른 POTS 클럭생선부(제2도의 8)의 상세도로서 155.52MHz인 STM-1 동기클럭계열에서 파생된 시스템클럭인 MCLK가

MCLK = ( 19.44MHz / 53 ) × 64

와 같은 관계를 갖는 것으로부터 다음의 관계

로부터 STM-1 계열의 19.44MHz의 체배클럭을 복구하고, 19.44MHz로부터 8MHz 및 16.384MHz 클럭의 관계가

19.44MHz / 2430 = 8MHz

16.384MHz = 8KHz × 2048

로부터 19.44MHz의 체배클럭으로부터 분주하여 CP 및 FP 클럭을 생성한다.

먼저 PLL1에서 19.44MHz의 체배클럭 311.04MHz를 발생시켜 15분주하여 8 : 7의 듀티(Duty)를 갖는 20.736MHz 클럭을 만들고 다시 PLL2에 의하여 331.776MHz를 발생시켜 27분주하여 16 : 11의 듀티(Duty)를 갖는 112.288MHz 클럭으로 만들고 다시 PLL3에 의하여 294.912MHz를 발생시켜 9분주하여 8 : 1의 듀티(Duty)를 갖는 32.768MHz 클럭으로 만들고 듀티(Duty)를 50% 유지하기 위하여 다시 2분주하여 16.384MHz를 만든다. 8KHz 클럭은 32.768MHz로부터 256×16으로 분주하여 얻는다.,

MCLK와 MCS의 관계는 CP와 FP와의 관계가 동일하며 제4도에서와 같이 위상동조된다.

제3도에서와 같이 16.384MHz는 PLL3까지 활용하여야 생성시킬 수 있으나 8KHz는 PLL1 클럭을 분주함으로써 바로 얻을 수 있다. 그러나 PLL1에서 생성된 클럭에서 8KHz를 분주하고 PLL3에서 16.384MHz를 분주하는 것보다 본 발명에서와 같이 동일하게 PLL3에서 분주하여 16.384MHz를 얻는 것이 8KHz 한주기 동안 발생하는 16.384MHz의 클럭수가 안정적이다.

따라서, 상기와 같이 구성되고 동작하는 본 발명은, ATM 기준클럭으로 부터 POTS를 제공할 수 있는 클럭을 생성하므로, POTS를 제공하는 ATM 교환기의 구현을 가능하게 하는 효과를 갖는다.

Claims (4)

1. 동축 케이블(coaxial cable)을 통하여 STM-1계열의 클럭 MCLK 신호와 클럭신호에 대한 상태를 알려주는 클럭정보를 수신하는 클럭 수신 수단(2), 자체클럭을 발생시켜 8분주하여 STM-1계열의 클럭인 MCLK와 동일한 클럭을 발생하는 발진 수단(1), 상기 클럭 수신 수단(2) 및 발진 수단(1)의 클럭을 수신하여 출력클럭을 선택하여 출력하고 수신클럭 없이 상기 발진 수단(1)의 클럭만으로 자체시험이 가능하도록 하기 위한 다중화 수단(6), 상기 다중화 수단(6)에서 MCLK를 받아 64분주한 클럭을 발생시키고 이를 MCLK와 위상동조시켜 MCLK/64의 MCS를 생성하며, 이중화제어에 필요한 클럭 MRA를 발생시키는 ATM 클럭 생성 수단(7), 상기 다중화 수단(6)으로부터 MCLK를 수신하여 POTS 기능 수행을 위해 필요한 클럭(CP와 FP)을 생성하는 POTS 클럭 생성 수단(8), 입력 MCLK에 대한 클럭정보와 상기 ATM 클럭 생성 수단(7)에서 생성된 ATM 클럭 및 POTS 클럭 생성 수단(8)에서 생성된 POTS 클럭을 감시하며, 생성된 클럭에 대한 상태 및 입력클럭의 상태를 표시하고, 이들 결과를 출력하는 전송하는 유지보수 제어 수단(9), 자체장애 상태를 상기 유지보수 제어 수단(9)으로부터 입력받고, 상대측의 장애상태를 수신하여 하드웨어 절체가 이루어지도록 하며 동작(ACTIVE)의 우선순위를 결정하는 신호를 출력하는 이중화 제어 수단(4), 자체에서 발생한 MRA 및 MRP 신호를 송신하고 상대측의 MRA-B 및 MRP-B 신호를 수신하여 상기 ATM 클럭 생성 수단(7)과 POTS 클럭 생성 수단(8)으로 전송하고, 장애신호 ALM 및 점유신호 ACT를 서로 교환하여 이중화제어에 필요한 신호를 전송하는 이중화 신호 전송 수단(5), 및 상기 ATM 클럭 생성 수단(7)과 POTS 클럭 생성 수단(8)의 출력을 입력받아 ATM의 MCLK와 MCS와 POTS를 위한 클럭(CP,FP)을 외부로 전송하되 상기 이중화 제어 수단(4)으로 부터의 ACT 신호 입력시 클럭을 공급하지 않으므로 클럭 수신측에서 별도의 클럭판단 로직없이 동작측 클럭을 선택할 수 있도록 하는 클럭 전송 수단(3)을 구비하는 것을 특징으로 하는 POTS용 클럭 발생장치.
2. 제1항에 있어서, 상기 클럭 수신 수단(2)은, MCLK를 수신하며, 클럭정보는 RS-422로 수신하여 TTL로 변환하여 전송하도록 구성되는 것을 특징으로 하는 POTS용 클럭 발생장치.
3. 제1항에 있어서, 상기 POTS 클럭 생선 수단(8)은, 3개의 PLL을 사용하여 MCLK로부터 16.384MHz의 클럭 CP를 생성하고 이를 분주하여 8KHz 클럭을 생성하고 다시 CP와 위상동조시켜 FP클럭을 생성하도록 구성되는 것을 특징으로 하는 POTS용 클럭 발생장치.
4. 제3항에 있어서, 전원 온(Power ON) 및 수동 리셋 기능을 가지며, TTL 신호를 ECL로 변환하여 POTS 클럭 생성 수단(8) 내부의 PLL의 초기치 설정용으로 전송하는 리셋 수단(10)을 더 포함하는 것을 특징으로 하는 POTS용 클럭 발생장치.