KR100344767B1 - 반도체장치의 미세패턴 형성방법 - Google Patents
반도체장치의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR100344767B1 KR100344767B1 KR1019990047217A KR19990047217A KR100344767B1 KR 100344767 B1 KR100344767 B1 KR 100344767B1 KR 1019990047217 A KR1019990047217 A KR 1019990047217A KR 19990047217 A KR19990047217 A KR 19990047217A KR 100344767 B1 KR100344767 B1 KR 100344767B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- substrate
- region
- mask
- forming
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 PGI(profile grooved isolation)법에 의해 정의되는 활성영역과 소자격리영역을 기존의 노광장치를 사용하는 두 단계의 포토리쏘그래피로 정의함으로써 소자의 집적도 향상 및 제조원가를 감소시키도록 한 반도체장치의 초미세패턴 형성방법을 개시하며, 개시된 본 발명의 방법은, 제 1 패턴영역과 제 2 패턴영역이 지그재그 모양으로 상호 엇갈린 형태로 정의된 기판 상에 마스크층을 형성하는 단계와, 상기 마스크층 상에 포토레지스트를 도포하는 단계와, 서로 이격되어 매트릭스 형태를 정의하는 제 1 노광마스크를 이용하는 노광 및 현상을 상기 포토레지스트에 실시하여 상기 기판의 제 1 패턴영역 상부를 덮는 제 1 포토레지스트패턴을 형성하는 단계와, 상기 제 1 포토레지스트패턴으로 덮히지 않은 마스크층 부위를 제거하여 상기 기판의 제 1 패턴영역을 덮는 식각마스크를 형성하는 단계와, 상기 제 1 포토레지스트패턴을 제거하는 단계와, 상기 기판의 제 2 패턴영역을 덮는 제 2 포토레지스트패턴을 형성하는 단계와, 상기 식각마스크와 제 2 포토레지스트패턴으로 덮혀있지 않는 상기 기판 부위를 소정 깊이로 제거하여 그루브를 형성하는 단계와, 상기 식각마스크와 제 2 포토레지스트패턴을 제거하는 단계를 포함한다.
Description
본 발명은 반도체장치의 미세패턴 형성방법에 관한 것으로서, 특히, PGI(profile grooved isolation)에 의한 활성영역과 소자격리영역을 기존의 노광장치를 사용하는 두 단계의 포토리쏘그래피로 정의함으로써 공정마진을 확보함과 동시에 제조원가를 감소시키도록 한 반도체장치의 초미세패턴 형성방법에 관한 것이다.
소자의 집적도가 증가함에 따라 소자형성영역인 활성영역과 필드영역인 소자격리영역을 형성하는 방법으로 PGI(profile grooved isolation, 이하 PGI라 칭함)법을 사용하고 있다. 이는, 기판의 소자격리영역을 제외한 영역 상에 노광, 현상 및 식각 등을 포함하는 포토리쏘그래피 공정을 통해 식각마스크를 형성한 다음, 식각마스크로 보호되지 않는 기판부위를 소정 깊이로 제거하여 그루브(groove)를 형성한 후, 그루브를 절연물질로 매립하여 형성하는 방법이다.
소자의 집적도가 증가함에 따라 필연적으로 메모리 셀 등의 소자 크기가 감소하며, 이들이 형성되는 활성영역 역시 미세해지지만, 이들의 형성마진 확보에는 한계가 있다. 특히, 약 248㎚의 파장을 갖는 자외선(deep ultra violet)광원을 노광 광원으로 사용하며 상변환 마스크(phase shift mask)를 포토마스크로 사용하여 노광하는 경우, 또는 변형조명을 사용하는 경우, 미세패턴을 갖는 활성영역을 형성할 수 있지만, 이들 역시 칩의 집적도 향상에는 한계가 있다. 즉, 활성영역간의 거리 또는 소자격리영역간의 거리가 작아질수록 근접효과 등의 광학특성에 기인한 개개 패턴간의 브릿지(bridge) 현상을 유발하는 등 공정마진 확보가 어려워진다.
도 1은 종래 기술에 따라 형성된 소자격리영역과 활성영역 패턴들의 레이아웃이다.
도 1을 참조하면, 실리콘 등의 반도체로 이루어진 반도체기판(도시안함)의 표면에 산화막 등의 절연물질로 이루어진 소자격리영역(11)과 다수개의 활성영역(12)이 위치하고 있다.
활성영역(12)들은 소정의 규칙적인 패턴을 갖고 서로 이격되어 있다. 그러나, 종래 기술에서는 소자격리영역(11)에 의하여 활성영역(12)들 사이의 상호 이격거리(S1)가 광학적 특성상 감소되는데 한계가 있다.
도 2a 내지 도 2d는 종래 기술에 따른 반도체장치의 소자격리방법을 도시한 공정단면도로서, 도 1의 절단선 I-I'에 따라 절단한 단면도이다.
도 2a를 참조하면, 실리콘 등으로 이루어진 반도체기판(10)상에 질화막(13)을 화학기상증착(chemical vapor deposition)으로 증착하여 형성한다. 이때, 질화막(13)은 소정 형태로 패터닝되어 소자격리영역이 될 그루브 형성용 식각마스크를 형성하기 위하여 형성된다.
그리고, 질화막(13)상에 포토레지스트를 도포한 다음 소자격리영역을 한정하는 포토마스크를 이용하여 노광 및 현상을 실시하여 잔류한 포토레지스트로 이루어진 포토레지스트패턴(14)을 형성한다. 이때, 노출된 질화막(13)표면에 대응하는 기판(10) 부위가 소자격리영역이 된다. 그러나, 포토레지스트패턴을 형성하는데 있어서, 노출된 질화막 표면간의 간격을 더욱 미세화하기 위하여 위상반전마스크나 변형조명을 사용할 수 있지만, 이러한 방법들 역시 마진확보에 어려움이 있다.
또한, 포토마스크가 정의하는 패턴은 소정의 간격으로 규칙적인 배열을 가지며 각각의 패턴들이 지즈재그(zigzag) 형태를 갖도록 형성된다. 즉, n열과 (n+2)열의 패턴들이 행을 이루며 규칙적으로 배열되고, (n+1)열의 패턴들이 n열과 (n+2)열의 행사이에 위치하도록 배열되어 있다. 이때, n은 자연수이다.
도 2b를 참조하면, 포토레지스트패턴(140)으로 보호되지 않는 부위의 질화막을 비등방성 건식식각으로 제거하여 기판의 소자격리영역에 해당하는 표면을 노출시키는 식각마스크(130)를 형성한다.
도 2c를 참조하면, 포토레지스트패턴을 산소애슁(O2 ashing) 등으로 제거한 다음, 잔류한 질화막으로 이루어진 식각마스크(130) 표면을 노출시킨다.
도 2d를 참조하면, 식각마스크(130)로 보호되지 않는 부위의 기판을 소정 깊이로 제거하여 소자격리영역의 산화막 등의 절연물질이 매립될 부위인 그루브(G1)를 형성한다. 이때, 그루브(G1)는 반응성이온식각이나 플라즈마 식각 등의 비등방성 건식식각으로 기판의 소정부위를 제거하여 형성한다. 이웃한 활성영역 사이의 거리가 'S1'으로 표시되어 있다. 'S1'에 포함되는 영역이 소자격리영역이 되며, 따라서, 'S1'은 그루브(G1)의 폭을 표시한다.
이후, 도시되지는 않았지만, 그루브(G1)를 포함하는 기판(100)상에 HLD(high temperature low pressure dielectric)등의 절연물질을 증착한 다음, 이를 에치백 또는 화학기계적연마 등의 평탄화공정으로 그루브내에만 잔류시켜, 소자격리영역인 필드절연막을 형성하여 소자격리공정을 완료한다.
그러나, 상술한 종래 기술에 따른 반도체장치의 소자격리방법은 소자 집적도 향상의 한계를 극복하기 곤란하다. 즉, 활성영역 패턴들의 단축(width) 사이의 이격거리를 감소시킬수록 집적도 향상이 가능하지만, 이러한 거리를 줄이는데는 한계가 있다.
그리고, 248㎚ 파장을 갖는 자외선을 사용하는 노광시 위상반전마스크나 변형조명을 사용하여 활성영역의 패턴들을 미세하게 정의하는 경우에도 한계가 있다.
따라서, 종래 기술에 따른 반도체장치의 소자격리방법은 패턴들의 이격거리가 짧을수록 근접효과 등 빛의 광학적 특성에 의한 패턴간의 브릿지현상을 유발하여 결국 공정마진을 감소시키는 문제점이 있다.
따라서, 본 발명의 목적은 PGI(profile grooved isolation)에 의한 활성영역과 소자격리영역을 기존의 노광장치를 사용하는 두 단계의 포토리쏘그래피로 정의함으로써 공정마진을 확보함과 동시에 제조원가를 감소시키도록 한 반도체장치의 초미세패턴 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 미세패턴 형성방법은, 제 1 패턴영역과 제 2 패턴영역이 지그재그 모양으로 상호 엇갈린 형태로 정의된 기판 상에 마스크층을 형성하는 단계와, 상기 마스크층 상에 포토레지스트를 도포하는 단계와, 서로 이격되어 매트릭스 형태를 정의하는 제 1 노광마스크를 이용하는 노광 및 현상을 상기 포토레지스트에 실시하여 상기 기판의 제 1 패턴영역 상부의 상기 마스크층 부위를 덮는 제 1 포토레지스트패턴을 형성하는 단계와, 상기 제 1 포토레지스트패턴으로 덮히지 않은 상기 마스크층 부위를 제거하여 상기 기판의 제 1 패턴영역을 덮는 식각마스크를 형성하는 단계와, 상기 제 1 포토레지스트패턴을 제거하는 단계와, 상기 기판의 제 2 패턴영역을 덮는 제 2 포토레지스트패턴을 형성하는 단계와, 상기 식각마스크와 상기 제 2 포토레지스트패턴으로 덮혀있지 않는 상기 기판 부위를 소정 깊이로 제거하여 그루브를 형성하는 단계와, 상기 식각마스크와 상기 제 2 포토레지스트패턴을 제거하는 단계를 포함한다.
도 1은 종래 기술에 따라 형성된 소자격리영역과 활성영역 패턴의 레이아웃
도 2a 내지 도 2d는 종래 기술에 따른 반도체장치의 소자격리방법을 도시한 공정단면도
도 3은 본 발명에 따른 반도체장치의 미세패턴 형성방법중 제 1 단계에 대한 기판 레이아웃
도 4는 본 발명에 따른 반도체장치의 미세패턴 형성방법중 제 2 단계에 대한 기판 레이아웃
도 5a 내지 도 5e는 본 발명에 따른 반도체장치의 소자격리방법을 도시한 공정단면도* 도면의 주요 부분에 대한 부호의 설명 *20,200 : 기판 21 : 소자격리영역22 : 제 1 활성영역 23 : 질화막24 : 제 1 포토레지스트패턴25 : 제 2 포토레지스트패턴/제 2 식각마스크220 : 제 2 활성영역 230 : 제 1 식각마스크
본 발명에서는 규칙적인 소정의 패턴을 정의하는 식각마스크의 패턴을 두 단계로 형성하므로서 일반적인 포토리쏘그래피의 한계해상력을 극복하여 활성영역 등의 초미세패턴을 정의할 수 있다. 즉, 패턴들의 단축과 이격거리가 감소하여 광학적특성에 기인한 브릿지효과발생을 억제할 수 있는 것이다.
본 발명의 실시예는 제 1 노광마스크와 제 2 노광마스크의 중첩마진만을 고려한 이격거리-약 60㎚-까지를 갖는 초미세패턴들을 형성할 수 있다. 이러한 마진은 노광시 사용되는 자외선(deep ultraviolet ray) 파장의 한계를 극복하는 수치이며 차세대 소자인 기가급 소자제조나 전자빔을 사용하는 노광의 공정마진에 필적하는 수치이다.
따라서, 본 발명에 의하여 공정마진이 개선되고, 자외선 파장을 사용하는 장치에 적용할 수 있기 때문에 제조원가 절감에도 크게 기여한다.
또한, 본 발명에서는 별도의 패턴을 정의하는 두 종류의 노광마스크를 이용하여 패턴을 정의하므로 패턴이 밀집된 영역(예를 들면, 메모리 셀영역)과 밀집되지 않은 영역(예를 들면, 코아/페리영역)을 별도의 단계로 정의한 후 이를 하나의 식각공정으로 기판상에 구현하므로 식각특성이 향상되는 효과도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 3은 본 발명에 따른 반도체장치의 미세패턴 형성방법중 제 1 단계에 대한 기판 레이아웃으로 제 1 노광마스크에 의하여 정의되고, 도 4는 본 발명에 따른 반도체장치의 미세패턴 형성방법중 제 2 단계에 대한 기판 레이아웃으로 제 2 노광마스크에 의하여 정의된다.
도 3을 참조하면, 실리콘 등의 반도체로 이루어진 반도체기판(도시안함)의 표면에 산화막 등의 절연물질로 이루어진 소자격리영역(21)과 다수개의 제 1 활성영역(22)들이 규칙적으로 행렬(matrix)을 이루며 배열되어 위치하고 있다.
그리고, 또 다른 제 2 활성영역(220)이 네 개의 제 1 활성영역(22)들에 의하여 둘러싸여 있다.
제 1 활성영역(22)들은 소정의 규칙적인 패턴을 갖고 서로 이격되어 있다. 특히, 도면에서 종축방향으로 산화막 등의 절연물질로 이루어진 소자격리영역(21)에 의하여 제 1 활성영역(22)들 사이의 상호 소정의 제 1 이격거리(S2)를 가지며 절연되어 있다. 이러한 제 1 활성영역(22)들은 제 1 노광마스크(도시안함)에 의하여 정의된다.
그리고, 제 1 활성영역(22)과 제 2 활성영역(220) 역시 종축방향으로 소정의 제 2 이격거리(S3)를 가지며 소자격리영역(21)에 의하여 절연되어 있다. 이때, 제 2 활성영역(220)은 제 2 노광마스크(도시안함)에 의하여 사각형을 구성하는 네 개의 제 1 활성영역(22)에 의하여 둘러싸인 형태를 갖도록 정의된다.
도 4를 참조하면, 실리콘 등의 반도체로 이루어진 반도체기판(도시안함)의 표면에 산화막 등의 절연물질로 이루어진 소자격리영역(21)과 다수개의 제 1 활성영역(22)들이 규칙적으로 행렬(matrix)을 이루며 배열되어 위치하고 있다.
그리고, 또 다른 제 2 활성영역(220)이 네 개의 제 1 활성영역(22)들에 의하여 둘러싸여 있다.
제 1 활성영역(22)들은 소정의 규칙적인 패턴을 갖고 서로 이격되어 있다. 특히, 도면에서 종축방향으로 산화막 등의 절연물질로 이루어진 소자격리영역(21)에 의하여 제 1 활성영역(22)들 사이의 상호 소정의 제 1 이격거리(S2)를 가지며 절연되어 있다. 이러한 제 1 활성영역(22)들은 제 1 노광마스크(도시안함)에 의하여 정의된다.
그리고, 제 1 활성영역(22)과 제 2 활성영역(220) 역시 종축방향으로 소정의 제 2 이격거리(S3)를 가지며 소자격리영역(21)에 의하여 절연되어 있다. 이때, 제 2 활성영역(220)은 제 2 노광마스크(도시안함)에 의하여 사각형을 구성하는 네 개의 제 1 활성영역(22)에 의하여 둘러싸인 형태를 갖도록 정의된다. 즉, 네 개의 제 1 활성영역에 의하여 구성되는 사각형의 중앙부위에 하나의 제 2 활성영역(220)의 위치하는 배열이 도시되어 있다. 이를 확장하면, 제 1 활성영역(22) 역시 네 개의 제 2 활성영역(220)들이 이루는 사각형 구조의 중앙부위에 위치하는 구조가 된다.
도 5a 내지 도 5e는 본 발명에 따른 반도체장치의 소자격리방법을 도시한 공정단면도로서, 도 3 내지는 도 4의 절단선 II-II'에 따른 단면도이다.
도 5a를 참조하면, 실리콘 등으로 이루어진 반도체기판(20)상에 질화막(23)을 화학기상증착(chemical vapor deposition)으로 증착하여 형성한다. 이때, 질화막(23)은 소정 형태로 패터닝되어 소자격리영역이 될 그루브 형성용 식각마스크를 형성하기 위하여 형성된다. 또한, 질화막(23)은 기판(20)과의 사이에 패드산화막(도시안함)을 개재시킨 형태로 형성할 수 있다.
그리고, 질화막(23)상에 포토레지스트를 도포한 다음 소자격리영역을 한정하는 제 1 노광마스크(도시안함)를 이용하여 노광 및 현상을 실시하여 잔류한 포토레지스트로 이루어진 제 1 포토레지스트패턴(24)을 형성한다. 이후 단계에서, 노출된 질화막(23)표면에 대응하는 기판(20) 부위의 소정영역에 제 2 활성영역(도시안함)이 된다. 이때, 제 1 포토레지스트패턴(24)이 덮고 있는 질화막(23) 하부의 기판(20) 부위가 제 1 활성영역(도시안함)들을 절연시키는 소자격리영역이 형성될 부위이며,제 1 활성영역들이 형성될 부위를 정의하는 제 1 포토레지스트패턴(24)은 도 3에 도시된 바와 같이 정방형 행렬을 이루는 제 1 활성영역들을 격리시키는 부위를 포함하는 질화막(23) 표면을 노출시키도록 형성된다. 따라서, 제 2 활성영역(도시안함)이 형성될 부위를 덮는 포토레지스트패턴이 정의되지 않았으므로 제 1 포토레지스트패턴(24)간의 이격거리(S2)를 활보하기가 용이하다.
도 5b를 참조하면, 제 1 포토레지스트패턴으로 보호되지 않는 부위의 질화막을 비등방성 건식식각으로 제거하여 기판의 소자격리영역에 해당하는 표면을 노출시키는 잔류한 질화막으로 이루어진 제 1 식각마스크(230)를 형성한다.
그 다음, 제 1 포토레지스트패턴을 산소애슁(O2 ashing) 등으로 제거하여 잔류한 질화막으로 이루어진 제 1 식각마스크(230) 표면을 노출시킨다.
도 5c를 참조하면, 제 1 식각마스크(230) 표면을 포함하는 기판(230) 표면에 포토레지스트를 도포한 다음, 제 2 활성영역이 형성될 부위를 정의하는 제 2 노광마스크(도시안함)를 사용하는 노광 및 현상을 실시하여 제 2 활성영역에 대응하는 기판(20)상부를 제외한 나머지 포토레지스트를 제거하여 제 2 포토레지스트패턴(25)을 형성한다. 제 2 포토레지스트패턴(25)은 별도의 식각마스크 형성공정 없이 제 2 포토레지스트패턴(25) 자체로 제 2 식각마스크(25)가 되어 제 2 활성영역이 형성될 기판(20)부위를 덮게 된다.
이때, 제 2 포토레지스트패턴(25)은, 도 4에 도시된 바와 같이, 제 2 활성영역이 네 개의 제 1 활성영역에 의하여 둘러싸인 형태를 갖도록 정의한다. 즉, 네 개의 제 1 활성영역이 형성될 부위인 네 개의 제 1 식각마스크(230)가 이루는 사각형의중앙부위에 하나의 제 2 포토레지스트패턴(25)이 위치하도록 형성된다. 제 2 포토레지스트패턴(25)과 제 1 식각마스크(230)가 행축방향으로 이격된 거리(S3)를 확보하기 위한 최소 노광거리가 일회의 노광으로 형성하지 않고, 본 발명의 실시예에서와 같이 각각의 패턴을 별도의 노광공정으로 정의하므로 'S3'의 크기에 대한 마진확보가 우수하다.
도 5d를 참조하면, 제 식각마스크(230)와 제 2 포토레지스트패턴(25)으로 보호되지 않는 부위의 기판을 소정 깊이로 제거하여 소자격리영역의 산화막 등의 절연물질이 매립될 부위인 그루브를 형성한다. 이때, 그루브는 반응성이온식각이나 플라즈마 식각 등의 비등방성 건식식각으로 기판의 소정부위를 제거하여 형성한다. 'S3'는 제 2 포토레지스트패턴(25)과 제 1 식각마스크(230)간의 행축방향으로의 이격된 거리를 표시함은 물론, 활성영역들간의 이격 거리, 즉, 그루브의 폭을 표시한다.
도 5e를 참조하면, 제 2 포토레지스트패턴(25)을 산소 애슁 등으로 제거한 다음, 질화막으로 이루어진 제 1 식각마스크를 습식식각으로 제거하여 소자형성 부위인 제 1 활성영역과 제 2 활성영역의 표면을 노출시킨다.
이후, 도시되지는 않았지만, 그루브를 포함하는 기판(200)상에 HLD(high temperature low pressure dielectric)등의 절연물질을 증착한 다음, 이를 에치백, 화학기계적연마 등의 평탄화공정으로 그루브내에만 잔류시켜 소자격리영역인 필드절연막을 형성하여 소자격리공정을 완료한다.
따라서, 본 발명의 반도체장치의 미세패턴 형성방법은 활성영역패턴들의 단축과 이격거리가 감소하여 광학적특성에 기인한 브릿지효과발생을 억제할 수 있고, 이들의최소 이격거리확보 공정마진이 개선되며, 자외선 파장을 사용하는 장치에 적용할 수 있기 때문에 제조원가 절감에도 크게 기여하고, 또한, 패턴형성용 식각특성이 향상되는 장점이 있다.
Claims (5)
- 삭제
- 제 1 패턴영역과 제 2 패턴영역이 지그재그 모양으로 상호 엇갈린 형태로 정의된 기판 상에 마스크층을 형성하는 단계와,상기 마스크층 상에 포토레지스트를 도포하는 단계와,서로 이격되어 매트릭스 형태를 정의하는 제 1 노광마스크를 이용하는 노광 및 현상을 상기 포토레지스트에 실시하여 상기 기판의 제 1 패턴영역 상부의 상기 마스크층 부위를 덮는 제 1 포토레지스트패턴을 형성하는 단계와,상기 제 1 포토레지스트패턴으로 덮히지 않은 상기 마스크층 부위를 제거하여 상기 기판의 제 1 패턴영역을 덮는 식각마스크를 형성하는 단계와,상기 제 1 포토레지스트패턴을 제거하는 단계와,상기 기판의 제 2 패턴영역을 덮는 제 2 포토레지스트패턴을 형성하는 단계와,상기 식각마스크와 상기 제 2 포토레지스트패턴으로 덮혀있지 않는 상기 기판 부위를 소정 깊이로 제거하여 그루브를 형성하는 단계와,상기 식각마스크와 상기 제 2 포토레지스트패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
- 제 2 항에 있어서, 상기 마스크층은 질화막으로 형성하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
- 제 2 항에 있어서, 상기 제 1 패턴영역과 상기 제 2 패턴영역은 각각 정방형 행렬을 이루는 구조로 배열되어 있고 상기 제 2 패턴영역은 네 개의 상기 제 1 패턴영역이 이루는 사각형의 중앙 부위에 둘러싸인 형태로 상호 엇갈린 형태로 배열되도록 정의된 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
- 제 2 항에 있어서, 상기 반도체장치의 미세패턴 형성방법은 상기 그루브에 절연물질을 매립하여 소자격리영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047217A KR100344767B1 (ko) | 1999-10-28 | 1999-10-28 | 반도체장치의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990047217A KR100344767B1 (ko) | 1999-10-28 | 1999-10-28 | 반도체장치의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100344767B1 true KR100344767B1 (ko) | 2002-07-19 |
Family
ID=37488539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990047217A KR100344767B1 (ko) | 1999-10-28 | 1999-10-28 | 반도체장치의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100344767B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135053B1 (ko) * | 1994-04-30 | 1998-04-20 | 문정환 | 미세형상 형성방법 |
| US20100012119A1 (en) * | 2006-12-11 | 2010-01-21 | Valois Sas | Fluid product dispensing device |
-
1999
- 1999-10-28 KR KR1019990047217A patent/KR100344767B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135053B1 (ko) * | 1994-04-30 | 1998-04-20 | 문정환 | 미세형상 형성방법 |
| US20100012119A1 (en) * | 2006-12-11 | 2010-01-21 | Valois Sas | Fluid product dispensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8871648B2 (en) | Method for forming high density patterns | |
| KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100554514B1 (ko) | 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법. | |
| KR101208847B1 (ko) | 리소그래피와 스페이서들을 이용한 패턴 형성 방법 | |
| TWI508131B (zh) | 形成精細圖案之方法 | |
| CN109755107B (zh) | 自对准双重图案方法 | |
| KR101096907B1 (ko) | 반도체 소자 및 그 형성방법 | |
| US7598551B2 (en) | High voltage device | |
| US20210327706A1 (en) | Semiconductor device | |
| KR20010004612A (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 | |
| KR100344767B1 (ko) | 반도체장치의 미세패턴 형성방법 | |
| TWI534947B (zh) | 形成半導體主動區和隔離區域之雙圖案方法 | |
| US7018747B2 (en) | Photomask having line end phase anchors | |
| US7063921B2 (en) | Photomask, in particular alternating phase shift mask, with compensation structure | |
| JP4330523B2 (ja) | スプリットゲート型フラッシュメモリ素子のダミー層の形成方法 | |
| KR950009889B1 (ko) | 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법 | |
| US7955987B2 (en) | Exposure mask and method of forming a contact hole of a semiconductor device employing the same | |
| WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
| KR0135246B1 (ko) | 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법 | |
| JP2004193400A (ja) | 半導体装置の製造方法及びフォトマスク | |
| KR100674898B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR19980045163A (ko) | 반도체장치의 제조방법 | |
| KR20020002641A (ko) | 반도체소자의 제조방법 | |
| KR20030070201A (ko) | 랜딩 패드를 구비한 반도체소자의 제조방법 | |
| KR20060076661A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |