TWI534947B - 形成半導體主動區和隔離區域之雙圖案方法 - Google Patents

形成半導體主動區和隔離區域之雙圖案方法 Download PDF

Info

Publication number
TWI534947B
TWI534947B TW103145236A TW103145236A TWI534947B TW I534947 B TWI534947 B TW I534947B TW 103145236 A TW103145236 A TW 103145236A TW 103145236 A TW103145236 A TW 103145236A TW I534947 B TWI534947 B TW I534947B
Authority
TW
Taiwan
Prior art keywords
trenches
substrate
forming
regions
trench
Prior art date
Application number
TW103145236A
Other languages
English (en)
Other versions
TW201532186A (zh
Inventor
楊正威
堅昇 蘇
Original Assignee
超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超捷公司 filed Critical 超捷公司
Publication of TW201532186A publication Critical patent/TW201532186A/zh
Application granted granted Critical
Publication of TWI534947B publication Critical patent/TWI534947B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

形成半導體主動區和隔離區域之雙圖案方法
本發明係關於半導體裝置，且更具體而言係關於半導體晶圓的前端處理以形成在其中的主動區和隔離區域。
在半導體基材上形成主動區和隔離區域已為人所熟知。主動區是在半導體基材上及/或中形成半導體裝置的區域。隔離區域為半導體基材在主動區之間的絕緣區域。
兩種用以在基材上形成隔離區域的習知技術為LOCOS以及STI。兩種技術皆涉及了具有單一遮罩步驟的光刻製程，在該單一遮罩步驟中，在基材上方形成光阻並使用光罩選擇性地曝光，藉以使只有選擇部分的光阻被去除(例如，在正型光刻情況下，通過遮罩曝光之該些部分)。在基材上及/或中光阻已被移除的選擇部分中形成絕緣材料。請見例如美國專利第7,315,056號，其係以引用的方式併入於此以用於所有目的。
圖1繪示其中形成絕緣材料的隔離區域12之半導體基材10的俯視平面圖。在隔離區域12之間的區域為主動區14。圖1的組態可用於例如形成記憶體裝置之陣列，像是快閃記憶體單元。
圖2繪示適用於形成圖1的主動區和隔離區域之光罩16。遮罩包含了不透明區域16a(以阻擋光)以及透明或開放的區域16b(光將通過此區域)。通過並集中在基材上之光的形狀和尺寸指定了在基材10上的主動區和隔離區域的形狀和尺寸。
因為繞射及/或製程效果，主動區和隔離區域在基材上形成的形狀並非完全匹配於遮罩的不透明和透明區域的形狀。因此，已知要實施光學鄰近修正(OPC)，藉以改變遮罩的形狀以補償這種誤差。OPC被用來補償線寬以及圓角之失真，否則這些失真可能不利地影響所製造裝置的電氣性質。OPC涉及了移動邊緣或是增加額外的多邊形到寫入於光罩上的圖案。圖3為OPC修正遮罩18的實例，其中不透明和透明區域18a/18b的尺寸及形狀被改變以更精確地製造圖1的圖案。
然而，即使使用OPC，在主動隅角圓化和圖案的臨界尺寸之中，仍因光圖案化條件(即，光刻設備、曝光能量、顯影時間等等之變異)而有不可接受的變異。圖4繪示製造隔離區域12時的變異類型，即使有實施OPC，其中隔離區域12的末端20在不同的區域之間以及不同的晶圓之間都有所變化。由於裝置持續縮小尺寸，OPC和CD最佳化變得越來越困難。由於在隔離區域12間的分離距離是所得裝置重要的臨界尺寸，其有需要更好地控制主動區和隔離區域的形成。
一種在半導體基材中形成主動區和隔離區域的方法，其係藉由：在該基材表面上形成第一材料；在該第一材料上形成第二材料；在該第二材料中形成複數個第一溝槽，其中該複數個第一溝槽相互平行；在該第二材料中形成一第二溝槽，其中該第二溝槽在該基材的中央區域中垂直於並且跨越該複數個第一溝槽；以第三材料填充該等第一和第二溝槽；移除該第二材料以在該第三材料中形成相互平行且不延伸通過該基材的該中央區域的第三溝槽；以及延伸該等第三溝槽通過該第一材料並至該基材之中。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍與隨附圖式而變得顯而易見。
10‧‧‧基材
12‧‧‧隔離區域
14‧‧‧主動區
16‧‧‧光罩
16a‧‧‧不透明區域
16b‧‧‧透明或開放的區域
18‧‧‧遮罩
18a‧‧‧不透明區域
18b‧‧‧透明區域
20‧‧‧末端
22‧‧‧基材
24‧‧‧絕緣材料/層/絕緣層
26‧‧‧虛設材料/多晶矽層/虛設多晶矽/多晶矽/層
27‧‧‧第一光阻材料/光阻材料
28‧‧‧溝槽
30‧‧‧第二光阻材料/光阻材料
32‧‧‧溝槽
34‧‧‧遮罩材料
36‧‧‧溝槽
38‧‧‧絕緣材料/氧化物
圖1是形成在半導體基材上的習用隔離區域和主動區的俯視平面圖。
圖2是用來形成圖1的隔離區域和主動區的習用光刻光罩的俯視圖。
圖3是用來形成圖1的隔離區域和主動區的具有OPC修正之習用光刻光罩的俯視圖。
圖4是形成在半導體基材上的習用隔離區域和主動區的俯視圖，其繪示隔離區域在製造時可能發生的變異。
圖5A至圖5I是依序顯示在半導體基材上形成主動區和隔離區域之步驟的俯視圖。
圖6A至圖6I是沿著圖5A至5I的線A-A’得到的剖面圖，其依序顯示在半導體基材上形成主動區和隔離區域之步驟。
圖7A至圖7I是沿著圖5A至圖5I的線B-B’得到的剖面圖，其依序顯示在半導體基材上形成主動區和隔離區域之步驟。
在此揭露一種在半導體晶圓中形成主動區和隔離區域之方法。該方法更好地界定(並提供對其更佳的控制)形成於半導體晶圓上的區和區域之圖案和臨界尺寸。圖5A至圖5I、圖6A至圖6I以及圖7A至圖7I繪示在半導體晶圓基材上的主動區和隔離區域的製造方法，其中圖5A至圖5I繪示俯視圖，圖6A至圖6I繪示沿著圖5A至圖5I中的線A-A’的剖面圖，以及圖7A至圖7I繪示沿著圖5A至圖5I中的線B-B’的剖面圖。
應注意的是，如本文中所使用，「在…上方(over)」及「在…之上(on)」之用語皆含括性地包括了「直接在…之上」(無居中的材料、元件或間隔設置於其間)及「間接在…之上」(有居中的材料、元件或間隔設置於其間)的含意。同樣，用語「鄰近」包含了「直接鄰近」(無居中的材料、元件或間隔設置於其間)和「間接鄰近」(有居中的材料、元件或間隔設置於其間)。例如，「在一基材上方」形成一元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。
該方法起始於提供如圖5A、圖6A和圖7A所示之半導體基材22，其較佳為P型且在所屬技術領域中已為眾所周知。在基材22上形成第一絕緣材料層24(例如二氧化矽(氧化物))。層24可藉由例如氧化或沉積(例如化學氣相沉積CVD)而形成。在絕緣層24上形成虛設材料層26，例如多晶矽(polysilicon(poly))。多晶矽層26之形成可藉由像是低壓CVD或是LPCVD之習知製程而製作。在多晶矽層26上形成合適的第一光阻材料27，並且執行遮罩步驟以選擇性地將光阻材料27從特定區域移除(例如，所示在行方向上的平行條)。接著，在光阻材料27被移除之處，使用標準蝕刻技術(即，各向異性蝕刻製程)蝕刻掉多晶矽層26的暴露部分，留下平行溝槽28於多晶矽層26中。所得結構展示於圖5A、圖6A和圖7A中。如圖6A和圖7A所示，此階段的結構橫跨兩剖面A-A’和B-B’是一致的，其中平行、垂直之溝槽28形成於多晶矽層26中。
在移除第一光阻27之後，在該結構上形成合適的第二光阻材料30。在垂直延伸到溝槽28的中央區域CR中，使用第二遮罩步驟來移除一水平條之光阻30(即，沿著剖面線A-A’)，從而在光阻30中得到一溝槽32，如圖5B、圖6B和圖7B所示。水平溝槽32跨越並且垂直於垂直溝槽28。接著執行多晶矽蝕刻以移除虛設多晶矽26暴露於溝槽32中的部分(即，在中央區域CR中在水平方向上延伸溝槽32至多晶矽層26中)，如圖5C、圖6C和圖7C所示。接著移除光阻30。在該結構上方形成遮罩材料34，例如氮化矽(氮化物)，從而填充溝槽28和30，如圖5D、圖6D和圖7D所示。接著執行回蝕程 序以向下移除遮罩材料34至虛設多晶矽26之行的頂部(即，使用多晶矽26做為蝕刻停止)，如圖5E、圖6E和圖7E所繪示。
接著使用多晶矽蝕刻程序移除虛設多晶矽26，留下溝槽36延伸下至遮罩材料中以暴露絕緣層24。這使得遮罩材料34的行係由溝槽36所分開，但由遮罩材料34所覆蓋的中央區域CR除外，如圖5F、圖6F和圖7F所繪示。接著執行氧化物蝕刻、然後執行矽蝕刻，以向下延伸溝槽36通過層24並至基材22中，如圖5G、圖6G和圖7G所繪示。
此時，可用像是二氧化矽的絕緣材料38填充溝槽36(例如使用二氧化矽沉積以及使用遮罩材料34做為蝕刻停止的CMP(化學機械拋光))，得到如圖5H、圖6H和圖7H所示之結構(於主動區之間設置氧化物38之隔離區域)。替代地或附加地，在圖5G、圖6G和圖7G中的結構上執行氮化物及氧化物蝕刻，以得到中央區域CR中之裸露矽以及在基材22中形成於中央區域CR各側上之部分內之溝槽36，如圖5I、圖6I和圖7I所繪示。此後，可如所屬技術領域中已知般在溝槽36內形成絕緣以形成隔離區域。
上述涉及兩種光刻程序之技術，在不一定需要使用任何特殊OPC之情況下，更精確地形成分離主動區的隔離區域。在X方向上的主動區臨界尺寸可被獨立地控制。再者，在X和Y兩方向上的臨界尺寸皆可被一致地控制。
應了解，本發明不受限於本文上述提及與描述的實施例，而是其涵蓋屬於隨附申請專利範圍之範疇內的任何及所有變化 例。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍術語之範疇，而僅是用以對可由申請專利範圍中一或多項所涵蓋的一或多種技術特徵作出引述。上述之材料、製程及數值之實例僅為例示之用，且不應視為對申請專利範圍之限制。例如，雖然層24、26和34在關於上述的實施例中分別被描述為氧化物、多晶矽和氮化物材料，但可使用任何具有充分區別性之蝕刻特性的適當材料。在圖式中所繪示的隔離區域和主動區之圖案在單一晶圓上可有所變化及/或被重複地複製。例如，雖然在圖式中展示單一中央區域CR，但在單一晶圓上可以有複數個此種中央區域CR。再者，如從申請專利範圍和說明書中可明白顯示，並非所有方法步驟皆須完全依照所描述或主張之順序執行，而是可以任意的順序來執行，只要可適當地形成基材上的隔離區域即可。最後，單層的材料可被形成為多層的此種或相似材料，且反之亦然。
22‧‧‧基材
24‧‧‧絕緣材料/層/絕緣層
34‧‧‧遮罩材料
36‧‧‧溝槽

Claims (10)

  1. 一種處理半導體基材的方法，其包含：在基材表面上形成第一材料；在該第一材料上形成第二材料；在該第二材料中形成複數個第一溝槽，其中該複數個第一溝槽相互平行；在該第二材料中形成一第二溝槽，其中該第二溝槽在該基材的中央區域中垂直於並且跨越該複數個第一溝槽；以第三材料填充該等第一溝槽及第二溝槽；移除該第二材料以在該第三材料中形成相互平行且不延伸通過該基材的該中央區域的第三溝槽；以及延伸該等第三溝槽通過該第一材料並至該基材中。
  2. 如請求項1之方法，其中該第一材料為二氧化矽且該第二材料為多晶矽。
  3. 如請求項2之方法，其中該第三材料為二氧化矽。
  4. 如請求項1之方法，其中該複數個第一溝槽之該形成包含：在該第二材料上形成光阻材料；選擇性地移除該光阻材料以暴露若干行之該第二材料；以及蝕刻掉該等暴露行之該第二材料。
  5. 如請求項4之方法，其中該第二溝槽之該形成包含：在該第二材料上形成第二光阻材料； 選擇性地移除一條之該第二光阻材料以暴露一列之該第二材料；以及蝕刻掉該暴露列之該第二材料。
  6. 如請求項1之方法，其中該第二材料之該移除暴露出部分之該第一材料。
  7. 如請求項6之方法，其中該等第三溝槽之該延伸包含：蝕刻掉該等暴露部分之該第一材料以使部分的該基材被暴露在外；以及在該等暴露部分的該基材上執行蝕刻。
  8. 如請求項1之方法，其進一步包含：以絕緣材料填充該等延伸的第三溝槽。
  9. 如請求項1之方法，其進一步包含，在該等第三溝槽的該延伸之後：移除該第三材料；以及移除該第一材料。
  10. 如請求項9之方法，其進一步包含，在該等第三材料和第一材料的該移除之後：以絕緣材料填充該基材中之該等第三溝槽。
TW103145236A 2014-01-23 2014-12-24 形成半導體主動區和隔離區域之雙圖案方法 TWI534947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/162,309 US9293358B2 (en) 2014-01-23 2014-01-23 Double patterning method of forming semiconductor active areas and isolation regions
PCT/US2014/070674 WO2015112282A1 (en) 2014-01-23 2014-12-16 Double patterning method of forming semiconductor active areas and isolation regions

Publications (2)

Publication Number Publication Date
TW201532186A TW201532186A (zh) 2015-08-16
TWI534947B true TWI534947B (zh) 2016-05-21

Family

ID=52278841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145236A TWI534947B (zh) 2014-01-23 2014-12-24 形成半導體主動區和隔離區域之雙圖案方法

Country Status (7)

Country Link
US (1) US9293358B2 (zh)
EP (1) EP3097581B1 (zh)
JP (1) JP6130079B2 (zh)
KR (1) KR101708606B1 (zh)
CN (1) CN106415816B (zh)
TW (1) TWI534947B (zh)
WO (1) WO2015112282A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818722B1 (en) * 2016-08-05 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for manufacturing thereof
US10803227B2 (en) * 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756633B2 (en) * 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
WO2010076825A1 (en) * 2008-12-30 2010-07-08 Fabio Pellizer Double patterning method for creating a regular array of pillars with dual shallow trench isolation
US7879727B2 (en) 2009-01-15 2011-02-01 Infineon Technologies Ag Method of fabricating a semiconductor device including a pattern of line segments
KR101658492B1 (ko) * 2010-08-13 2016-09-21 삼성전자주식회사 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN102456577B (zh) 2010-10-29 2014-10-01 中国科学院微电子研究所 应力隔离沟槽半导体器件的形成方法
JP2012134395A (ja) * 2010-12-22 2012-07-12 Elpida Memory Inc 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201532186A (zh) 2015-08-16
JP6130079B2 (ja) 2017-05-17
KR20160104081A (ko) 2016-09-02
US20150206788A1 (en) 2015-07-23
EP3097581B1 (en) 2018-09-19
US9293358B2 (en) 2016-03-22
CN106415816A (zh) 2017-02-15
EP3097581A1 (en) 2016-11-30
KR101708606B1 (ko) 2017-02-20
CN106415816B (zh) 2018-06-15
JP2017505542A (ja) 2017-02-16
WO2015112282A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
US10049885B2 (en) Method for patterning a plurality of features for fin-like field-effect transistor (FinFET) devices
KR100905157B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
CN104681410B (zh) 形成图案的机制
TWI640042B (zh) 半導體裝置之圖案化結構的製作方法
TWI663521B (zh) 提供積體電路佈局的方法
US10930505B2 (en) Methods for integrated circuit design and fabrication
US20140295650A1 (en) Method for fabricating patterned structure of semiconductor device
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
TW201122886A (en) Method for fabricating semiconductor device using spacer patterning technique
US20160365311A1 (en) Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned double patterning
US10734284B2 (en) Method of self-aligned double patterning
TWI528417B (zh) 在半導體裝置內形成圖案的方法
TWI534947B (zh) 形成半導體主動區和隔離區域之雙圖案方法
KR20110037067A (ko) 반도체 소자 및 그 형성방법
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
JP2009094379A (ja) 半導体装置の製造方法
US9553047B2 (en) Method of manufacturing semiconductor devices with combined array and periphery patterning in self-aligned quadruple patterning
KR20110001289A (ko) 리소그래피용 마스크
US20080280443A1 (en) Exposure Mask And Method Of Forming A Contact Hole Of A Semiconductor Device Employing The Same
JP2016152283A (ja) 半導体装置の製造方法
TWI576966B (zh) 半導體裝置及其製造方法
JP2014096477A (ja) マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム