KR20030070201A - 랜딩 패드를 구비한 반도체소자의 제조방법 - Google Patents
랜딩 패드를 구비한 반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20030070201A KR20030070201A KR1020020009242A KR20020009242A KR20030070201A KR 20030070201 A KR20030070201 A KR 20030070201A KR 1020020009242 A KR1020020009242 A KR 1020020009242A KR 20020009242 A KR20020009242 A KR 20020009242A KR 20030070201 A KR20030070201 A KR 20030070201A
- Authority
- KR
- South Korea
- Prior art keywords
- landing pad
- semiconductor layer
- mask
- active region
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 4
- 238000007796 conventional method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
이웃하는 액티브영역에 형성된 랜딩 패드가 서로 연결되어 브리지가 발생되지 않도록 하기에 알맞은 랜딩 패드를 구비한 반도체소자의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 방법은 액티브영역이 정의된 기판에 상기 액티브영역을 가로지르도록 일라인 방향을 갖고 일정간격을 갖는 복수개의 게이트전극을 형성하는 공정, 상기 게이트전극을 포함한 상기 기판상에 랜딩패드 형성용 반도체층을 증착하는 공정, 상기 게이트전극 사이에만 남도록 상기 반도체층을 연마하는 공정, 상기 반도체층상에 절연막과 감광물질을 증착/도포하는 공정, 상기 액티브영역을 포함한 상부 및 그 중앙부분에서 밖으로 돌출되어 'T'자 모양을 이루도록 상기 감광물질을 노광 및 현상해서 랜딩패드 마스크를 형성하는 공정, 상기 랜딩패드 마스크를 이용해서 상기 절연막을 식각해서 랜딩패드 캡절연막을 형성하는 공정, 상기 랜딩패드 마스크를 제거하는 공정, 상기 랜딩패드 캡절연막을 마스크로 상기 반도체층을 식각해서 상기 게이트전극 양측의 액티브영역에 서로 격리된 랜딩 패드를 형성하는 공정을 포함함을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 랜딩 패드를 구비한 반도체소자의 제조방법에 관한 것이다.
첨부 도면을 참조하여 종래 랜딩 패드를 구비한 반도체소자의 제조방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래에 따른 랜딩 패드를 구비한 반도체소자의 제조방법을 도시한 단계적 평면도이고, 도 2는 종래의 방법을 사용하여 제조하였을 때 랜딩 패드 브리지가 발생한 평면도이다.
종래의 랜딩 패드를 구비한 반도체소자의 제조방법은 도 1a에 도시한 바와 같이 필드영역(11)과 액티브영역(12)이 정의된 반도체기판의 필드영역(11)에 필드절연막을 형성한다.
이때 액티브영역은 일라인 방향을 갖고 서로 일정 간격을 갖고 복수개가 구비되도록 정의되고, 이웃하는 타라인에 형성된 액티브영역은 일라인의 액티브영역들의 사이에 형성되도록 즉, 이웃하는 라인에 형성된 액티브영역은 서로 엇갈려서 배치되도록 정의되어 있다.
이후에 반도체기판 전면에 도전성을 갖는 게이트전극 형성물질을 증착한 후에 게이트 형성 마스크를 이용해서 식각하여 액티브영역에 직교하는 일라인 방향을 갖는 게이트전극(13)을 복수개 형성한다.
다음에 랜딩 패드(Landing pad)를 형성하기 위해 게이트전극(13)을 포함한 전면에 폴리실리콘층을 증착한다.
이후에 화학적 기계적 연마공정으로 폴리실리콘층을 평탄화한다.
이에 의해서 도 1b에 도시한 바와 같이 게이트전극(13) 사이 및 그 양측에 일라인 방향을 갖는 폴리패드(14)가 형성된다.
다음에 도 1c에 도시한 바와 같이 전면에 감광막을 도포한 후에 노광 및 현상공정으로 감광막을 선택적으로 패터닝해서 슬릿형의 랜딩 패드 마스크(15)를 형성한다.
이때 랜딩 패드 마스크(15)는 각 액티브영역의 인접한 윗영역에 액티브영역과 같은 일라인 모양을 갖고 제거되며, 또한 서로 다른 라인에 위치한 액티브영역간의 중접되는 부분까지 연장되어 제거되도록 형성한다.
이후에 도 1d에 도시한 바와 같이 상기 감광막으로 형성된 랜딩 패드 마스크(15)를 이용해서 폴리패드(14)를 식각해서 게이트전극(13) 사이 및 양측의 액티브영역에 랜딩 패드(14a)를 형성한다.
상기와 같은 공정에서 서로 다른 라인에 위치한 액티브영역간의 중첩되는 부분이 제거된 랜딩 패드 마스크(15)를 이용하므로 이웃하는 액티브영역의 장축방향의 랜딩 패드(14a)는 서로 격리된다.
그러나 장축방향의 임계치수(Critical Diemension:CD)가 작거나 폴리패드(14) 식각시 언더 에치(Under etch)가 발생하면 도 2에 점선으로 나타낸 바와 같이 랜딩 패드(14a)간 완전히 격리가 되지 않고 연결되는 브리지(bridge) 현상이 발생한다.
상기와 같은 종래 랜딩 패드를 구비한 반도체소자의 제조방법은 다음과 같은 문제가 있다.
장축방향의 임계치수(Critical Diemension:CD)가 작거나 폴리패드 식각시 언더 에치(Under etch)가 발생하면 도 2에 도시한 바와 같이 랜딩 패드간 완전히 격리가 되지 않고 연결되는 브리지(bridge)가 발생하는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 이웃하는 액티브영역에 형성된 랜딩 패드가 서로 연결되어 브리지가 발생되지 않도록 하기에 알맞은 랜딩 패드를 구비한 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래에 따른 랜딩 패드를 구비한 반도체소자의 제조방법을 도시한 단계적 평면도
도 2는 종래의 방법을 사용하여 제조하였을 때 랜딩 패드 브리지가 발생한 평면도
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단계적 평면도
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 필드영역 32 : 액티브영역
33 : 게이트전극 34 : 폴리패드
34a : 랜딩 패드 35 : 랜딩패드 마스크
상기와 같은 목적을 달성하기 위한 본 발명 랜딩 패드를 구비한 반도체소자의 제조방법은 액티브영역이 정의된 기판에 상기 액티브영역을 가로지르도록 일라인 방향을 갖고 일정간격을 갖는 복수개의 게이트전극을 형성하는 공정, 상기 게이트전극을 포함한 상기 기판상에 랜딩패드 형성용 반도체층을 증착하는 공정, 상기 게이트전극 사이에만 남도록 상기 반도체층을 연마하는 공정, 상기 반도체층상에 절연막과 감광물질을 증착/도포하는 공정, 상기 액티브영역을 포함한 상부 및 그 중앙부분에서 밖으로 돌출되어 'T'자 모양을 이루도록 상기 감광물질을 노광 및 현상해서 랜딩패드 마스크를 형성하는 공정, 상기 랜딩패드 마스크를 이용해서 상기 절연막을 식각해서 랜딩패드 캡절연막을 형성하는 공정, 상기 랜딩패드 마스크를 제거하는 공정, 상기 랜딩패드 캡절연막을 마스크로 상기 반도체층을 식각해서 상기 게이트전극 양측의 액티브영역에 서로 격리된 랜딩 패드를 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 랜딩 패드를 구비한 반도체소자의 제조방법에대하여 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단계적 평면도이다.
본 발명 랜딩 패드를 구비한 반도체소자의 제조방법은 도 3a에 도시한 바와 같이 필드영역(31)과 액티브영역(32)이 정의된 반도체기판의 필드영역에 필드절연막을 형성한다.
이때 액티브영역은 일라인 방향을 갖고 서로 일정 간격을 갖도록 복수개의 액티브영역이 구비되도록 정의되고, 이웃하는 타라인에 정의된 액티브영역은 일라인의 액티브영역들의 사이에 형성되도록 즉, 이웃하는 라인에 형성된 액티브영역은 서로 엇갈려서 배치되도록 정의되어 있다.
상기에서와 같이 폴리실리콘이나 금속층과 같이 도전성을 갖는 게이트전극 형성물질을 증착한 후에 게이트 형성 마스크를 이용하여 상기 게이트전극 형성 물질을 식각한다.
상기와 같은 게이트 형성 공정에 의해서 액티브영역에 직교하는 일라인 방향을 갖는 게이트전극(33)이 복수개 형성된다.
도면에는 도시되지 않았지만 상기에서 게이트전극 형성 물질 상에 질화막이나 산화막과 같은 하드 마스크막을 증착해서 게이트전극(33) 형성공정시 식각해서 게이트전극(33)의 상부에 적층되도록 게이트 캡절연막을 형성한다.
이후에 도면에는 나타나 있지 않지만 게이트전극 사이 및 양측의 액티브영역의 반도체기판내에 소오스/드레인 영역을 형성하고, 게이트전극(33) 양측면에 측벽스페이서를 형성한다.
이때 소오스/드레인영역은 측벽스페이서 형성전에는 저농도 이온을 주입하고 측벽스페이서 형성후에는 고농도 이온을 주입해서 LDD구조로 형성할 수 있다.
이때 게이트전극(33) 사이 및 양측의 액티브영역은 차후에 랜딩 패드가 형성될 영역이다.
다음에 랜딩 패드(Landing pad)를 형성하기 위해 게이트전극(33)을 포함한 전면에 폴리실리콘층을 증착한다.
이후에 화학적 기계적 연마공정으로 폴리실리콘층을 평탄화한다.
상기 평탄화 공정시 게이트전극(33)에 적층 형성된 하드 마스크막인 게이트 캡절연막까지 연마한다.
이에 의해서 도 3b에 도시한 바와 같이 게이트전극(33) 사이 및 그 양측에 일라인 방향을 갖는 폴리패드(34)가 형성된다.
다음에 폴리패드(34)를 포함한 전면에 LP 캡막(Landing Pad Cap Film)을 증착한 후에 LP 캡막상에 감광막을 도포하고, 노광 및 현상공정으로 상기 감광막을 도 3c에 도시한 바와 같이 'T'자 모양을 갖도록 선택적으로 패터닝 해서 랜딩 패드 마스크(35)를 형성한다.
이때 상기 감광막으로 형성된 랜딩 패드 마스크(35)는 액티브영역 상부 및 그 중앙부분에서 밖으로 돌출되어 'T'자 모양을 이룬다.
그리고 상기 선택적으로 패터닝된 랜딩 패드 마스크(35)를 이용해서 LP 캡막을 식각해서 'T'자 모양을 갖는 LP 캡막을 형성한다.
이후에 도 3d에 도시한 바와 같이 랜딩 패드 마스크(35)를 제거한 후 LP 캡막을 마스크로 폴리패드(34)를 중첩 정렬도의 공정 마진을 확보할 수 있도록 경사 식각한다.
상기 경사 식각은 수평면과 85도의 각을 이루도록 진행한다.
상기 공정에 의해서 게이트전극(33) 사이 및 그 양측의 소오스/드레인영역 상부 즉, 액티브영역 상부에 랜딩 패드(34a)가 형성된다.
도 3d에는 LP 캡막은 도시되지 않았다.
이때 이웃하는 액티브영역 상부의 랜딩 패드(34a) 즉, 장축 방향의 랜딩 패드(34a)간에 브리지 발생 없이 확실하게 격리된다.
상기와 같은 본 발명 랜딩 패드를 구비한 반도체소자의 제조방법은 다음과 같은 효과가 있다.
이웃하는 랜딩 패드간 장축 브리지(bridge) 발생없이 확실하게 격리된 랜딩 패드를 제조하기에 용이하다.
Claims (5)
- 액티브영역이 정의된 기판에 상기 액티브영역을 가로지르도록 일라인 방향을 갖고 일정간격을 갖는 복수개의 게이트전극을 형성하는 공정,상기 게이트전극을 포함한 상기 기판상에 랜딩패드 형성용 반도체층을 증착하는 공정,상기 게이트전극 사이에만 남도록 상기 반도체층을 연마하는 공정,상기 반도체층상에 절연막과 감광물질을 증착/도포하는 공정,상기 액티브영역을 포함한 상부 및 그 중앙부분에서 밖으로 돌출되어 'T'자 모양을 이루도록 상기 감광물질을 노광 및 현상해서 랜딩패드 마스크를 형성하는 공정,상기 랜딩패드 마스크를 이용해서 상기 절연막을 식각해서 랜딩패드 캡절연막을 형성하는 공정,상기 랜딩패드 마스크를 제거하는 공정,상기 랜딩패드 캡절연막을 마스크로 상기 반도체층을 식각해서 상기 게이트전극 양측의 액티브영역에 서로 격리된 랜딩 패드를 형성하는 공정을 포함함을 특징으로 하는 랜딩패드를 구비한 반도체소자의 제조방법.
- 제1항에 있어서,상기 랜딩패드용 반도체층은 폴리실리콘층을 이용함을 특징으로 하는 랜딩패드를 구비한 반도체소자의 제조방법.
- 제1항에 있어서,상기 랜딩 패드를 형성하기 위해 반도체층을 식각할 때 경사식각 방법을 사용함을 특징으로 하는 랜딩패드를 구비한 반도체소자의 제조방법.
- 제3항에 있어서,상기 경사식각은 수평면과 85도의 각을 이루도록 진행함을 특징으로 하는 랜딩패드를 구비한 반도체소자의 제조방법.
- 제1항에 있어서,상기 반도체층의 연마는 화학적 기계적 연마공정을 통하여 진행함을 특징으로 하는 랜딩패드를 구비한 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020009242A KR20030070201A (ko) | 2002-02-21 | 2002-02-21 | 랜딩 패드를 구비한 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020009242A KR20030070201A (ko) | 2002-02-21 | 2002-02-21 | 랜딩 패드를 구비한 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030070201A true KR20030070201A (ko) | 2003-08-29 |
Family
ID=19719379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020009242A KR20030070201A (ko) | 2002-02-21 | 2002-02-21 | 랜딩 패드를 구비한 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030070201A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9916979B2 (en) | 2016-04-25 | 2018-03-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing a semiconductor device |
-
2002
- 2002-02-21 KR KR1020020009242A patent/KR20030070201A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9916979B2 (en) | 2016-04-25 | 2018-03-13 | Samsung Electronics Co., Ltd. | Methods for manufacturing a semiconductor device |
| US10283360B2 (en) | 2016-04-25 | 2019-05-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1074694A (ja) | 半導体素子製造用コンタクトマスク | |
| JPH11312792A (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| KR100403629B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR20040083709A (ko) | 반도체 웨이퍼의 가장자리 칩들에 기인하는 결함들을제거하기 위한 반도체 공정 | |
| KR20030070201A (ko) | 랜딩 패드를 구비한 반도체소자의 제조방법 | |
| KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
| KR100334963B1 (ko) | 콘택 플러그를 갖는 반도체소자의 제조 방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100413483B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100329617B1 (ko) | 반도체소자의 제조방법 | |
| KR100348222B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100268796B1 (ko) | 반도체소자 제조방법 | |
| KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100365754B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100674898B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100370137B1 (ko) | 플랫 롬 셀의 어레이 및 그 제조방법 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR100244261B1 (ko) | 반도체 소자의 플러그 제조방법 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR100316527B1 (ko) | 플래시 메모리 제조방법 | |
| KR20040070482A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |