KR20060076661A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20060076661A
KR20060076661A KR1020040115424A KR20040115424A KR20060076661A KR 20060076661 A KR20060076661 A KR 20060076661A KR 1020040115424 A KR1020040115424 A KR 1020040115424A KR 20040115424 A KR20040115424 A KR 20040115424A KR 20060076661 A KR20060076661 A KR 20060076661A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
exposure mask
mask
active region
Prior art date
Application number
KR1020040115424A
Other languages
English (en)
Inventor
김영식
손민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040115424A priority Critical patent/KR20060076661A/ko
Publication of KR20060076661A publication Critical patent/KR20060076661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 연속패턴을 구비하는 제1노광마스크와 활성영역의 스페이스와 대응되는 광차단막 패턴을 구비하는 제2노광마스크를 사용하여 두 번의 마스크 공정으로 활성영역을 정의하기 위한 소자분리 영역 홈을 안정적으로 형성할 수 있도록 하였으므로, 고가의 장비를 추가로 설치하지 않고도 미세한 스페이스를 가지는 활성영역을 안정적으로 형성할 수 있어 소자의 고집적화에 유리하고, 제조 단가를 절감하며 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
활성영역, 노광마스크

Description

반도체소자의 제조방법 {Manufacturing method for semiconductor device}
도 1은 종래 기술에 따른 레이아웃도.
도 2a는 종래 KrF를 사용하여 형성된 패턴의 SEM 사진.
도 2b는 종래 ArF를 사용하여 형성된 패턴의 SEM 사진.
도 3a는 본 발명에 따른 제1노광마스크의 평면도.
도 3b는 본 발명에 따른 제2노광마스크의 평면도.
도 4a는 도 3a의 노광마스크를 사용하여 형성된 패턴의 SEM사진.
도 4b는 도 3b의 노광마스크를 사용하여 형성된 패턴의 SEM사진.
도 4c는 본 발명에 따른 형성된 패턴의 SEM사진.
도 5는 본 발명의 다른 실시예에 따른 제2노광마스크의 평면도.
도 6은 도 5의 제2노광마스크를 사용하여 형성된 패턴의 SEM 사진.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체기판 12 : 활성영역
20, 21, 30 : 노광마스크 22, 23, 32 : 투명기판
24, 25, 34 : 광차단막 패턴
본 발명의 반도체소자의 제조방법에 관한 것으로서, 특히 패턴간 공정마진이 적은 미세 소자에서 활성영역을 정의하기 위한 마스크 공정을 두차례 실시하여 소자의 고집적화에 유리하고, 공정 여유도가 증가되는 반도체소자의 제조방법에 과난 것이다.
최근의 반도체 장치의 고집적화 추세는 미세패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다.
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다.
또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
이러한 공정상의 노력뿐만 아니라 셀 배치 설계를 변화시켜 셀 면적을 축소시켜 고집적화를 이루려는 방법이 행해지고 있다.
도 1은 종래 기술에 따른 반도체소자의 레이 아웃도로서, 6F2 셀의 예이다.
먼저, 실리콘 웨이퍼 등의 반도체기판(10)상에 물결무늬 형상의 활성영역(12)들이 매트릭스 형상으로 배열되어있다. 여기서 상기 활성영역(12)은 1F의 폭과 IF의 스페이스로 형성되고, 인접 열과는 더 좁은 간격으로 형성된다. 즉 상기의 소자는 최소선폭이 F이면, 활성영역(12)의 간격이 워드라인 방향으로는 2F이고, 비트라인 방향으로는 약 30% 정도 더 적은 간격으로 형성되며, 전체적으로 하나의 활성영역(12)이 6F의 길이 공간을 차지하게 되어 단위 셀의 면적은 6F2를 가진다.
또한 물결무늬의 진폭은 1F 이다.
이러한 셀 배열 구조는 잡음억제 특성이 우수한 장점이 있으나, 셀 면적 감소에 한계가 있다.
상기와 같이 종래 기술에 따른 반도체소자의 제조방법은 물결무늬 형상의 활성영역을 형성하는 반도체소자에서 디자인 룰이 감소되는 것에 의해 패턴의 원활한 형성이 어려워지고 있으며, 도 2에서와 같이, KrF 장비 및 패턴 기술을 사용하여도, 매끄러운 패턴을 얻기 어렵고, 도 3에서와 같이, ArF를 사용하여도 패턴간 간격이 좁아 정확한 패턴 형성이 어려우며, 특히 공정여유도가 적은 장축 스페이스 패턴은 더욱 패턴 형성이 어려워 공정 수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 일차로 연속되는 물결무늬 패턴을 구비하는 제1마스크와, 활성영역간의 간격을 정의하기 위한 패턴을 구비하는 제2마스크를 사용하여 두 번의 마스크 공정을 진행하여 활성영역의 장축 패턴의 공정여유도를 증가시켜 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,
활성영역을 정의하기 위한 반도체소자의 제조방법에 있어서,
반도체기판상에 제1감광막을 도포하고, 한 방향으로 연속되는 광차단막 패턴 을 구비하는 제1노광마스크를 사용하여 노광 및 현상하여 한 방향으로 연속되는 제1감광막 패턴을 형성하는 공정과,
상기 제1감광막 패턴을 마스크로 상기 반도체기판을 식각하여 한 방향으로 연속되는 홈을 형성하고 상기 제1감광막 패턴을 제거하는 공정과,
상기 반도체기판 상에 제2감광막을 도포하고, 활성영역의 스페이스 부분과 대응되는 부분에 광차단막 패턴을 구비하는 제2노광마스크를 사용하여 노광 및 현상하여 제1감광막 패턴을 형성하는 공정과,
상기 제2감광막 패턴을 마스크로 반도체기판을 식각하여 소자분리 영역의 홈을 형성하는 공정을 구비함에 있다.
또한 본 발명의 다른 특징은, 상기 제2노광마스크의 광차단막 패턴이 라인 패턴이거나, 섬패턴이고, 상기 제2감광막 패턴 현상후 감광막 리플로우 공정을 진행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 제조에 사용되는 노광마스크들의 평면도로서, 물결무늬 형상의 활성영역을 형성하기 위한 노광마스크들이며, 제1노광마스크(20)는 투명기판(22)상에 한 방향으로 연장된 연속 물결무늬 형상의 광차단막 패턴(24)이 형성되어 있으며, (도 3a 참조), 제2노광마스크(21)는 투명기판(23)상에 상기 물결무늬 활성영역들 사이의 스페이서에 해당되는 부분을 가로지르는 직사각 형상의 광차단막 패턴(25)을 구비하고 있다.
따라서 이를 이용한 반도체소자의 제조방법을 살펴보면 다음과 같다.
먼저, 활성영역을 정의하기 위한 제1감광막을 반도체기판상에 도포하고, 제1노광마스크(20)를 사용하여 노광하고, 현상하면, 도 4a 형상의 물결무늬 패턴을 형성할 수 있으므로, 이러한 제1감광막 패턴을 마스크로 사용하여 반도체기판을 일차 식각하여 연속되는 홈을 형성한 후, 상기 제1감광막 패턴을 제거하고, 다시 반도체기판상에 제2감광막을 도포하고, 상기 제2노광마스크(21)를 사용하여 노광 및 현상하면, 도 4b 형상의 라인 패턴을 얻을 수 있으므로, 이러한 제2감광막 패턴을 사용하여 반도체기판을 이차 식각하여 도 4c 형상의 안정적인 패턴을 얻을 수 있다.
따라서 활성영역을 정의하기 위한 홈을 형성하고, 상기 홈을 소자분리 산화막을 메워 활성영역을 정의한다.
이는 섬패턴보다는 라인/스페이스 패턴의 공정여유도가 크기 때문이다.
도 5는 본 발명의 다른 실시예에 따른 노광마스크의 평면도로서, 제2노광마스크의 예이며, 제2노광마스크(30)는 투명기판(32)상에 섬패턴 형상의 광차단막 패턴(34)들이 형성되어 있으며, 상기 광차단막 패턴(34)들은 활성영역의 스페이스 영역과 대응되는 위치에 형성되어 있다.
따라서 도 3a의 제1노광마스크(20)를 사용하여 제1감광막 패턴을 일차 노광 및 현상하여 도 4a 형상의 패턴을 얻을 수 있으므로, 제1감광막 패턴을 마스크로 반도체기판을 식각하여 연속된 홈을 형성하고, 상기 제1감광막 패턴을 제거한 후, 제2감광막을 도 5의 제2노광마스크(30)를 사용하여 이차 노광 및 현상하여 제2감광막 패턴을 형성한 후, 감광막 리프로우 공정을 진행하여 반도체기판의 노출영역을 감소시키면, 도 6에 도시된 바와 같은 콘택 패턴 형상의 감광막 패턴을 형성할 수 있어 이를 마스크로 반도체기판을 식각하여 안정적인 소자분리 홈 패턴을 형성할 수 있다.
여기서 감광막 리플로우 공정은 도 3b의 노광마스크로도 실시할 수 있으며, KrF 장비로도 분해능 한계치 이하의 패턴을 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은, 연속패턴을 구비하는 제1노광마스크와 활성영역의 스페이스와 대응되는 광차단막 패턴을 구비하는 제2노광마스크를 사용하여 두 번의 마스크 공정으로 활성영역을 정의하기 위한 소자분리 영역 홈을 안정적으로 형성할 수 있도록 하였으므로, 고가의 장비를 추가로 설치하지 않고도 미세한 스페이스를 가지는 활성영역을 안정적으로 형성할 수 있어 소자의 고집적화에 유리하고, 제조 단가를 절감하며 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 활성영역을 정의하기 위한 반도체소자의 제조방법에 있어서,
    반도체기판상에 제1감광막을 도포하고, 한 방향으로 연속되는 광차단막 패턴을 구비하는 제1노광마스크를 사용하여 노광 및 현상하여 한 방향으로 연속되는 제1감광막 패턴을 형성하는 공정과,
    상기 제1감광막 패턴을 마스크로 상기 반도체기판을 식각하여 한 방향으로 연속되는 홈을 형성하고 상기 제1감광막 패턴을 제거하는 공정과,
    상기 반도체기판 상에 제2감광막을 도포하고, 활성영역의 스페이스 부분과 대응되는 부분에 광차단막 패턴을 구비하는 제2노광마스크를 사용하여 노광 및 현상하여 제1감광막 패턴을 형성하는 공정과,
    상기 제2감광막 패턴을 마스크로 반도체기판을 식각하여 소자분리 영역의 홈을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 제2노광마스크의 광차단막 패턴이 라인 패턴인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 제2노광마스크의 광차단막 패턴이 섬패턴인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제3항에 있어서, 상기 제2감광막 패턴 현상후 감광막 리플로우 공정을 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020040115424A 2004-12-29 2004-12-29 반도체소자의 제조방법 KR20060076661A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115424A KR20060076661A (ko) 2004-12-29 2004-12-29 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115424A KR20060076661A (ko) 2004-12-29 2004-12-29 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060076661A true KR20060076661A (ko) 2006-07-04

Family

ID=37168913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115424A KR20060076661A (ko) 2004-12-29 2004-12-29 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060076661A (ko)

Similar Documents

Publication Publication Date Title
US5573634A (en) Method for forming contact holes of a semiconductor device
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100597767B1 (ko) 노광 방법
KR20060076661A (ko) 반도체소자의 제조방법
KR100365559B1 (ko) 반도체소자의 제조방법
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR100284069B1 (ko) 반도체소자용 노광마스크 및 그 제조방법
KR20020046040A (ko) 반도체소자의 미세패턴 제조방법
KR100345367B1 (ko) 반도체소자의 제조방법
KR20030001560A (ko) 반도체소자의 콘택용 노광마스크
KR20090072669A (ko) 반도체소자의 콘택홀 형성방법
KR100597765B1 (ko) 반도체 소자의 제조방법
KR0172235B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100516746B1 (ko) 노광마스크의 제조방법
KR0137997B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100352010B1 (ko) 반도체소자의콘택용노광마스크
KR20060045265A (ko) 반도체소자의 미세 패턴 형성방법
KR100197654B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20030000125A (ko) 반도체소자의 비트라인 형성방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
KR100419971B1 (ko) 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법
KR20000045446A (ko) 반도체소자의 미세패턴 제조방법
KR20100001818A (ko) 반도체 소자의 형성 방법
KR20010037239A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination