KR100328902B1 - 데이타 기억 시스템 - Google Patents
데이타 기억 시스템 Download PDFInfo
- Publication number
- KR100328902B1 KR100328902B1 KR1019990000201A KR19990000201A KR100328902B1 KR 100328902 B1 KR100328902 B1 KR 100328902B1 KR 1019990000201 A KR1019990000201 A KR 1019990000201A KR 19990000201 A KR19990000201 A KR 19990000201A KR 100328902 B1 KR100328902 B1 KR 100328902B1
- Authority
- KR
- South Korea
- Prior art keywords
- encoded data
- blocks
- data
- memory bank
- memory
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title description 3
- 230000015654 memory Effects 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 239000004332 silver Substances 0.000 abstract 1
- 230000003936 working memory Effects 0.000 description 18
- 238000013507 mapping Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000013506 data mapping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
DVD로부터의 데이타를 기억시키는 종래의 뱅크 인터리브 방식(bank interleave scheme)에서는 뱅크 메모리의 사용 효율이 낮았다.
데이타 기록 디스크에 기억되고 각각 Y 바이트 길이를 갖는 복수의 부호화 데이타행을 판독하고 이 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 본 발명의 방법은 (i) Y≤2n×(2m+1)의 우변 2n×(2m+1)(여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고, 2개의 메모리 뱅크의 각각을 (2m+1)개의 블럭으로 나누고, 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와, (ii) 데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을 2n바이트 길이를 각각 갖는 (2m+1)개의 블럭으로 나누는 단계와, (iii) 복수의 부호화 데이타 행의 연속하는 블럭을 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고, 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는, 기억 단계를 포함한다.
Description
본 발명은 데이타 기억 시스템 및 데이타 기록 디스크 또는 DVD(Digital Video Disk)에 기록된 데이타의 오류를 곱셈 부호화 방식에 기초하여 정정하는 오류 정정 시스템에 관한 것이다.
DVD가 ROM (판독 전용 메모리) 또는 RAM (랜덤 억세스 메모리)로서 사용되어 왔다. DVD-ROM/RAM에서는, 데이타가 DVD로부터 판독될 때에 곱셈 부호화 방식에 기초하는 오류 정정이 행해지고, DVD-RAM에서는, 데이타가 새롭게 DVD에 기록될 때에 오류 정정 코드가 발생된다. 곱셈 부호화 방식의 사용은 DVD의 표준에 의해 규정되어 있다. 도 1을 참조하여 곱셈 부호화 방식에 대해 간단히 설명하면, 데이타는 k1×k2의 어레이로 배열되고, 오류 정정 코드 즉 PO(Parity-Outer Code)가 열(수직) 방향의 k1개의 데이타에 부가되고, 오류 정정 코드 즉 PI(Parity-Inner Code)가 행(수평) 방향의 k2개의 데이타에 부가된다. 데이타 및 오류 정정 코드 PO 또는 PI를 포함하는 그룹을 ECC 부호화 데이타라고 한다. k1개의 데이타 및 PO는 각 열의 k1개의 데이타의 오류 정정을 행하기 위해 추출되고, k2개의 데이타 및 PI는 각 행의 k2개의 데이타의 오류 정정을 행하기 위해 추출된다. DVD의 표준에 따르면, 행 방향의 한 행의 ECC 부호화 데이타의 길이 Y는 182 바이트로 규정되고, 이 182 바이트는 172 데이타·바이트 및 10 PI 바이트를 포함한다. Y×Z의 부호화 데이타는 ECC 블럭(1)이라고 한다. 길이 Z의 값은, DVD 상의 섹터의 수에 따라 결정된다. ECC 블럭의 하나의 예는 16의 섹터 S01 내지 S16을 포함하고, 각 섹터는 12의 부호화 데이타 행을 포함한다. 부호화 행 L01 내지 L12의 각각은 172의 데이타·바이트 및 10 바이트의 PI를 포함한다.
도 2는 DVD의 데이타 기록 트랙에 기록되어 있는 ECC 부호화 데이타를 나타낸다. 16의 PO 행은 16 섹터의 각각에 분배되어 있다. 예를 들면, 섹터 S01은 부호화 행 L01 내지 L12 및 하나의 PO 행(PO1)의 10개의 PO 바이트를 포함한다. 섹터 S01 내지 S16의 ECC 부호화 데이타는 DVD로부터 순차적으로 판독되고 작업용 메모리, 즉 DRAM(다이나믹 랜덤 억세스 메모리 : 2)에 기억되어 도 1의 ECC 블럭(1)이 조립된다. 오류 정정을 행하기 위해 DVD에 기억되어 있는 ECC 블럭(1)은 작업용 메모리(1)에 판독되고 버퍼링된다. k1×k2의 새로운 데이타가 DVD에 기록될 때에, 이들 데이타는 작업용 메모리(2)에 맵핑되고 그리고 새로운 오류 정정 코드 PO 및 PI가 발생되어 도 1에 도시된 ECC 블럭(1)을 완성한다. 본 명세서의 설명에서는, DVD로부터 판독된 부호화 데이타의 오류 정정에 적합하고, DVD로부터 판독된 부호화 데이타를 기억 즉 버퍼링하기 위한 메모리를 작업용 메모리라고 한다.
오류 정정 회로는 작업용 메모리(2)를 억세스하고, 열 방향으로 배열된 데이타 및 PO를 판독하여 이 열 방향의 데이타의 오류 정정을 행하고, 행 방향에 배열된 데이타 및 PI를 판독하여 이 행 방향의 데이타의 오류 정정을 행한다. 작업용 메모리에서의 행 방향의 어드레스는 연속적이고, 열 방향의 어드레스는 불연속적이다. 이 경우, 행 방향의 판독 동작은 비교적 고속으로 행해지지만, 열 방향의 판독 동작은 어드레스가 불연속이기 때문에 속도가 느리고, 이에 따라 작업용 메모리(2) 즉 DRAM의 억세스 속도가 저하되어 왔다. 이러한 문제점을 해결하기 위해 도 3에 도시된 바와 같은 뱅크 인터리브라고 불리는 방식이 사용되었다. 도 3은, 설명을 간단히 하기 위해 도 1의 섹터 S01의 부호화 데이타 행 L01 내지 L12의 부호화 데이타만을 기억하는 메모리·스페이스를 나타낸다. 메모리 뱅크(0) 및 메모리 뱅크(1)를 구성하는 2개의 DRAM 칩이 작업용 메모리로서 사용되고, 이 안에 DVD의 데이타 기록 트랙으로부터 판독된 ECC 부호화 데이타가 기억된다. 홀수행의 부호화 데이타는 뱅크(0)에 기억되고, 짝수행의 부호화 데이타는 뱅크(1)에 기억되고, 뱅크(0 및 1)로의 억세스는 이 분야에서 주지의 뱅크 인터리브 방식으로 행해지고, 이에 따라 외관상, DRAM 즉 뱅크(0 및 1)의 RAS-CAS 지연 및 프리차지 시간이 숨겨져 열 방향의 억세스 시간이 빠르게 보이게 된다.
그러나, 뱅크 인터리브가 불연속 어드레스의 방향 즉 열 방향으로만 행해지고 있는 상술된 종래의 뱅크 인터리브 방식은 다음과 같은 문제점이 생겼다. 즉, 행 방향의 부호화 데이타의 길이는 어드레스 회로를 간단히 하기 위해 2n으로 표현되는 길이로 선택되고, 그리고 행 방향의 부호화 데이타의 길이는 DVD 표준에 의해 182 바이트로 규정되어 있기 때문에, 행 방향으로 256 바이트의 길이를 갖는 메모리 뱅크(0 및 1)가 통상 사용되어 왔다. 이 경우, 행 방향의 256 바이트 중 182 바이트만이 사용되고, 그리고 나머지 74 바이트는 사용되지 않으므로, 행 방향에서의 사용 효율은 낮은 값, 즉 71%=182 바이트/256 바이트로 저하되었다.
본 발명의 목적은 작업용 메모리에 부호화 데이타를 맵핑하기 위한 개선된 뱅크 인터리브 방식을 사용하는 데이타 기억 시스템 및 오류 정정 시스템을 제공하는 것이고, 이에 따라 작업용 메모리의 억세스 시간을 감소시키지 않고 부가적으로는 주변 회로를 필요로 하지 않고 작업용 메모리의 사용 효율을 개선할 수 있다.
데이타 기록 디스크에 기억되고 각각 Y 바이트 길이를 갖는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 본 발명에 따르는 방법은,
(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고, 2개의 메모리 뱅크 각각을 (2m+1)개의 블럭으로 나누고, 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,
(ii) 데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 구비한 (2m+1) 개의 블럭으로 나누는 단계와,
(iii) 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고, 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 단계를 포함한다.
또한, (iv) 복수의 부호화 데이타 행을 조립하기 위해 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 단계를 더 포함하고, 한쪽 메모리 뱅크에 기억되어 있는 복수의 부호화 데이타 행의 연속하는 블럭이 순차적으로 억세스되고, 다른 쪽 메모리 뱅크에 기억되어 있는 복수의 부호화 데이타 행의 연속하는 블럭이 순차적으로 억세스되는 것을 특징으로 한다.
한쪽 메모리 뱅크의 실제 어드레스는 다른쪽 메모리 뱅크의 실제 어드레스와 동일한 것을 특징으로 한다.
데이타 기록 디스크에 직렬로 기억되고 각각 Y 바이트 길이를 가지며 또한 데이타 및 오류 정정 코드를 포함하는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키고, 상기 메모리 뱅크로부터 복수의 부호화 데이타 행 각각을 판독하고, 상기 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 본 발명에 따르는 오류 정정 방법은,
(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고, 2개의 메모리 뱅크의 각각을 (2m+1)개의 블럭으로 나누고, 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,
(ii) 데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 구비한 (2m+1) 개의 블럭으로 나누는 단계와,
(iii) 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고, 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 기억 단계,
(iv) 하나의 부호화 데이타 행의 (2m+1)개의 블럭을 판독하기 위해 2개의 메모리 뱅크를 교대로 억세스하는 단계와,
(v) 하나의 부호화 데이타 행의 데이타의 오류를 정정하는 단계를 포함한다.
데이타가 k1×k2의 어레이로 배열되고 (여기서, k1은 열 방향의 데이타의 개수이고, 그리고 k2는 행 방향의 바이트의 개수임), 오류 정정 코드 PO가 열 방향의 k1의 데이타에 부가되고, 오류 정정 코드 PI가 행 방향의 k2의 데이타에 부가되고, k2의 데이타 및 오류 정정 코드 PO를 포함하는 행 방향 중 하나의 부호화 데이타 행의 총 길이는 Y 바이트 길이로 규정되어 있는 곱셈 부호화 방식에 기초한 본 발명에 따르는 오류 정정 방법은,
(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고, 2개의 메모리 뱅크 각각을 (2m+1)개의 블럭으로 나누고, 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,
(ii) 복수의 부호화 데이타 행을 데이타 기록 디스크에 직렬로 기억시키는 단계와,
(iii) 데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 갖는 (2m+1) 개의 블럭으로 나누는 단계와,
(iv) 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고, 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는, 기억 단계와,
(v) k1의 데이타 및 오류 정정 코드 PO를 판독하기 위해 2개의 메모리 뱅크를 교대로 억세스하는 단계로서, 한쪽 메모리 뱅크의 (2m+1) 마다의 블럭이 억세스되고 다른쪽 메모리 뱅크의 (2m+1) 마다의 블럭이 억세스되는, 억세스 단계와,
(vi) 오류 정정 코드 PO에 기초하여 k1의 데이타의 오류를 정정하는 단계를 포함한다. 단계(v) 및 (vi)는 반복되는 것을 특징으로 한다.
또한, 하나의 부호화 데이타 행의 (2m+1)개의 블럭을 판독하기 위해 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 단계(vii)와,
하나의 부호화 데이타 행의 데이타의 오류를 정정하는 단계(viii)를 포함하는 것을 특징으로 한다. 단계(vii) 및 단계(viii)는 반복되는 것을 특징으로 한다.
데이타 기록 디스크에 기억되고 각각 Y 바이트 길이를 갖는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 본 발명에 따르는 데이타 기록 시스템은,
Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크로서, 2개의 메모리 뱅크의 각각은 (2m+1)개의 블럭으로 나누어지고 각 블럭의 길이는 2n바이트 길이인 2개의 메모리 뱅크와,
데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 갖는 (2m+1) 개의 블럭으로 나누고, 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 수단으로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭은 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 수단을 포함한다.
또한, 복수의 부호화 데이타 행을 조립하기 위해 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 수단을 더 포함하고, 상기 억세스 수단은 한쪽 메모리 뱅크에 기억되는 복수의 부호화 데이타 행의 연속하는 블럭을 순차적으로 억세스하고, 그리고 다른쪽 메모리 뱅크에 기억되어 있는 복수의 부호화 데이타 행의 연속하는 블럭을 순차적으로 억세스하는 것을 특징으로 한다.
데이타 기록 디스크에 직렬로 기억되고 각각 Y 바이트 길이를 가지며 또한 데이타 및 오류 정정 코드를 포함하는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키고, 상기 메모리 뱅크로부터 복수의 부호화 데이타 행 각각을 판독하고, 상기 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 본 발명에 따르는 오류 정정 시스템은,
Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크로서, 2개의 메모리 뱅크의 각각은 (2m+1)개의 블럭으로 나누어지고, 각 블럭의 길이는 2n바이트 길이인, 2개의 메모리 뱅크와,
데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 갖는 (2m+1)개의 블럭으로 나누고, 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 수단으로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭을 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키고, 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭을 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키는 수단과,
하나의 부호화 데이타 행의 (2m+1)의 블럭을 판독하기 위해 2개의 메모리 뱅크를 교대로 억세스하는 수단과,
하나의 부호화 데이타 행의 데이타의 오류를 정정하는 수단을 포함한다.
데이타가 k1×k2의 어레이로 배열되고 (여기서, k1은 열 방향의 데이타의 수이고, 그리고 k2는 행 방향의 바이트의 수임), 오류 정정 코드 PO가 열 방향의 k1의 데이타에 부가되고, 오류 정정 코드 PI가 행 방향의 k2의 데이타에 부가되고, k2의 데이타 및 오류 정정 코드 PO를 포함하는 행 방향의 하나의 부호화 데이타 행의 총 길이는 Y 바이트 길이로 규정되어 있는 곱셈 부호화 방식에 기초한 본 발명에 따르는 오류 정정 시스템은,
Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크로서, 2개의 메모리 뱅크의 각각은 (2m+1)의 블럭으로 나누어지고, 그리고 각 블럭의 길이는 2n바이트 길이인 2개의 메모리 뱅크와,
복수의 부호화 데이타 행을 데이타 기록 디스크에 직렬로 기억시키는 수단과,
데이타 기록 디스크로부터 직렬로 판독된 복수의 부호화 데이타 행 각각을 2n바이트 길이를 갖는 (2m+1)개의 블럭으로 나누고 복수의 부호화 데이타 행의 연속하는 블럭을 1블럭씩 2개의 메모리 뱅크에 교대로 기억시키는 수단으로서, 한쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭을 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키고, 그리고 다른쪽 메모리 뱅크에 할당된 복수의 부호화 데이타의 연속하는 블럭을 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키는 수단과,
k1데이타 및 오류 정정 코드 PO를 판독하기 위해 2개의 메모리 뱅크를 교대로 억세스하는 수단으로서, 한쪽 메모리 뱅크의 (2m+1) 마다의 블럭을 순차적으로 억세스하고, 다른쪽 메모리 뱅크의 (2m+1) 마다의 블럭을 순차적으로 억세스하는 수단과,
오류 정정 코드 PO에 기초하여 k1의 데이타의 오류를 정정하는 수단을 포함한다.
또한, 하나의 부호화 데이타 행의 (2m+1)개의 블럭을 판독하기 위해 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 수단과,
하나의 부호화 데이타 행의 데이타의 오류를 정정하는 수단을 포함하는 것을 특징으로 한다
도 1은 곱셈 부호화 방식의 개념도.
도 2는 데이타 기록 디스크에 기록된 ECC 부호화 데이타를 나타내는 도면.
도 3은 메모리 뱅크에 ECC 부호화 데이타를 기억시키기 위한 종래의 데이타·맵핑 방법의 문제점을 나타내는 도면.
도 4는 본 발명을 채용한 DVD 시스템을 도시하는 도면.
도 5는 본 발명에 따른, 도 1에 도시되어 있는 ECC 블럭(1)의 물리적 맵핑과, DVD로부터 판독된 ECC 부호화 데이타를 2개의 메모리 뱅크에 맵핑하기 위한 물리적 맵핑을 도시하는 도면.
도 6은 본 발명에 따르는 도 5의 ECC 부호화 데이타의 논리적 맵핑의 상세한 내용을 나타내는 도면.
도 7은 DVD로부터 판독된 ECC 부호화 데이타를 2개의 메모리 뱅크에 맵핑하기 위한 본 발명에 따르는 물리적 맵핑의 상세한 내용을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : DVD
12 : 스핀들 모터
13 : 판독 헤드
14 : 안내 바
15 : 판독 회로
16 : 디지탈 서보 프로세서
17 : 광 디스크 제어 장치
18 : SDRAM
19 : MPU
20 : 퍼스널 컴퓨터
21 : 포맷터
22 : MPU 인터페이스
23 : 버퍼 매니저
24 : 호스트 인터페이스
25 : SRAM 제어 장치
26, 27, 28 : SRAM
29 : 오류 정정 회로
도 4는 본 발명을 채용할 수 있는 DVD 시스템을 도시한다. 데이타 및 오류 정정 부호를 포함하는 ECC 부호화 데이타는 데이타 기록 디스크 또는 DVD11에 기억되어 있다. 이하 본 명세서에서 ECC 부호화 데이타를 부호화 데이타라고 하고, ECC 부호화 데이타의 데이타의 오류 정정을 부호화 데이타의 오류 정정이라고 한다. 스핀들 모터(12)는 DVD11을 회전시킨다. 안내 바(14) 상에서 이동되는 판독 헤드(13)는 DVD11 상의 부호화 데이타 및 서보 정보를 판독하고, 이들을 판독 회로(15)로 보낸다. 판독 회로(15)는 부호화 데이타 및 서보 정보를 광 디스크 제어 회로(17)의 포맷(21)으로 보낸다. 1 바이트의 데이타는 DVD 상에서 16 비트로 표현된다. 포맷(21)은 16피트의 데이타를 이 분야에서 EFM 플러스·디코드라고 하는 변환 방식에 따라 1 바이트의 데이타로 변환한다. 포맷(21)은, 데이타의 선두를 나타내는 32비트의 싱크 패턴을 검출함으로써 부호화 데이타를 1행분의 182 바이트의 길이로 단락하고, 이것을 버퍼 매니저(12)로 보낸다. 광 디스크 제어 회로(17)의 상세한 내용에 대해서는 후술하겠다. 디지탈 서보 프로세서(16)는 광 디스크 제어 회로(17)로부터 보내지는 제어 정보에 기초하여 스핀들 모터(12) 및 판독 헤드(13)를 제어한다. 512K 바이트의 SDRAM(동기형 DRAM)이 광 디스크 제어 회로(17)에 접속되고, DVD11로부터 판독된 부호화 데이타를 기억시키기 위한 작업용 메모리로서 사용된다. MPU19는, DVD 메모리 시스템의 판독 동작을 제어하기 위해 MPU 인터페이스(22)에 접속되어 있다. 곱셈 부호화 방식에 의해 광 디스크 제어 회로(17)에 의해 정정된 데이타는, 호스트 인터페이스(24)를 통해 퍼스널 컴퓨터(20)로 보내진다.
본 발명은 PO (패리티 외측 코드) 및 PI (패리티 내측 코드)를 사용하는 곱셈 부호화 방식에 따라, 행 및 열 방향으로 배열된 데이타의 오류를 정정한다. 도 1에 대해 설명한 바와 같이, PO는 열 방향의 데이타의 오류를 정정하기 위해 사용되고, 그리고 PI는 행 방향의 데이타의 오류를 정정하기 위해 사용된다. 본 발명은, DVD11로부터 판독된 부호화 데이타를 기억시키기 위한 작업용 메모리로서 2개의 메모리 뱅크(0 및 1)를 사용한다. 도 4에 도시된 SDRAM18이 뱅크(0 및 1)로서 사용된다. 뱅크(0 및 1)는 뱅크 인터리브 방식으로 억세스된다. 본 발명은 작업용 메모리의 억세스 속도를 저하시키지 않고 그리고 부가적인 주변 회로를 필요로 하지 않고 작업용 메모리의 사용 효율을 개선하기 위해 도 5에 도시된 맵핑 방식을 사용한다. 도 5는 도 1의 ECC 블럭(1)의 논리적 맵핑과, DVD11로부터 판독된 부호화 데이타를 2개의 메모리 뱅크(0 및 1)에 맵핑하는 물리적 맵핑을 나타낸다. 도 5에 도시된 182 바이트의 길이는 도 1 및 2의 182 바이트의 길이에 대응하고, 그리고 도 5의 부호화 데이타 행 LO1 내지 L04는 도 1 및 2의 섹터 S01의 부호화 데이타 행 L01 내지 L04에 대응한다. 설명을 간략화하기 위해, 부호화 데이타 행 LO1 내지 L04만이 도 5에 도시되어 있다.
본 발명은 2개의 뱅크(0 및 1)를 사용하고, 그리고 뱅크(0 및 1)의 각각은 홀수개의 블럭으로 나누어져 있고, 그리고 각 블럭은 행 방향에서 동일한 길이를 갖는다. 뱅크(0 및 1)의 행 방향의 합계의 길이 및 각 블럭의 길이는 다음식에 따라 결정된다.
Y≤2n×(2m+1)
여기서, Y는 1 부호화 데이타 행의 부호화 데이타의 길이, 즉 바이트의 수(182 바이트)이고, 그리고 n 및 m은 각각 양의 정수이다. 뱅크(0 및 1)의 행 방향의 합계의 길이, 즉 바이트 총 수는 [2n×(2m+1)]에 의해 표현되고, 하나의 블럭의 행 방향의 길이, 즉 바이트의 총 수는 (2n)으로 표현되고, 블럭의 수는 (2m+1)에 의해 표현된다. 도 6 및 7을 참조하여 후술하는 바와 같이, 동기형 DRAM의 뱅크 인터리브 방식의 이점을 이용하기 위해서는 블럭의 최소의 길이가 8바이트로 선택되므로, 3이상의 수 n이 사용된다. 도 3에 도시된 종래의 배열에서의 사용 효율 71%를 개선하기 위해, 수 'n' 및 'm'의 여러종류의 조합을 사용할 수 있다. 80%보다도 높은 사용 효율을 실현하기 위해 다음에 도시된 바와 같은 수 'n' 및 'm'의 조합을 사용하는 것이 바람직하다.
n 및 m의 값 사용 효율
케이스1 : 182 ≤ 8 × 23 = 184 (n=3, m=11) 182/184 = 98.9%
케이스2 : 182 ≤ 8 × 25 = 200 (n=3, m=12) 182/200 = 91.0%
케이스3 : 182 ≤ 16 × 13 = 208 (n=4, m=6) 182/208 = 87.5%
케이스4 : 182 ≤ 32 × 7 = 224 (n=5, m=3) 182/224 = 81.3%
케이스5 : 182 ≤ 64 × 3 = 192 (n=6, m=1) 182/192 = 94.8%도 5, 6 및 7은 케이스 5를 사용한 실시예를 나타낸다. 여기서, 뱅크(0 및 1) 각각의 행 방향에서의 총 길이는 192 바이트이고, 뱅크(0 및 1) 각각의 블럭의 수는 3이고, 그리고 3개의 블럭 각각의 길이는 64 바이트이다. 도 5의 논리 맵핑의 상세한 내용은 도 6에 도시되어 있고, 그리고 도 5의 뱅크(0 및 1)의 물리적 맵핑의 상세한 내용은 도 7에 도시되어 있다. 광 디스크 제어 장치(17)의 버퍼 매니저(23)는 SDRAM(18) 즉 뱅크(0 및 1)에의 부호화 데이타의 기록 동작과, SDRAM(18)로부터의 부호화 데이타의 판독 동작을 제어한다.
도 5의 논리 맵핑은 부호화 데이타 행 L01 내지 L04가 각각 64 바이트를 포함하는 3개의 블럭으로 나누어져 있고, 그리고 광 디스크 제어 장치(17)의 버퍼 매니저(23)의 제어하에 부호화 데이타 행 L01의 제1 블럭은 메모리 뱅크(0)의 블럭 A0에 기억되고, 부호화 데이타 행 L01의 제2 블럭은 메모리 뱅크(1)의 블럭 B0에 기억되고, 부호화 데이타 행 L01의 제3 블럭은 메모리 뱅크(0)의 블럭 A1에 기억되고, 부호화 데이타 행 L02의 제1 블럭은 뱅크(1)의 블럭 B1에 기억되고, 부호화 데이타 행 L02의 제2 블럭은 뱅크(0)의 블럭 A2에 기억되고, 그리고 부호화 데이타 행L02의 제3 블럭은 뱅크(1)의 블럭 B2에 기억되고, 그리고 이하 동일한 기억이 행해지는 것을 나타낸다. 부호화 데이타 행 L01의 오류 정정은 뱅크(0)의 블럭 A0, 뱅크(1)의 블럭 B0, 및 뱅크(0)의 블럭 A1을 교대로 추출함에 따라 행해진다. 열 방향에서의 오류 정정은 블럭 A0, 블럭 B1, 블럭 A3, 블럭 B4···를 교대로 추출함에 따라 행해진다. 더욱 구체적으로 말하면, 도 6 및 7에 도시되어 있듯이, 64 바이트의 블럭은 8개의 데이타 억세스 유닛(즉, 데이타 억세스 단위)으로 나뉘어져 있고, 그리고 각 데이타 억세스 유닛은 8 바이트의 길이를 갖는다. 데이타 억세스 유닛의 8 바이트의 길이는 다음과 같은 이유에 따라 선택되고 있다. 열 방향에서의 오류 정정에서는, 도 1에 도시되어 있는 섹터 S01 내지 S16 및 PO 각각의 일부분이 버퍼 매니저(23)에 의해 뱅크 인터리브 방식으로 순차적으로 추출된다. 이들 부분 즉 섹터 S01 내지 S16 및 PO 행의 데이타 억세스 유닛 1A, 2A, 3A, 4A, ···는, 버퍼 매니저(23)에 의해 순차적으로 추출된다. 도 5 및 6에는 데이타 억세스 유닛(1A 내지 4A)만이 도시되어 있고, 나머지 섹터 및 P0의 이러한 데이타 억세스 유닛이 열 방향의 부호화 데이타의 오류 정정을 행하기 위해 추출되는 것에 주목한다 데이타 억세스 유닛 1A, 2A, 3A, 4A, ···를 추출하기 위한 뱅크(0 및 1)의 외관 상의 억세스 시간을 짧게 하기 위해, 하나의 데이타 억세스 유닛의 판독을 4회의 억세스 동작에 의해 행하는 것이 필요하므로, 도 6에 도시되어 있듯이 2 바이트×4=8 바이트의 길이가 하나의 데이타 억세스 유닛의 길이로서 사용된다.
A: 부호화 데이타의 기억 동작 :
상술된 바와 같이, DVD11에 기억되어 있는 섹터 S01 내지 S16 각각의 부호화 데이타 및 PO는 광 디스크 제어 장치(17)의 버퍼 매니저(23)의 제어하에, 판독 헤드(13)에 의해 순차적으로 판독되어 메모리 뱅크(0 및 1) 즉 작업용 메모리에 기억된다. 도 6 및 7과 다음 표 1에 나타낸 바와 같이 부호화 데이타 행 L01의 데이타 억세스 유닛(1A 내지 1H)을 포함하는 제1 블럭은 뱅크(0)의 블럭 A0의 실제 어드레스 (0 내지 28)에 기억되고, 부호화 데이타 행 L01의 데이타 억세스 유닛 1I 내지 1P를 포함하는 제2 블럭은 뱅크(1)의 블럭 B0의 실제 어드레스(0 내지 28)에 기억되고, 데이타 억세스 유닛 1Q 내지 1W를 포함하는 제3 블럭은 뱅크(0)의 블럭 A1의 실제 어드레스(32 내지 60)에 기억되고, 아래와 같은 기억이 행해진다.
| 뱅크 | 뱅크의 실제 어드레스 | ||
| 행 L01 | #1 블럭 | 0 | 0-28 |
| #2 블럭 | 1 | 0-28 | |
| #3 블럭 | 0 | 32-60 | |
| 행 L02 | #1 블럭 | 1 | 32-60 |
| #2 블럭 | 0 | 64-92 | |
| #3 블럭 | 1 | 64-92 | |
| 행 L03 | #1 블럭 | 0 | 96-124 |
| #2 블럭 | 1 | 96-124 | |
| #3 블럭 | 0 | 128-156 | |
| 행 L04 | #1 블럭 | 1 | 128-156 |
| #2 블럭 | 0 | 160-188 | |
| #3 블럭 | 1 | 160-188 |
이와 같이 함으로써, 도 7과 같이 동일한 실제 어드레스가 할당되어 있는 2개의 뱅크(0 및 1)는 홀수 블럭, 예를 들면, 3개의 블럭으로 각각 나누어져 있고, 그리고 2개의 뱅크 각각의 블럭 예를 들면, A0, A1, A2, ···그리고 B0, B1, B2, ···는 각 뱅크 내에서 순차적으로 배열되어 있다. 따라서, DVD11로부터 판독된각 부호화 데이타 행의 부호화 데이타는 3개의 블럭으로 나누어지고, 그리고 이들 복수행의 부호화 데이타의 연속하는 블럭은 2개의 뱅크(0 및 1)에 1블럭씩 교대로 기억되고, 여기서 뱅크(0)에 할당된 부호화 데이타의 연속 블럭, 예를 들면 부호화 데이타 행 L01의 #1블럭, 부호화 데이타 행 LO1의 #3블럭, 부호화 데이타 행 L02의 #2블럭, ···은 뱅크(0)의 실제 어드레스의 순으로 배치된 연속하는 블럭, 즉 블럭 A0, A1, A2···에 각각 기억되고, 그리고 뱅크(1)에 할당된 부호화 데이타의 연속 블럭, 예를 들면 부호화 데이타 행 L01의 #2블럭, 부호화 데이타 행 L02의 #1블럭, 부호화 데이타 행 L02의 #3블럭, ···은 뱅크(1)의 실제 어드레스의 순으로 배치된 연속하는 블럭, 즉 블럭 B0, B1, B2···에 각각 기억된다.
다음 표 2는 광 디스크 제어 장치(17)의 버퍼 매니저(23)에 의해 취급되는 논리 어드레스와, 뱅크(0 및 1)를 각각 구성하는 SDRAM(18)의 실제 어드레스를 각각 나타낸다. 각각 512K 바이트의 용량을 갖는 뱅크(0 및 1)가 사용되므로, 뱅크(0 또는 1)를 억세스하는데 어드레스선 A1 내지 A18이 사용된다.
버퍼 매니저(23)에 의해 취급되는 논리 어드레스와 뱅크(0 및 1)의 실제 어드레스 사이의 관계를 설명하면, 논리 어드레스(0)는 뱅크(0)의 실제 어드레스(0)에 대응하고, 논리 어드레스(31)는 뱅크(0)의 실제 어드레스(31)에 대응하고, 논리 어드레스(32)는 뱅크(1)의 실제 어드레스(0)에 대응하고, 논리 어드레스(63)는 뱅크(1)의 실제 어드레스(31)에 대응하고, 논리 어드레스(64)는 뱅크(0)의 실제 어드레스(32)에 대응하고, 논리 어드레스(95)는 뱅크(0)의 실제 어드레스(63)에 대응하고, 논리 어드레스(96)는 뱅크(1)의 실제 어드레스(32)에 대응하고, 논리 어드레스(192)는 뱅크(0)의 실제 어드레스(96)에 대응하고, 그리고 논리 어드레스(288)는 뱅크(1)의 실제 어드레스(128)에 대응한다. 표 2로부터 분명히 알 수 있듯이, 실제 어드레스로부터 논리 어드레스로의 변환은 뱅크를 나타내는 비트를 BANK SEL 비트로서 비트 A5와 비트 A6 사이에 삽입함으로써 행해진다.
B : 부호화 데이타의 판독 및 오류 정정 동작 :
광 디스크 제어 장치(17)의 버퍼 매니저(23)의 제어하에, 뱅크(0 및 1) 내의 부호화 데이타는 뱅크 인터리브 방식으로 교대로 판독되어, 열 방향 및 행 방향의 부호화 데이타의 오류가 정정된다.
B-1 : 열 방향의 부호화 데이타의 판독 및 오류 정정 동작 :
열 방향의 오류의 정정에서, 열 방향으로 배열되어 있는 도 1의 섹터 SO1 내지 S16 및 PO의 각각의 데이타 억세스 유닛이, 이하에 도시된 바와 같이 버퍼 매니저(23)에 의해 뱅크 인터리브 방식으로 순차적으로 추출된다. 광 디스크 제어 장치(17)의 오류 정정 회로(29)가 섹터 S01 내지 S16 및 PO의 행의 데이타 억세스 유닛 1A, 2A, 3A, 4A, ···를 포함하는 제1 열의 부호화 데이타의 오류 정정을 행하는 것으로 한다. 데이타 억세스 유닛 1A, 2A, 3A, 4A, ···의 논리 어드레스와 뱅크의 실제 어드레스와의 관계는 다음과 같다.
| 데이타 억세스 유닛 | 논리 어드레스 | 실제 어드레스 | 뱅크 |
| 1A | 0 | 0 | 0 |
| 2A | 96 | 32 | 1 |
| 3A | 192 | 96 | 0 |
| 4A | 288 | 128 | 1 |
| . | . | . | . |
| . | . | . | . |
논리 어드레스는 제1 데이타 억세스 유닛(1A)의 논리 어드레스에 값 '96'을 순차 가산함으로써 얻을 수 있고, 이에 따라 열 방향에서의 뱅크(0 및 1)의 어드레스 동작이 간략화되고, 그리고 논리 어드레스로부터 실제 어드레스로의 변환은 추가의 주변 회로를 필요로 하지 않고 버퍼 매니저(23) 내에서 행해지는 것이 분명하다. 버퍼 매니저(23)는 표 3에 나타내져 있는 순서로 뱅크(0 및 1)를 뱅크 인터리브 방식으로 교대로 억세스함으로써 제1열의 부호화 데이타의 데이타 억세스 유닛의 판독 동작을 행한다. 이와 같이 함으로써, 섹터 S01 내지 S16과 PO의 각 행의 데이타 억세스 유닛(1A, 2A, 3A, 4A, ···)을 포함하는 제1열의 부호화 데이타가 뱅크(0 및 1)로부터 교대로 판독되고, 그리고 SRAM 제어 장치(25)를 통해 제1 SRAM(26)에 기억된다. 3개의 SRAM(26, 27 및 28)은 이하에 진술된 바와 같이 파이프·라인 방식으로 동작한다. 더욱 구체적으로 설명하면, 제1 사이클에서 데이타 억세스 유닛(1A, 2A, 3A, 4A, ···)을 포함하는 제1열의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제1 SRAM(26)에 기억되어 조립된다. 제2 사이클에서, SRAM(26) 내의 제1열의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제1열의 데이타의 오류가 정정되고, 그리고 데이타 억세스 유닛(1B, 2B, 3B,4B, ···)을 포함하는 제2열의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제2 SRAM(27)에 기억되고 조립된다. 제3 사이클에서, 제1열의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제1 SRAM(26)으로 복귀되어 이 SRAM(26) 내의 원래의 데이타를 갱신하고, SRAM(27) 내의 제2열의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제2열의 데이타의 오류가 정정되고, 그리고 데이타 억세스 유닛(1C, 2C, 3C, 4C, ···)을 포함하는 제3열의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제3 SRAM(28)에 기억되고 조립된다. 제4 사이클에서, SRAM(26) 내의 제1열의 정정된 부호화 데이타는 SRAM 제어 장치(25) 및 버퍼 매니저(23)를 통해 뱅크(0 및 1)에 재기록되고, 이에 따라 제1열의 데이타의 오류가 정정되고, 제2열의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제2 SRAM(27)로 복귀되어 이 SRAM(27) 내의 원래의 데이타를 갱신하고, 그리고 SRAM(28) 내의 제3열의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제3열의 데이타의 오류가 정정된다. 제5 사이클에서, 데이타 억세스 유닛(1D, 2D, 3D, 4D, ···)을 포함하는 제4열의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제1 SRAM(26)에 기억되어 조립되고, SRAM(27) 내의 제2열의 정정된 부호화 데이타는 SRAM 제어 장치(25) 및 버퍼 매니저(23)를 통해 뱅크(0 및 1)에 재기록되고, 이에 따라 제2열의 데이타의 오류가 정정되고, 그리고 제3열의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제3 SRAM(28)로 복귀되어 이 SRAM(28) 내의 원래의 데이타를 갱신하여 이 제3열의 데이타의 오류가 정정된다. 이와 같이 함으로써, 열 방향의 오류 정정은, 데이타 억세스 유닛(1W, 2W, 3W, 4W, ···)을 포함하는 마지막 열의 부호화 데이타의 오류 정정이 완료할 때까지 계속된다. 마지막 열의 데이타 억세스 유닛(1W, 2W, 3W, 4W, ···)의 각각은 6 바이트만을 포함하고, 그리고 버퍼 매니저(23)의 제어하에 6 바이트만이 SRAM(26)으로 보내지는 것에 주목한다. 더욱 구체적으로 말하면, 버퍼 매니저(23)는 뱅크(0 및 1)로부터 판독되는 부호화 데이타의 바이트의 수를 계수하는 카운터를 포함하고, 이에 따라 마지막 열의 데이타 억세스 유닛의 6 바이트만이 제1 SRAM(26)으로 보내진다.
B-2 : 행 방향의 부호화 데이타의 판독 및 오류 정정 동작 :
각 부호화 데이타 행 L01, L02, L03, L04, ···의 부호화 데이타의 오류를 정정하는 행 방향의 오류 정정에서, 버퍼 매니저(23)는 표 1에 나타낸 실제 어드레스를 사용하여 뱅크(0 및 1)로부터 각 부호화 데이타 행을 판독하고, 그리고 각 부호화 데이타 행의 오류 정정은 파이프·라인 방식으로 행해진다. 더욱 구체적으로 설명하면, 제1 사이클에서, 제1 행 L01의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제1 SRAM(26)에 기억되고 조립된다. 제2 사이클에서 SRAM(26) 내의 제1 행 L01의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제1행 L01의 데이타의 오류가 정정되고, 그리고 제2 행 L02의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제2 SRAM(27)로 기억되고 조립된다. 제3 사이클에서, 제1행 L01의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제1 SRAM(26)으로 복귀되어 이 SRAM(26) 내의 원래의 데이타를 갱신하고, SRAM(27) 내의 제2 행 L02의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제2 행 L02의 데이타의 오류가 정정되고, 그리고 제3 행 L03의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제3 SRAM(28)에 기억되고 조립된다. 제4 사이클에서, SRAM(26) 내의 제1 행 L01의 정정된 부호화 데이타는 SRAM 제어 장치(25) 및 버퍼 매니저(23)를 통해 뱅크(0 및 1)에 재기록되고, 이에 따라 제1행 L01의 데이타의 오류가 정정되고, 제2행 L02의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제2SRAM(27)로 복귀되어 이 SRAM(27) 내의 원래의 데이타를 갱신하고, 그리고 SRAM(28) 내의 제3 행 L03의 부호화 데이타는 SRAM 제어 장치(25)를 통해 오류 정정 회로(29)로 보내져 이 제3 행 L03의 데이타의 오류가 정정된다. 제5 사이클에서, 제4 행 L04의 부호화 데이타가 뱅크(0 및 1)로부터 추출되어 제1 SRAM(26)에 기억되어 조립되고, SRAM(27) 내의 제2 행 L02의 정정된 부호화 데이타는 SRAM 제어 장치(25) 및 버퍼 매니저(23)를 통해 뱅크(0 및 1)에 재기록되고, 이에 따라 제2행 L02의 데이타의 오류가 정정되고, 그리고 제3행 L03의 정정된 부호화 데이타는 오류 정정 회로(29)로부터 제3 SRAM(28)로 복귀되어 이 SRAM(28) 내의 원래의 데이타를 갱신하여 이 제3행 L03의 데이타의 오류가 정정된다. 이와 같이 함으로써, 행 방향의 오류 정정은 도 1에 도시되어 있는 마지막 행 PO16의 부호화 데이타의 오류 정정이 완료할 때까지 연속적으로 행해진다.
열 방향 및 행 방향의 상술된 오류 정정 동작은 오류 정정의 정밀도를 높이기위해 적어도 1회 반복된다. 시간이 있으면 열 방향 및 행 방향의 오류 정정 동작을 복수회 반복하는 것이 바람직하다. 오류 정정 후에, 버퍼 매니저(23)는 표 1의 실제 어드레스를 사용하여 뱅크(0 및 1)의 정정된 데이타를 판독하고, 그리고 이들을 호스트 인터페이스(24)를 통해 퍼스널 컴퓨터(20)로 보낸다.
본 발명은 작업용 메모리의 억세스 시간을 감소시키지 않고 그리고 부가적으로는 주변 회로를 필요로 하지 않고 작업용 메모리의 사용 효율을 개선할 수 있다.
Claims (13)
- 데이타 기록 디스크에 기억되고 각각 Y 바이트 길이를 갖는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 방법에 있어서,(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고 상기 2개의 메모리 뱅크 각각을 (2m+1)개의 블럭으로 나누고 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,(ii) 상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을 2n바이트 길이를 각각 갖는 (2m+1)개의 블럭으로 나누는 단계와,(iii) 상기 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 기억 단계를 포함하는 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 방법.
- 제1항에 있어서,(iv) 상기 복수의 부호화 데이타 행을 조립하기 위해 상기 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 단계를 더 포함하고, 상기 한쪽 메모리 뱅크에 기억되어 있는 상기 복수의 부호화 데이타 행의 연속하는 블럭이 순차적으로 억세스되고 상기 다른쪽 메모리 뱅크에 기억되어 있는 상기 복수의 부호화 데이타 행의 연속하는 블럭이 순차적으로 억세스되는 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 방법.
- 데이타 기록 디스크에 직렬로 기억되고 각각이 Y 바이트 길이를 가지며 또한 데이타 및 오류 정정 코드를 포함하는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키고, 상기 메모리 뱅크로부터 상기 복수의 부호화 데이타 행 각각을 판독하고, 상기 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 오류 정정 방법에 있어서,(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고 상기 2개의 메모리 뱅크 각각을 (2m+1)개의 블럭으로 나누고 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,(ii) 상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을 2n바이트 길이를 각각 갖는 (2m+1)개의 블럭으로 나누는 단계와,(iii) 상기 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 기억 단계와,(iv) 하나의 부호화 데이타 행의 상기 (2m+1)개의 블럭을 판독하기 위해 상기 2개의 메모리 뱅크를 교대로 억세스하는 단계와,(v) 상기 하나의 부호화 데이타 행의 데이타의 오류를 정정하는 단계를 포함하는 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 오류 정정 방법.
- 데이타가 k1×k2의 어레이로 배열되고 (여기서, k1은 열 방향의 데이타 개수이고, 그리고 k2는 행 방향의 바이트 개수임), 오류 정정 코드 PO가 상기 열 방향의 k1의 데이타에 부가되고, 오류 정정 코드 PI가 상기 행 방향의 k2의 데이타에 부가되고, 상기 k2의 데이타 및 상기 오류 정정 코드 PO를 포함하는 상기 행 방향의 하나의 부호화 데이타 행의 총 길이는 Y 바이트 길이로 규정되어 있는 곱셈 부호화 방식에 기초한 오류 정정 방법에 있어서,(i) Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크를 설정하고 상기 2개의 메모리 뱅크 각각을 (2m+1)개의 블럭으로 나누고 각 블럭의 길이를 2n바이트 길이로 설정하는 단계와,(ii) 상기 복수의 부호화 데이타 행을 데이타 기록 디스크에 직렬로 기억시키는 단계와,(iii) 상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 갖는 (2m+1)개의 블럭으로 나누는 단계와,(iv) 상기 복수의 부호화 데이타 행의 연속하는 블럭을, 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 단계로서, 한쪽 메모리 뱅크로 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되는 기억 단계와,(v) 상기 k1의 데이타 및 상기 오류 정정 코드 PO를 판독하기 위해 상기 2개의 메모리 뱅크를 교대로 억세스하는 단계로서, 상기 한쪽 메모리 뱅크의 (2m+1)마다의 블럭이 억세스되고 상기 다른쪽 메모리 뱅크의 (2m+1) 마다의 블럭이 억세스되는 억세스 단계와,(vi) 상기 오류 정정 코드 P0에 기초하여 상기 k1의 데이타의 오류를 정정하는 단계를 포함하는 곱셈 부호화 방식에 기초한 오류 정정 방법.
- 제4항에 있어서,상기 단계(v) 및 단계 (vi)는 반복되는 곱셈 부호화 방식에 기초한 오류 정정 방법.
- 데이타 기록 디스크에 기억되고 각각 Y 바이트 길이를 갖는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 시스템에 있어서,Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크- 상기 2개의 메모리 뱅크의 각각은 (2m+1)개의 블럭으로 나누어지고 각 블럭의 길이는 2n바이트 길이임-와,상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 각각 갖는 (2m+1)개의 블럭으로 나누고, 상기 복수의 부호화 데이타 행의 연속하는 블럭을 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 수단- 한쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억되고 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭은 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억됨-을 포함하는 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 시스템.
- 제7항에 있어서,상기 복수의 부호화 데이타 행을 조립하기 위해 상기 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 수단을 더 포함하고, 상기 억세스 수단은 상기 한쪽 메모리 뱅크에 기억되어 있는 상기 복수의 부호화 데이타 행의 연속하는 블럭을 순차적으로 억세스하고 상기 다른쪽 메모리 뱅크에 기억되어 있는 상기 복수의 부호화 데이타 행의 연속하는 블럭을 순차적으로 억세스하는 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 시스템.
- 제8항에 있어서,상기 한쪽 메모리 뱅크의 실제 어드레스(real address)는 상기 다른쪽 메모리 뱅크의 실제 어드레스와 동일한 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키는 시스템.
- 데이타 기록 디스크에 직렬로 기억되고 각각이 Y 바이트 길이를 가지며 또한 데이타 및 오류 정정 코드를 포함하는 복수의 부호화 데이타 행을 판독하고, 상기 복수의 부호화 데이타 행을 메모리 뱅크에 기억시키고, 상기 메모리 뱅크로부터 상기 복수의 부호화 데이타 행 각각을 판독하고, 상기 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 오류 정정 시스템에 있어서,Y≤2n×(2m+1)의 우변 2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크로서, 상기 2개의 메모리 뱅크의 각각은 (2m+1)개의 블럭으로 나누어지고, 각 블럭의 길이는 2n바이트 길이인, 상기 2개의 메모리 뱅크와,상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을, 2n바이트 길이를 갖는 (2m+1)개의 블럭으로 나누고, 상기 복수의 부호화 데이타 행의 연속하는 블럭을 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 수단으로서, 한쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭을 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키고, 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭을 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키는 기억 수단과,하나의 부호화 데이타 행의 상기 (2m+1)의 블럭을 판독하기 위해 상기 2개의 메모리 뱅크를 교대로 억세스하는 수단과,상기 하나의 부호화 데이타 행의 데이타의 오류를 정정하는 수단을 포함하는 복수의 부호화 데이타 행의 데이타 오류를 정정하는 오류 정정 시스템.
- 제10항에 있어서,상기 한쪽 메모리 뱅크의 실제 어드레스는 상기 다른쪽 메모리 뱅크의 실제 어드레스와 동일한 복수의 부호화 데이타 행의 데이타의 오류를 정정하는 오류 정정 시스템.
- 데이타가 k1×k2의 어레이로 배열되고 (여기서, k1은 열 방향의 데이타의 수이고, k2는 행 방향의 바이트의 수임), 오류 정정 코드 PO이 상기 열 방향의 k1의 데이타에 부가되고, 오류 정정 코드 PI가 상기 행 방향의 k2의 데이타에 부가되고, 상기 k2의 데이타 및 상기 오류 정정 코드 PO를 포함하는 상기 행 방향 중 하나의 부호화 데이타 행의 총 길이는 Y 바이트 길이로 규정되어 있는 곱셈 부호화 방식에 기초한오류 정정 시스템에 있어서,Y≤2n×(2m+1)의 우변2n×(2m+1) (여기서, n 및 m은 양의 정수임)에 의해 표현되는 총 바이트 길이를 각각 갖는 2개의 메모리 뱅크로서 상기 2개의 메모리 뱅크의 각각은 (2m+1)의 블럭으로 나누어지고, 각 블럭의 길이는 2n바이트 길이인, 상기 2개의 메모리 뱅크와,상기 복수의 부호화 데이타 행을 데이타 기록 디스크에 직렬로 기억시키는 수단과,상기 데이타 기록 디스크로부터 직렬로 판독된 상기 복수의 부호화 데이타 행 각각을 2n바이트 길이를 갖는 (2m+1) 개의 블럭으로 나누고 상기 복수의 부호화 데이타 행의 연속하는 블럭을 1블럭씩 상기 2개의 메모리 뱅크에 교대로 기억시키는 수단으로서, 한쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭을 상기 한쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키고, 다른쪽 메모리 뱅크에 할당된 상기 복수의 부호화 데이타의 연속하는 블럭을 상기 다른쪽 메모리 뱅크의 연속하는 블럭에 각각 기억시키는 기억 수단과,상기 k1데이타 및 상기 오류 정정 코드 PO를 판독하기 위해 상기 2개의 메모리 뱅크를 교대로 억세스하는 수단으로서, 상기 한쪽 메모리 뱅크의 (2m+1) 마다의 블럭을 순차적으로 억세스하고 상기 다른쪽 메모리 뱅크의 (2m+1) 마다의 블럭을 순차적으로 억세스하는 억세스 수단과,(vi) 상기 오류 정정 코드 PO에 기초하여 상기 k1의 데이타의 오류를 정정하는 수단을 포함하는 곱셈 부호화 방식에 기초한 오류 정정 시스템.
- 제12항에 있어서,하나의 부호화 데이타 행의 상기 (2m+1)개의 블럭을 판독하기 위해 상기 2개의 메모리 뱅크의 블럭을 교대로 억세스하는 수단과,상기 하나의 부호화 데이타 행의 데이타의 오류를 정정하는 수단을 포함하는 곱셈 부호화 방식에 기초한 오류 정정 시스템.
- 제12항에 있어서,상기 한쪽 메모리 뱅크의 실제 어드레스는 상기 다른쪽 메모리 뱅크의 실제 어드레스와 동일한 곱셈 부호화 방식에 기초한 오류 정정 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01574098A JP3307579B2 (ja) | 1998-01-28 | 1998-01-28 | データ記憶システム |
| JP1998-015740 | 1998-01-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990067778A KR19990067778A (ko) | 1999-08-25 |
| KR100328902B1 true KR100328902B1 (ko) | 2002-03-14 |
Family
ID=11897169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000201A KR100328902B1 (ko) | 1998-01-28 | 1999-01-07 | 데이타 기억 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6223322B1 (ko) |
| JP (1) | JP3307579B2 (ko) |
| KR (1) | KR100328902B1 (ko) |
| CN (1) | CN1134005C (ko) |
| TW (1) | TW388009B (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3165099B2 (ja) * | 1998-02-05 | 2001-05-14 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 誤り訂正方法及びシステム |
| JP4088998B2 (ja) | 1998-02-16 | 2008-05-21 | ソニー株式会社 | 光ディスクの記録／再生方法、光ディスク及び光ディスク装置 |
| US6662335B1 (en) * | 2000-01-25 | 2003-12-09 | Mediatek Inc. | Method and apparatus for accessing DVD data |
| JP2003517173A (ja) * | 1999-12-17 | 2003-05-20 | トムソン ライセンシング ソシエテ アノニム | 光学記録装置または光学再生装置のフロントエンドｉｃ内での訂正およびトラック・バッファリング用のストレージとしてのｓｄｒａｍの使用 |
| KR20010081335A (ko) * | 2000-02-12 | 2001-08-29 | 구자홍 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
| US6606718B1 (en) * | 2000-05-11 | 2003-08-12 | Agere Systems Inc. | Product code with interleaving to enhance error detection and correction |
| GB2370681B (en) * | 2000-10-04 | 2004-03-03 | Global Silicon Ltd | Replaying digital media |
| JP2002152681A (ja) * | 2000-11-14 | 2002-05-24 | Alpine Electronics Inc | 記録媒体再生方法及び記録媒体再生装置 |
| US7159165B2 (en) * | 2001-04-20 | 2007-01-02 | Samsung Electronics Co., Ltd. | Optical recording medium, data recording or reproducing apparatus and data recording or reproducing method used by the data recording or reproducing apparatus |
| US6910174B2 (en) | 2001-06-01 | 2005-06-21 | Dphi Acquisitions, Inc. | Error correction code block format |
| JP2003077294A (ja) | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | メモリ回路 |
| US20060076418A1 (en) * | 2002-11-21 | 2006-04-13 | Koninlijke Philips Electronics N.V. | Electronic memory component or memory module, and method of operating same |
| JP2006517048A (ja) * | 2003-01-21 | 2006-07-13 | エルジー エレクトロニクス インコーポレーテッド | エラー訂正ブロックをエンコーディング及びデコーディングする方法 |
| CN100361222C (zh) * | 2003-09-05 | 2008-01-09 | 三洋电机株式会社 | 纠错码产生电路及其方法 |
| US20050180332A1 (en) * | 2004-02-13 | 2005-08-18 | Broadcom Corporation | Low latency interleaving and deinterleaving |
| US20050240717A1 (en) * | 2004-04-27 | 2005-10-27 | Via Technologies, Inc. | Interleaved Mapping Method of Block-Index-To-SDRAM-Address for Optical Storage (CD/DVD) System |
| US7464241B2 (en) * | 2004-11-22 | 2008-12-09 | Intel Corporation | Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding |
| US7395488B2 (en) * | 2004-12-29 | 2008-07-01 | Zoran Corporation | System and method for efficient use of memory device bandwidth |
| US7451380B2 (en) * | 2005-03-03 | 2008-11-11 | International Business Machines Corporation | Method for implementing enhanced vertical ECC storage in a dynamic random access memory |
| TWI263229B (en) * | 2005-03-17 | 2006-10-01 | Sunplus Technology Co Ltd | Memory device with interface for serial transmission and error correction method for serial transmission interface |
| US7721182B2 (en) * | 2005-05-27 | 2010-05-18 | International Business Machines Corporation | Soft error protection in individual memory devices |
| US20060282755A1 (en) * | 2005-05-31 | 2006-12-14 | Jong-Hoon Oh | Random access memory having ECC |
| US7991844B2 (en) * | 2005-07-12 | 2011-08-02 | International Business Machines Corporation | Method, system and computer program product for processing a plurality of electronic mail files |
| JP2007287208A (ja) * | 2006-04-13 | 2007-11-01 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びそのエラー訂正方法 |
| US7797614B2 (en) * | 2006-10-17 | 2010-09-14 | Northrop Grumman Corporation | Non-redundant multi-error correcting binary differential demodulator |
| US8667379B2 (en) * | 2006-12-20 | 2014-03-04 | International Business Machines Corporation | Apparatus and method to generate, store, and read, a plurality of error correction coded data sets |
| TW200830301A (en) * | 2007-01-11 | 2008-07-16 | Mediatek Inc | Buffering module set in optical disc drive and related method of buffering data |
| US7486208B2 (en) * | 2007-05-16 | 2009-02-03 | International Business Machines Corporation | High-rate RLL encoding |
| US8468416B2 (en) * | 2007-06-26 | 2013-06-18 | International Business Machines Corporation | Combined group ECC protection and subgroup parity protection |
| US7432834B1 (en) * | 2007-07-05 | 2008-10-07 | International Business Machines Corporation | RLL encoding for LTO-5 tape |
| US8103936B2 (en) * | 2007-10-17 | 2012-01-24 | Micron Technology, Inc. | System and method for data read of a synchronous serial interface NAND |
| JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
| US9753858B2 (en) | 2011-11-30 | 2017-09-05 | Advanced Micro Devices, Inc. | DRAM cache with tags and data jointly stored in physical rows |
| US8984368B2 (en) * | 2012-10-11 | 2015-03-17 | Advanced Micro Devices, Inc. | High reliability memory controller |
| CN110175088B (zh) * | 2013-08-23 | 2022-11-11 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970050157A (ko) * | 1995-12-29 | 1997-07-29 | 배순훈 | 디지탈 브이 씨알의 이씨씨 인터페이스 장치 |
| KR970706572A (ko) * | 1995-04-12 | 1997-11-03 | 니시무로 타이조 | 에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리 장치(data processing method for generating error correction product code block, data processing method for recording data in recording medium, and data processing device for data) |
| KR19980027530A (ko) * | 1996-10-16 | 1998-07-15 | 김광호 | 디지털 비디오 디스크 시스템의 ecc 메모리 제어장치 |
| KR19980042386A (ko) * | 1996-11-14 | 1998-08-17 | 다까노야스아끼 | 부호 오류 정정 디코더 및 어드레스 발생 회로 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| FR2717644B1 (fr) * | 1994-03-15 | 1996-04-26 | Alcatel Mobile Comm France | Procédé de codage - Entrelacement et procédé correspondant de désentrelacement - décodage. |
| US5942005A (en) * | 1997-04-08 | 1999-08-24 | International Business Machines Corporation | Method and means for computationally efficient error and erasure correction in linear cyclic codes |
| US6076136A (en) * | 1998-06-17 | 2000-06-13 | Lucent Technologies, Inc. | RAM address decoding system and method to support misaligned memory access |
-
1998
- 1998-01-28 JP JP01574098A patent/JP3307579B2/ja not_active Expired - Lifetime
- 1998-07-15 TW TW087111509A patent/TW388009B/zh not_active IP Right Cessation
- 1998-12-25 CN CNB981262767A patent/CN1134005C/zh not_active Expired - Lifetime
-
1999
- 1999-01-07 KR KR1019990000201A patent/KR100328902B1/ko not_active IP Right Cessation
- 1999-01-27 US US09/238,354 patent/US6223322B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970706572A (ko) * | 1995-04-12 | 1997-11-03 | 니시무로 타이조 | 에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리 장치(data processing method for generating error correction product code block, data processing method for recording data in recording medium, and data processing device for data) |
| KR970050157A (ko) * | 1995-12-29 | 1997-07-29 | 배순훈 | 디지탈 브이 씨알의 이씨씨 인터페이스 장치 |
| KR19980027530A (ko) * | 1996-10-16 | 1998-07-15 | 김광호 | 디지털 비디오 디스크 시스템의 ecc 메모리 제어장치 |
| KR19980042386A (ko) * | 1996-11-14 | 1998-08-17 | 다까노야스아끼 | 부호 오류 정정 디코더 및 어드레스 발생 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW388009B (en) | 2000-04-21 |
| CN1134005C (zh) | 2004-01-07 |
| US6223322B1 (en) | 2001-04-24 |
| JPH11213574A (ja) | 1999-08-06 |
| CN1224895A (zh) | 1999-08-04 |
| KR19990067778A (ko) | 1999-08-25 |
| JP3307579B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328902B1 (ko) | 데이타 기억 시스템 | |
| KR100330475B1 (ko) | 오류 정정 방법 및 시스템 | |
| US6430672B1 (en) | Method for performing address mapping using two lookup tables | |
| US20070011584A1 (en) | Data encoding method and system | |
| CN100489996C (zh) | 产生错误更正码的方法与*** | |
| US6216245B1 (en) | Error correction coding method and apparatus thereof, error correction decoding method apparatus thereof, data recording and reproducing apparatus, and recording medium | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JPH1198462A (ja) | データ再生装置 | |
| KR100688574B1 (ko) | 광디스크의 데이터 처리장치 및 처리방법 | |
| US6044484A (en) | Method and circuit for error checking and correction in a decoding device of compact disc-read only memory drive | |
| KR100509137B1 (ko) | 에러 정정 장치 | |
| KR100339452B1 (ko) | 오류 정정 시스템, 오류 정정 방법 및 오류 정정 기능을 갖는 데이타 기억 시스템 | |
| CN1073736C (zh) | 纠错存储器*** | |
| KR100561982B1 (ko) | 오류 정정 부호 발생 회로 및 그 방법 | |
| JPH11259238A (ja) | 信号処理装置 | |
| US6981198B2 (en) | Dynamic error correction code shortening | |
| KR100269533B1 (ko) | 고배속콤팩트디스크-롬드라이브를실현하는디코딩장치와에러정정처리방법 | |
| KR100266165B1 (ko) | 에러정정코드 처리를 위한 디램 억세스 방법(Method of Accessing DRAM for Processing Error Correction Code) | |
| JP2001117825A (ja) | データ記録装置およびデータ再生装置 | |
| JP3526542B2 (ja) | データ転送装置及びその方法 | |
| KR100665442B1 (ko) | 에러정정용 메모리 제어장치 및 방법 | |
| JP2001168737A (ja) | データ記録装置およびデータ再生装置 | |
| KR20050110675A (ko) | 광 디스크의 정보저장방법 | |
| KR19980065724A (ko) | 디지탈 비디오 디스크 시스템의 버퍼 메모리 관리 방법 | |
| JPH097365A (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170221 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |