JP2003517173A - 光学記録装置または光学再生装置のフロントエンドic内での訂正およびトラック・バッファリング用のストレージとしてのsdramの使用 - Google Patents
光学記録装置または光学再生装置のフロントエンドic内での訂正およびトラック・バッファリング用のストレージとしてのsdramの使用Info
- Publication number
- JP2003517173A JP2003517173A JP2001545309A JP2001545309A JP2003517173A JP 2003517173 A JP2003517173 A JP 2003517173A JP 2001545309 A JP2001545309 A JP 2001545309A JP 2001545309 A JP2001545309 A JP 2001545309A JP 2003517173 A JP2003517173 A JP 2003517173A
- Authority
- JP
- Japan
- Prior art keywords
- sdram
- data
- sdr
- correction
- reed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1436—Dynamic random-access memory [DRAM]
- H01L2924/14361—Synchronous dynamic random access memory [SDRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Optical Recording Or Reproduction (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Description
よびトラック・バッファリング用のストレージとしてのSDRAMの使用の方法
および配置に関し、具体的には、CD応用例にも使用することができるDVDフ
ロントエンドICでの訂正およびトラック・バッファリング用のストレージとし
てのSDRAMの使用の方法および配置に関する。
置のフロントエンドICでの訂正およびトラック・バッファリング用のSRAM
またはDRAMストレージが含まれる。SDRAMは、特定のパイプライン式ア
ドレス・ロジックによってアクセスされる2バンクのメモリを中心に構築される
。普通のDRAMと異なって、アドレッシングをデータ操作と並列に行うことが
でき、選択された動作モードに応じて、連続するロケーションのバーストが行わ
れる。これによって、一般的なDRAMと比較して、速度が劇的に加速され、そ
の一方で、多少の追加のバッファリングおよびアドレス制御が必要になる。SD
RAMは、同期式(Synchronous)DRAMの頭字語であり、これは
、メモリ・チップ上で信号入力と信号出力の同期にクロックを使用するDRAM
技術を意味する。クロックは、駆動側IC内で生成され、そのシステム・クロッ
クから導出され、その結果、メモリ・チップのタイミングと駆動側ICのタイミ
ングが同期状態になる。光学記録装置または光学再生装置のフロントエンドIC
内での記憶、訂正、およびトラック・バッファリングに関するデータ・ストリー
ムは、複数の異なるモードに起因して、非同期データ・ストリームであり、コン
ピュータ応用例で一般的に使用される場合のように定義されたバースト構造なら
びに一定の速度を有しないので、SDRAM内で直接に処理できる形で設計され
ていない。したがって、SDRAM使用に関するストリームの適応が必要である
。
の訂正およびトラック・バッファリング用のストレージとしてSDRAMを使用
することを可能にする方法および配置を作成することである。
データを再構成し、エラー検出を実行するように設計され、いくつかの実施形態
で、読取ユニットの物理的変動を補償するための見つかったエラーの訂正および
データの記憶が予測され、この機能を、トラック・バッファ・モードと称する。
ラフィックを加速するのに適当なバーストに編成される。
れる2バンクのメモリを中心に作られ、普通のDRAMと比較して速度が劇的に
加速される。これらの特徴の最大の利益は、データ転送がバーストで行われ、か
つ、アクセスをいわゆるピンポン・モードすなわち各アクセスでバンクを変更し
ながら行えるようにメモリ内でデータが編成される場合に、達成される。
ェースが、外部SDRAMとの間のデータ転送を監視し、外部SDRAMを編成
しなければならない。したがって、機能モードに応じて、作業が変化する:
ない。
RAMに記憶する。リード・ソロモン・ブロックが、データがリード・ソロモン
・バッファによって送られた後に、さらに続く内部/外部訂正を実行する間に、
もう1つのECCブロックのデータが、リード・ソロモン・バッファ・インター
フェースから送られる。したがって、面積は、ECCブロック2つ分の大きさが
必要である。
訂正を実行しなければならない。リード・ソロモンがこのデータをいつどのよう
にして使用可能にするかに応じて、外部SDRAMインターフェースが、ECC
ブロックからのシンボルにランダムにアクセスして、訂正データのゆえにそれを
更新し、記憶・バックしなければならない。
ニットが、通知を受け、訂正されたデータのバースト的な読取を開始する。シン
ボルは、ビット単位でスクランブル解除されなければならず、データストリーム
のセクタの最終冗長性検査に関するいわゆるEDC検査を実行しなければならな
い。固定された待ち時間の後に、スクランブル解除されたデータが、外部SDR
AMアドレス・ユニットを介して、SDRAM内のいわゆるトラック・バッファ
区域にライト・バックされる。この区域は、セクタに分割され、位置および有効
性を意味するセクタの内容は、トラック・バッファ制御ユニットによって制御さ
れる。
求時に、トラック・バッファ制御ユニットが、セクタを要求して、それらのセク
タをトラック・バッファ区域から出力バッファへ読み取る。SDRAM速度をバ
ックエンドの速度に適合させるために、バックエンド・インターフェースと外部
SDRAMインターフェースの間のハンドシェーク手順が予測される。どのデー
タを送るかの制御は、トラック・バッファ制御ユニットによって行われる。
が、リード・ソロモンによって送られる生データおよびオフセット・マスクを適
当な形でフェッチできるようになる前に、メモリ制御をそれらのバッファとして
使用することができる。
ンドICのうちで作業A3の第1部分に従ってビット単位のスクランブル解除お
よびEDC計算を実行する部分にデータを送る前に、作業A1およびA2を実行
しなければならない。訂正されスクランブル解除されたデータは、メモリ制御に
送り返され、メモリ制御は、各セクタの末尾にEDC結果を追加して、そのデー
タをバックエンド・インターフェースから使用可能にする。
前記SDRAMによって形成されるメモリに記憶される。訂正がリード・ソロモ
ン・ブロックで行われるので、作業A2は不要である。作業A3およびA4は、
DVDモードで行われるのと同様に実行され、トラックバッファ制御ユニットが
、CDの必要に従ってデータを修正する。
てくるデータ・ストリームと出てゆくデータ・ストリームの異なる速度に適応す
るためのバッファと、RAMを使用するリード・ソロモン構成では異なる作業の
ためにアドレス・カウンタを含むSDRAMインターフェースに接続される内部
バスの制御とを保たなければならない。RAMなしリード・ソロモン構成では、
メモリおよびタイミング制御によって、出てゆくデータ・ストリームを時間的に
編成し、順序付けて、バックエンド・インターフェースの作業を容易にすること
ができる。以下の節では、モードAを前提とする。他の構成については、データ
転送に、古いブロックを迂回させる。
ィ・データをはぎとり、SDRAMアドレス・ユニットに送らなければならない
。訂正データが計算された後に、更新バイトおよび訂正のロケーションを、SD
RAMアドレス・ユニットに送らなければならず、SDRAMアドレス・ユニッ
トは、訂正を実行し、訂正されたシンボルを記憶・バックしなければならない。
Cバッファ区域から、いわゆるトラック・バッファ区域に移動しなければならな
い。トラック・バッファ制御ユニットが、レディ信号を得、ECCバッファから
の訂正されたデータのセクタ単位の読取が、開始され、ビットはスクランブル解
除されたものであり、計算された現在のセクタのESDおよび結果が、SDRA
Mの、トラック・バッファ制御ユニットによって制御されるシンボリック・ロケ
ーションに続くTRバッファ区域に記憶・バックされる。セクタが終了した時に
、トラック・バッファ制御ユニットが、現在のセクタが有効であるかどうかを判
断し、次のセクタのためにロケーションを増分するか、ロケーションを保持する
。バックエンドICに関して、トラック・バッファ制御ユニットが、それにセク
タを送る要求を処理し、要求されたセクタがトラックバッファ区域に含まれるこ
とを検証する。含まれる場合に、要求がSDRAMアドレス・ユニットに転送さ
れ、要求されたセクタ・アドレスを送ることによってバックエンド・ストリーム
が初期化される。バックエンド・インターフェースが、現在受け取られているセ
クタの終りについてトラック・バッファ制御ユニットに知らせる。RAMなしリ
ード・ソロモン機能構成では、生データを、同一の信号線を介して送ることがで
きると同時に、オフセットおよびアドレスによって実行される訂正マスクを、こ
のデータが使用可能である時に、バックエンド・インターフェースへの制御信号
と共に追加の信号線に置くことができる。データおよび訂正マスクのストリーム
の調整およびフォーマットは、バックエンド・インターフェース・ユニットの自
律的作業である。
リソースの記帳を行わなければならない。SDRAMのサイズおよびそのタイミ
ング仕様に応じて、物理SDRAMアドレスへのデータの正しいマッピングを行
わなければならない。SDRAMは、機能的に下記の2つの区域に分割される。 ECCブロック区域と、 トラック・バッファ区域。
ならない。というのは、ECCブロックがリード・ソロモン部分から完全に読み
取られた後でなければ、エラー訂正の計算を開始できないからである。リード・
ソロモン・ユニットによって実行される内部/外部ランの数によって、訂正デー
タが使用可能になり、SDRAMアドレス・ユニットに送ることができる時が決
定される。これらの処理が、代替ECCブロックが読み込まれる前に完了する場
合には、2つのECCブロックだけを、SDRAM内に記憶する必要があり、そ
れ以外の場合には、数を増やさなければならない。SDRAMの残りは、セクタ
単位で編成されるトラック・バッファ区域によって満たすことができる。トラッ
ク・バッファ制御ユニットは、長いセクタIDと、トラック・バッファ区域内の
ロケーションとの間の相互参照を保つ。データ交換を加速するために、SDRA
Mでは、アドレッシングおよびデータ・トラフィックがパイプライン化される。
データが、事前に設定された長さのバーストで受け取られるか送られる間に、次
のバースト・パッケージの先頭のアドレスを、現在転送されているデータのアド
レスおよび方向に応じて、SDRAMに送ることができる。バースト動作中のア
ドレスの増分は、SDRAMによって内部的に行われる。
分離の必要が明瞭になる。
ックが高速になり、IC内でデータ・フローを処理する際のより洗練された特徴
が可能になる。帯域幅制限が回避されるので、データフローの編成がより簡単に
なる。
フロントエンドIC内での訂正およびトラック・バッファリング用のストレージ
としてのSDRAM SDRの配置を示す。CDモードのブロックおよび接続な
らびに制御線は含まれない。フロントエンドICでの訂正およびトラック・バッ
ファリング用のストレージとしてSDRAM SDRを使用するDVDプレイヤ
には、図1によれば、リード・ソロモン・デコーダRSD、メモリ・コントロー
ラMC、トラック・バッファ・コントローラTBC、バックエンド・インターフ
ェースBEI、および前記SDRAM SDRが含まれる。リード・ソロモン・
デコーダRSD、メモリ・コントローラMC、および前記SDRAM SDRは
、システム・クロックCLKに接続される。リード・ソロモン・デコーダRSD
は、たとえばDVDとしての光学記録媒体から供給される前処理されたデータD
ATA_INを受け取る。前処理されたデータDATA_INならびに、図示さ
れていない獲得部分からの図示されていないECC信号、セクタ信号、およびフ
レーム開始信号が、リード・ソロモン・デコーダRSDに入ってくるシンボルで
ある。図を単純にすることだけのために、ユニット間の要約された接続が、数本
の線によってほとんど形成される図1に示されている。リード・ソロモン・デコ
ーダRSDは、前記メモリ・コントローラMCに接続されて、訂正データRS_
DATAを記憶し、メモリ・コントローラMCと交換し、もう1つの接続を介し
て、訂正されたデータCR_DATAを、前記メモリ・コントローラMCおよび
トラック・バッファ・コントローラTBCに供給し、トラック・バッファ・コン
トローラTBCは、接続を介して、トラック情報to_TRおよびトラック・ア
ドレスtr_addrをメモリ・コントローラMCに供給する。メモリ・コント
ローラMCおよびSDRAM SDRは、アドレスaddrおよびRAM制御信
号ram_ctrlによって制御されるバスDBUSを介してデータを交換する
ように接続される。前述のバックエンド・インターフェースBEIは、要求され
たデータto_BEをメモリ・コントローラMCから受け取り、このデータは、
トラック・バッファ・コントローラTBCに送られる要求コマンドreqによっ
て要求されたものである。
・データをはぎとり、メモリ・コントローラMCを介してSDRAM SDRに
送る。訂正データが計算された後に、SDRAM SDR上の誤りのあるデータ
が、訂正されたデータと交換される。
ECCブロックが、トラック・バッファ区域への転送の用意ができる。トラック
・バッファ・コントローラTBCは、訂正されたデータをECC区域からセクタ
単位で読み取り、有効性判断の準備を行い、SDRAM SDRのトラック・バ
ッファ区域へのメモリ制御を介する訂正されたデータの記憶を調整する。
MCが、SDRAM SDRのトラック・バッファ区域からデータをセクタ単位
でフェッチし、それをバックエンド・インターフェースBEIに送る。
なければならない。SDRAM SDRのサイズおよびそのタイミング仕様に応
じて、物理アドレスへのデータの正しいマッピングが行われる。SDRAM S
DRは、機能的に、次の2つの区域に分割される。 ECCブロック区域と、 トラック・バッファ区域。
ならない。というのは、ECCブロックがリード・ソロモン・デコーダRSDか
ら完全に読み取られた後でなければ、エラー訂正の計算を開始できないからであ
る。リード・ソロモン・デコーダRSDによって実行される内部/外部ランの数
によって、訂正されたデータCR_DATAが使用可能になり、メモリ・コント
ローラMCに送ることができる時が決定される。これらの処理が、代替ECCブ
ロックが読み込まれる前に完了する場合には、2つのECCブロックだけを、S
DRAM SDR内に記憶する必要があり、それ以外の場合には、数を増やさな
ければならない。
って、SDRAM SDRの残りを満たすことができる。
タイミング仕様を守りながら、関連するプロセスの物理アドレスを保たなければ
ならない。データが、事前にセットされたバースト長でバーストとしてSDRA
M SDRに送られ、次のバースト・パッケージの先頭のアドレスが、パイプラ
イン内のデータ交換、アドレッシング、およびデータ・トラフィックを加速する
ためにSDRAM SDRに送られる。SDRAM SDRは、バースト動作中
に内部でアドレスの増分を行う。
びバンク1を中心に作られ、これらのバンクは、特にパイプライン化されたアド
レスおよびRAM制御信号ram_ctrlによってアクセスされる。普通のD
RAMと異なって、アドレッシングを、連続するバーストのロケーションに依存
するデータ操作と並列に、広範に行うことができる。これによって、一般的なD
RAMと比較して、速度が劇的に加速される。これらの特徴の最大の利益は、デ
ータ転送がバーストで行われ、かつ、アクセスをピンポン・モードすなわち各ア
クセスでバンクを変更しながら行えるようにメモリ内でデータが編成される場合
に、達成される。システム・クロックCLKによって、すべての転送が同期化さ
れるが、複数の異なるデータ速度を扱わなければならない。
について2のいわゆるCASレイテンシをセットされた16Mビットメモリを有
するSDRAM SDRについて使用されるいわゆるピンポン動作を示す。SD
RAM SDRの入力−出力動作は、図3および4に示されているように実行さ
れる。図3および4のそれぞれで、SDRAM SDRのメモリのバンクである
バンク0およびバンク1に対して実行される動作を示す第1行aを示す。各転送
は、ram_ctrlによって指定されるバンクを活動化することと、その後、
図1のram_ctrl信号をセットすることによって実行される読取コマンド
または書込コマンドによって、開始される。動作の結果が、データの向きを示す
DINまたはDOUTとして示されている。第2行bに、システム・クロックC
LKを示し、第3行cに、メモリ・コントローラMCによって制御される特定の
アドレスaddrを示す。これらは、適当な時に送られるロウ・アドレスR0、
R1、…およびカラム・アドレスCa、Cb、…に分割される。第4行dに、こ
れに対応してバスDBUS上に現れるデータを示す。項目は、アドレス信号ad
dr上で送られる関係するロケーションR.およびC.と、バースト内のロケー
ションの増分される番号を用いてマークされている。図3に示された出力動作で
は、アドレスとデータを同時にアクティブにされる相互のバンクでの連続する読
取要求が示され、図4では、書込動作に関する同一物が示されている。
は、本発明から離れずに簡単にこれを修正することができる。
ック・バッファリング用のストレージとしてのSDRAMの使用のブロック図で
ある。
訂正およびトラック・バッファリング用のストレージとしてのSDRAMの使用
よびトラック・バッファリング用のストレージとしてのSDRAMの使用の方法
および配置に関し、具体的には、CD応用例にも使用することができるDVDフ
ロントエンドICでの訂正およびトラック・バッファリング用のストレージとし
てのSDRAMの使用の方法および配置に関する。
置のフロントエンドICでの訂正およびトラック・バッファリング用のSRAM
またはDRAMストレージが含まれる。SDRAMは、特定のパイプライン式ア
ドレス・ロジックによってアクセスされる2バンクのメモリを中心に構築される
。普通のDRAMと異なって、アドレッシングをデータ操作と並列に行うことが
でき、選択された動作モードに応じて、連続するロケーションのバーストが行わ
れる。これによって、一般的なDRAMと比較して、速度が劇的に加速され、そ
の一方で、多少の追加のバッファリングおよびアドレス制御が必要になる。SD
RAMは、同期式(Synchronous)DRAMの頭字語であり、これは
、メモリ・チップ上で信号入力と信号出力の同期にクロックを使用するDRAM
技術を意味する。クロックは、駆動側IC内で生成され、そのシステム・クロッ
クから導出され、その結果、メモリ・チップのタイミングと駆動側ICのタイミ
ングが同期状態になる。光学記録装置または光学再生装置のフロントエンドIC
内での記憶、訂正、およびトラック・バッファリングに関するデータ・ストリー
ムは、複数の異なるモードに起因して、非同期データ・ストリームであり、コン
ピュータ応用例で一般的に使用される場合のように定義されたバースト構造なら
びに一定の速度を有しないので、SDRAM内で直接に処理できる形で設計され
ていない。したがって、SDRAM使用に関するストリームの適応が必要である
。
システム・デコーダが、英国特許第GB−A−2 321 334号によって開
示された。前記システム・デコーダには、トラック・バッファ・メモリと、スク
ランブル解除されエラー検出されたデータを受け取り、複数ワードの単位によっ
てデータを出力する第1FIFOメモリと、トラック・バッファ・メモリからデ
ータを受け取り、複数ワード単位によってデータを出力する第2FIFOメモリ
と、第1FIFOメモリ内のデータをページ・モードでトラック・バッファ・メ
モリに書き込み、トラック・バッファ・メモリに書き込まれたデータをページ・
モードで読み取って、読み取られたデータを第2FIFOメモリに出力するトラ
ック・バッファ・コントローラとが含まれる。トラック・バッファ・メモリには
、メイン・データが書き込まれるデータ区域と、メイン・データに関するエラー
情報が書き込まれるエラー情報区域と、光学ディスク再生装置のマイクロコンピ
ュータがデータを書き込むマイクロコンピュータ区域とが含まれる。
の訂正およびトラック・バッファリング用のストレージとしてSDRAMを使用
することを可能にする方法および配置を作成することである。
データを再構成し、エラー検出を実行するように設計され、いくつかの実施形態
で、読取ユニットの物理的変動を補償するための見つかったエラーの訂正および
データの記憶が予測され、この機能を、トラック・バッファ・モードと称する。
ラフィックを加速するのに適当なバーストに編成される。
れる2バンクのメモリを中心に作られ、普通のDRAMと比較して速度が劇的に
加速される。これらの特徴の最大の利益は、データ転送がバーストで行われ、か
つ、アクセスをいわゆるピンポン・モードすなわち各アクセスでバンクを変更し
ながら行えるようにメモリ内でデータが編成される場合に、達成される。
ェースが、外部SDRAMとの間のデータ転送を監視し、外部SDRAMを編成
しなければならない。したがって、機能モードに応じて、作業が変化する:
ない。
RAMに記憶する。リード・ソロモン・ブロックが、データがリード・ソロモン
・バッファによって送られた後に、さらに続く内部/外部訂正を実行する間に、
もう1つのECCブロックのデータが、リード・ソロモン・バッファ・インター
フェースから送られる。したがって、面積は、ECCブロック2つ分の大きさが
必要である。
訂正を実行しなければならない。リード・ソロモンがこのデータをいつどのよう
にして使用可能にするかに応じて、外部SDRAMインターフェースが、ECC
ブロックからのシンボルにランダムにアクセスして、訂正データのゆえにそれを
更新し、記憶・バックしなければならない。
ニットが、通知を受け、訂正されたデータのバースト的な読取を開始する。シン
ボルは、ビット単位でスクランブル解除されなければならず、データストリーム
のセクタの最終冗長性検査に関するいわゆるEDC検査を実行しなければならな
い。固定された待ち時間の後に、スクランブル解除されたデータが、外部SDR
AMアドレス・ユニットを介して、SDRAM内のいわゆるトラック・バッファ
区域にライト・バックされる。この区域は、セクタに分割され、位置および有効
性を意味するセクタの内容は、トラック・バッファ制御ユニットによって制御さ
れる。
求時に、トラック・バッファ制御ユニットが、セクタを要求して、それらのセク
タをトラック・バッファ区域から出力バッファへ読み取る。SDRAM速度をバ
ックエンドの速度に適合させるために、バックエンド・インターフェースと外部
SDRAMインターフェースの間のハンドシェーク手順が予測される。どのデー
タを送るかの制御は、トラック・バッファ制御ユニットによって行われる。
が、リード・ソロモンによって送られる生データおよびオフセット・マスクを適
当な形でフェッチできるようになる前に、メモリ制御をそれらのバッファとして
使用することができる。
ンドICのうちで作業A3の第1部分に従ってビット単位のスクランブル解除お
よびEDC計算を実行する部分にデータを送る前に、作業A1およびA2を実行
しなければならない。訂正されスクランブル解除されたデータは、メモリ制御に
送り返され、メモリ制御は、各セクタの末尾にEDC結果を追加して、そのデー
タをバックエンド・インターフェースから使用可能にする。
前記SDRAMによって形成されるメモリに記憶される。訂正がリード・ソロモ
ン・ブロックで行われるので、作業A2は不要である。作業A3およびA4は、
DVDモードで行われるのと同様に実行され、トラックバッファ制御ユニットが
、CDの必要に従ってデータを修正する。
てくるデータ・ストリームと出てゆくデータ・ストリームの異なる速度に適応す
るためのバッファと、RAMを使用するリード・ソロモン構成では異なる作業の
ためにアドレス・カウンタを含むSDRAMインターフェースに接続される内部
バスの制御とを保たなければならない。RAMなしリード・ソロモン構成では、
メモリおよびタイミング制御によって、出てゆくデータ・ストリームを時間的に
編成し、順序付けて、バックエンド・インターフェースの作業を容易にすること
ができる。以下の節では、モードAを前提とする。他の構成については、データ
転送に、古いブロックを迂回させる。
ィ・データをはぎとり、SDRAMアドレス・ユニットに送らなければならない
。訂正データが計算された後に、更新バイトおよび訂正のロケーションを、SD
RAMアドレス・ユニットに送らなければならず、SDRAMアドレス・ユニッ
トは、訂正を実行し、訂正されたシンボルを記憶・バックしなければならない。
Cバッファ区域から、いわゆるトラック・バッファ区域に移動しなければならな
い。トラック・バッファ制御ユニットが、レディ信号を得、ECCバッファから
の訂正されたデータのセクタ単位の読取が、開始され、ビットはスクランブル解
除されたものであり、計算された現在のセクタのESDおよび結果が、SDRA
Mの、トラック・バッファ制御ユニットによって制御されるシンボリック・ロケ
ーションに続くTRバッファ区域に記憶・バックされる。セクタが終了した時に
、トラック・バッファ制御ユニットが、現在のセクタが有効であるかどうかを判
断し、次のセクタのためにロケーションを増分するか、ロケーションを保持する
。バックエンドICに関して、トラック・バッファ制御ユニットが、それにセク
タを送る要求を処理し、要求されたセクタがトラックバッファ区域に含まれるこ
とを検証する。含まれる場合に、要求がSDRAMアドレス・ユニットに転送さ
れ、要求されたセクタ・アドレスを送ることによってバックエンド・ストリーム
が初期化される。バックエンド・インターフェースが、現在受け取られているセ
クタの終りについてトラック・バッファ制御ユニットに知らせる。RAMなしリ
ード・ソロモン機能構成では、生データを、同一の信号線を介して送ることがで
きると同時に、オフセットおよびアドレスによって実行される訂正マスクを、こ
のデータが使用可能である時に、バックエンド・インターフェースへの制御信号
と共に追加の信号線に置くことができる。データおよび訂正マスクのストリーム
の調整およびフォーマットは、バックエンド・インターフェース・ユニットの自
律的作業である。
リソースの記帳を行わなければならない。SDRAMのサイズおよびそのタイミ
ング仕様に応じて、物理SDRAMアドレスへのデータの正しいマッピングを行
わなければならない。SDRAMは、機能的に下記の2つの区域に分割される。 ECCブロック区域と、 トラック・バッファ区域。
ならない。というのは、ECCブロックがリード・ソロモン部分から完全に読み
取られた後でなければ、エラー訂正の計算を開始できないからである。リード・
ソロモン・ユニットによって実行される内部/外部ランの数によって、訂正デー
タが使用可能になり、SDRAMアドレス・ユニットに送ることができる時が決
定される。これらの処理が、代替ECCブロックが読み込まれる前に完了する場
合には、2つのECCブロックだけを、SDRAM内に記憶する必要があり、そ
れ以外の場合には、数を増やさなければならない。SDRAMの残りは、セクタ
単位で編成されるトラック・バッファ区域によって満たすことができる。トラッ
ク・バッファ制御ユニットは、長いセクタIDと、トラック・バッファ区域内の
ロケーションとの間の相互参照を保つ。データ交換を加速するために、SDRA
Mでは、アドレッシングおよびデータ・トラフィックがパイプライン化される。
データが、事前に設定された長さのバーストで受け取られるか送られる間に、次
のバースト・パッケージの先頭のアドレスを、現在転送されているデータのアド
レスおよび方向に応じて、SDRAMに送ることができる。バースト動作中のア
ドレスの増分は、SDRAMによって内部的に行われる。
分離の必要が明瞭になる。
ックが高速になり、IC内でデータ・フローを処理する際のより洗練された特徴
が可能になる。帯域幅制限が回避されるので、データフローの編成がより簡単に
なる。
フロントエンドIC内での訂正およびトラック・バッファリング用のストレージ
としてのSDRAM SDRの配置を示す。CDモードのブロックおよび接続な
らびに制御線は含まれない。フロントエンドICでの訂正およびトラック・バッ
ファリング用のストレージとしてSDRAM SDRを使用するDVDプレイヤ
には、図1によれば、リード・ソロモン・デコーダRSD、メモリ・コントロー
ラMC、トラック・バッファ・コントローラTBC、バックエンド・インターフ
ェースBEI、および前記SDRAM SDRが含まれる。リード・ソロモン・
デコーダRSD、メモリ・コントローラMC、および前記SDRAM SDRは
、システム・クロックCLKに接続される。リード・ソロモン・デコーダRSD
は、たとえばDVDとしての光学記録媒体から供給される前処理されたデータD
ATA_INを受け取る。前処理されたデータDATA_INならびに、図示さ
れていない獲得部分からの図示されていないECC信号、セクタ信号、およびフ
レーム開始信号が、リード・ソロモン・デコーダRSDに入ってくるシンボルで
ある。図を単純にすることだけのために、ユニット間の要約された接続が、数本
の線によってほとんど形成される図1に示されている。リード・ソロモン・デコ
ーダRSDは、前記メモリ・コントローラMCに接続されて、訂正データRS_
DATAを記憶し、メモリ・コントローラMCと交換し、もう1つの接続を介し
て、訂正されたデータCR_DATAを、前記メモリ・コントローラMCおよび
トラック・バッファ・コントローラTBCに供給し、トラック・バッファ・コン
トローラTBCは、接続を介して、トラック情報to_TRおよびトラック・ア
ドレスtr_addrをメモリ・コントローラMCに供給する。メモリ・コント
ローラMCおよびSDRAM SDRは、アドレスaddrおよびRAM制御信
号ram_ctrlによって制御されるバスDBUSを介してデータを交換する
ように接続される。前述のバックエンド・インターフェースBEIは、要求され
たデータto_BEをメモリ・コントローラMCから受け取り、このデータは、
トラック・バッファ・コントローラTBCに送られる要求コマンドreqによっ
て要求されたものである。
・データをはぎとり、メモリ・コントローラMCを介してSDRAM SDRに
送る。訂正データが計算された後に、SDRAM SDR上の誤りのあるデータ
が、訂正されたデータと交換される。
ECCブロックが、トラック・バッファ区域への転送の用意ができる。トラック
・バッファ・コントローラTBCは、訂正されたデータをECC区域からセクタ
単位で読み取り、有効性判断の準備を行い、SDRAM SDRのトラック・バ
ッファ区域へのメモリ制御を介する訂正されたデータの記憶を調整する。
MCが、SDRAM SDRのトラック・バッファ区域からデータをセクタ単位
でフェッチし、それをバックエンド・インターフェースBEIに送る。
なければならない。SDRAM SDRのサイズおよびそのタイミング仕様に応
じて、物理アドレスへのデータの正しいマッピングが行われる。SDRAM S
DRは、機能的に、次の2つの区域に分割される。 ECCブロック区域と、 トラック・バッファ区域。
ならない。というのは、ECCブロックがリード・ソロモン・デコーダRSDか
ら完全に読み取られた後でなければ、エラー訂正の計算を開始できないからであ
る。リード・ソロモン・デコーダRSDによって実行される内部/外部ランの数
によって、訂正されたデータCR_DATAが使用可能になり、メモリ・コント
ローラMCに送ることができる時が決定される。これらの処理が、代替ECCブ
ロックが読み込まれる前に完了する場合には、2つのECCブロックだけを、S
DRAM SDR内に記憶する必要があり、それ以外の場合には、数を増やさな
ければならない。
って、SDRAM SDRの残りを満たすことができる。
タイミング仕様を守りながら、関連するプロセスの物理アドレスを保たなければ
ならない。データが、事前にセットされたバースト長でバーストとしてSDRA
M SDRに送られ、次のバースト・パッケージの先頭のアドレスが、パイプラ
イン内のデータ交換、アドレッシング、およびデータ・トラフィックを加速する
ためにSDRAM SDRに送られる。SDRAM SDRは、バースト動作中
に内部でアドレスの増分を行う。
びバンク1を中心に作られ、これらのバンクは、特にパイプライン化されたアド
レスおよびRAM制御信号ram_ctrlによってアクセスされる。普通のD
RAMと異なって、アドレッシングを、連続するバーストのロケーションに依存
するデータ操作と並列に、広範に行うことができる。これによって、一般的なD
RAMと比較して、速度が劇的に加速される。これらの特徴の最大の利益は、デ
ータ転送がバーストで行われ、かつ、アクセスをピンポン・モードすなわち各ア
クセスでバンクを変更しながら行えるようにメモリ内でデータが編成される場合
に、達成される。システム・クロックCLKによって、すべての転送が同期化さ
れるが、複数の異なるデータ速度を扱わなければならない。
について2のいわゆるCASレイテンシをセットされた16Mビットメモリを有
するSDRAM SDRについて使用されるいわゆるピンポン動作を示す。SD
RAM SDRの入力−出力動作は、図3および4に示されているように実行さ
れる。図3および4のそれぞれで、SDRAM SDRのメモリのバンクである
バンク0およびバンク1に対して実行される動作を示す第1行aを示す。各転送
は、ram_ctrlによって指定されるバンクを活動化することと、その後、
図1のram_ctrl信号をセットすることによって実行される読取コマンド
または書込コマンドによって、開始される。動作の結果が、データの向きを示す
DINまたはDOUTとして示されている。第2行bに、システム・クロックC
LKを示し、第3行cに、メモリ・コントローラMCによって制御される特定の
アドレスaddrを示す。これらは、適当な時に送られるロウ・アドレスR0、
R1、…およびカラム・アドレスCa、Cb、…に分割される。第4行dに、こ
れに対応してバスDBUS上に現れるデータを示す。項目は、アドレス信号ad
dr上で送られる関係するロケーションR.およびC.と、バースト内のロケー
ションの増分される番号を用いてマークされている。図3に示された出力動作で
は、アドレスとデータを同時にアクティブにされる相互のバンクでの連続する読
取要求が示され、図4では、書込動作に関する同一物が示されている。
は、本発明から離れずに簡単にこれを修正することができる。
ック・バッファリング用のストレージとしてのSDRAMの使用のブロック図で
ある。
Claims (18)
- 【請求項1】 訂正およびトラック・バッファリング用のストレージとして
のSDRAM(SDR)を含む、光学記録装置または光学再生装置。 - 【請求項2】 前記SDRAM(SDR)が、機能的に、ECCブロック区
域およびトラック・バッファ区域に分割される、請求項1に記載の装置。 - 【請求項3】 前記SDRAM(SDR)が、光ディスクからのデータを再
構成し、エラー検出を実行するために、前記光学記録装置または光学再生装置の
フロントエンドIC内で使用される、請求項1に記載の装置。 - 【請求項4】 前記SDRAM(SDR)が、前記光学記録装置または光学
再生装置の物理的変動を補償するために、見つかったエラーの訂正およびデータ
の記憶のために前記光学記録装置または光学再生装置のフロントエンドIC内で
使用される、請求項1に記載の装置。 - 【請求項5】 前記SDRAM(SDR)が、トラック・バッファ・モード
で使用される、請求項1に記載の装置。 - 【請求項6】 前記SDRAM(SDR)に記憶されるデータまたは前記S
DRAM(SDR)から読み出されるデータが、前記SDRAM(SDR)のデ
ータ・トラフィックを加速するのに適当なバーストに編成される、請求項1に記
載の装置。 - 【請求項7】 前記SDRAM(SDR)が、メモリ・コントローラ(MC
)に結合され、前記メモリ・コントローラ(MC)が、さらに、前記光学記録装
置または光学再生装置のフロントエンドICを形成するために、リード・ソロモ
ン・デコーダ(RSD)およびトラック・バッファ・コントローラ(TBC)に
接続される、請求項1に記載の装置。 - 【請求項8】 前記SDRAM(SDR)が、メモリ・コントローラ(MC
)に結合され、前記メモリ・コントローラ(MC)が、前記SDRAM(SDR
)との間でのデータ転送を監督し、前記SDRAM(SDR)を編成するインタ
ーフェースを形成する、請求項1に記載の装置。 - 【請求項9】 前記SDRAM(SDR)が、訂正データ(RS_DATA
)に起因してECCブロックからのシンボルを更新し、それを訂正されたデータ
(CR_DATA)として前記SDRAM(SDR)のトラック・バッファ区域
に記憶するために、前記ECCブロックからのシンボルにランダムにアクセスす
る、請求項1に記載の装置。 - 【請求項10】 前記SDRAM(SDR)が、リード・ソロモン・デコー
ダ(RSD)から来る生データを、前記リード・ソロモン・デコーダ(RSD)
によって前記データが送られた後で前記リード・ソロモン・デコーダ(RSD)
が内部/外部訂正を実行する間に、システム・クロックCLKの助けによって前
記SDRAM(SDR)に記憶し、前記リード・ソロモン・デコーダ(RSD)
がこのデータをいつどのようにして使用可能にするかに応じて、前記SDRAM
(SDR)が、訂正データ(RS_DATA)に起因してECCブロックからの
シンボルを更新し、それを訂正されたデータ(CR_DATA)として前記SD
RAM(SDR)のトラック・バッファ区域に記憶・バックするために、前記E
CCブロックからのシンボルにランダムにアクセスする、請求項1に記載の装置
。 - 【請求項11】 前記フロント・エンドICが、データのビット単位のスク
ランブル解除およびEDC計算を実行する、請求項7に記載の装置。 - 【請求項12】 前記SDRAM(SDR)が、CDが前記光学記録装置ま
たは光学再生装置によって再生される場合に使用され、リード・ソロモン・デコ
ーダ(RSD)から来る生データが、システム・クロック(CLK)の助けによ
って前記SDRAM(SDR)に記憶され、CDの必要に従ってトラック・バッ
ファ・コントローラ(TBC)の監督下でSDRAM(SDR)に記憶される、
請求項1に記載の装置。 - 【請求項13】 生データが、前記訂正を実行するために、メモリ・コント
ローラ(MC)を介してリード・ソロモン・デコーダ(RSD)から記憶される
、請求項12に記載の装置。 - 【請求項14】 前記SDRAM(SDR)が、DVDが前記光学記録装置
または光学再生装置によって再生される場合に使用され、リード・ソロモン・デ
コーダ(RSD)から来る生データが、前記リード・ソロモン・デコーダ(RS
D)によって前記データが送られた後で前記リード・ソロモン・デコーダ(RS
D)がSDRAM(SDR)内の内部/外部訂正を実行する間に、システム・ク
ロック(CLK)の助けによって、前記SDRAM(SDR)に記憶され、訂正
されたデータが、DVDの必要に従ってトラック・バッファ・コントローラ(T
BC)の監督下で修正され、リストアされる、請求項1に記載の装置。 - 【請求項15】 前記SDRAM(SDR)の前記ECCブロック区域が、
少なくとも2つのECCブロックを含む、請求項2に記載の装置。 - 【請求項16】 前記SDRAM(SDR)が、事前にセットされた長さの
バーストでデータを受け取り、送り、次のバースト・パッケージの先頭のアドレ
スが、現在転送されているデータのアドレスおよび方向に依存して、前記SDR
AM(SDR)に送られる、請求項1に記載の装置。 - 【請求項17】 光学記録装置または光学再生装置のフロントエンドIC内
でのデータの訂正およびトラック・バッファリング用のストレージとしてのSD
RAM(SDR)の使用の方法であって、 光学記録装置または光学再生装置のフロントエンドIC内でのデータの訂正お
よびトラック・バッファリングの速度を加速するために、記憶されるデータまた
は読み取られるデータを所定のバーストに編成するステップ を含む方法。 - 【請求項18】 前記バーストが、データの訂正およびトラック・バッファ
リング用のストレージとしての前記SDRAM(SDR)を制御するメモリ・コ
ントローラ(MC)内で実行される、請求項17に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99125206.5 | 1999-12-17 | ||
EP99125206 | 1999-12-17 | ||
PCT/EP2000/012551 WO2001045101A2 (en) | 1999-12-17 | 2000-12-12 | USAGE OF AN SDRAM AS STORAGE FOR CORRECTION AND TRACK BUFFERING IN FRONTEND ICs OF OPTICAL RECORDING OR REPRODUCTION DEVICES |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003517173A true JP2003517173A (ja) | 2003-05-20 |
Family
ID=8239645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001545309A Pending JP2003517173A (ja) | 1999-12-17 | 2000-12-12 | 光学記録装置または光学再生装置のフロントエンドic内での訂正およびトラック・バッファリング用のストレージとしてのsdramの使用 |
Country Status (14)
Country | Link |
---|---|
US (1) | US7346830B2 (ja) |
EP (1) | EP1245027B1 (ja) |
JP (1) | JP2003517173A (ja) |
KR (1) | KR100751475B1 (ja) |
CN (1) | CN1218314C (ja) |
AT (1) | ATE276572T1 (ja) |
AU (1) | AU776026B2 (ja) |
DE (1) | DE60013904T2 (ja) |
DK (1) | DK1245027T3 (ja) |
ES (1) | ES2228645T3 (ja) |
MX (1) | MXPA02005837A (ja) |
PL (1) | PL356023A1 (ja) |
PT (1) | PT1245027E (ja) |
WO (1) | WO2001045101A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7395488B2 (en) * | 2004-12-29 | 2008-07-01 | Zoran Corporation | System and method for efficient use of memory device bandwidth |
US7802169B2 (en) * | 2005-12-12 | 2010-09-21 | Mediatek Inc. | Error correction devices and correction methods |
US8074153B2 (en) | 2005-12-12 | 2011-12-06 | Mediatek Inc. | Error correction devices and correction methods |
TWM299458U (en) * | 2006-04-21 | 2006-10-11 | Taiwan Microloops Corp | Heat spreader with composite micro-structure |
US7689894B2 (en) * | 2006-05-11 | 2010-03-30 | Mediatek Inc. | Decoding apparatus and method therefor |
US7916866B2 (en) * | 2006-05-19 | 2011-03-29 | Mediatek, Inc. | Apparatus for descrambling a data retrieved from an optical storage medium, and method therefor |
KR20080036838A (ko) * | 2006-10-24 | 2008-04-29 | 삼성전자주식회사 | 광정보저장매체 재생/기록 장치의 에러 정정 방법 |
US10509577B2 (en) * | 2014-06-05 | 2019-12-17 | Pure Storage, Inc. | Reliable storage in a dispersed storage network |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10126279A (ja) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | データ復号方法 |
JPH10283213A (ja) * | 1997-04-08 | 1998-10-23 | Sony Corp | エラー訂正装置および方法 |
JPH1186464A (ja) * | 1997-09-05 | 1999-03-30 | Victor Co Of Japan Ltd | 信号処理装置 |
JPH1198462A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | データ再生装置 |
JPH11110919A (ja) * | 1997-09-30 | 1999-04-23 | Victor Co Of Japan Ltd | ディジタル信号記録方式及び記録媒体 |
JPH11328677A (ja) * | 1998-05-20 | 1999-11-30 | Sony Corp | 再生装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2276255A (en) | 1993-02-17 | 1994-09-21 | Andor Int Ltd | Track buffer with embedded error data |
US5974514A (en) * | 1996-11-12 | 1999-10-26 | Hewlett-Packard | Controlling SDRAM memory by using truncated burst read-modify-write memory operations |
KR100217181B1 (ko) | 1997-01-21 | 1999-09-01 | 윤종용 | 데이타 고속 전송을 위한 시스템 디코더 및 트랙버퍼링 제어방법 |
KR100233722B1 (ko) * | 1997-02-20 | 1999-12-01 | 윤종용 | 디지털 비디오 디스크 재생장치의 디지털신호처리부 테스트장치 |
US6278645B1 (en) * | 1997-04-11 | 2001-08-21 | 3Dlabs Inc., Ltd. | High speed video frame buffer |
US5896346A (en) * | 1997-08-21 | 1999-04-20 | International Business Machines Corporation | High speed and low cost SDRAM memory subsystem |
EP0917143B1 (en) | 1997-11-11 | 2004-01-02 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for controlling the buffering of a data stream |
JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
US6587896B1 (en) * | 1998-02-27 | 2003-07-01 | Micron Technology, Inc. | Impedance matching device for high speed memory bus |
CN100447882C (zh) * | 1998-05-06 | 2008-12-31 | 汤姆森特许公司 | 重放位流的处理 |
US6272153B1 (en) * | 1998-06-26 | 2001-08-07 | Lsi Logic Corporation | DVD audio decoder having a central sync-controller architecture |
US6330626B1 (en) * | 1999-05-05 | 2001-12-11 | Qlogic Corporation | Systems and methods for a disk controller memory architecture |
US6754858B2 (en) * | 2001-03-29 | 2004-06-22 | International Business Machines Corporation | SDRAM address error detection method and apparatus |
US6868519B2 (en) * | 2001-04-23 | 2005-03-15 | Lucent Technologies Inc. | Reducing scintillation effects for optical free-space transmission |
-
2000
- 2000-12-12 PT PT00985157T patent/PT1245027E/pt unknown
- 2000-12-12 AT AT00985157T patent/ATE276572T1/de active
- 2000-12-12 CN CN008171734A patent/CN1218314C/zh not_active Expired - Fee Related
- 2000-12-12 KR KR1020027006767A patent/KR100751475B1/ko not_active IP Right Cessation
- 2000-12-12 JP JP2001545309A patent/JP2003517173A/ja active Pending
- 2000-12-12 WO PCT/EP2000/012551 patent/WO2001045101A2/en active IP Right Grant
- 2000-12-12 DE DE60013904T patent/DE60013904T2/de not_active Expired - Lifetime
- 2000-12-12 EP EP00985157A patent/EP1245027B1/en not_active Expired - Lifetime
- 2000-12-12 US US10/168,161 patent/US7346830B2/en not_active Expired - Fee Related
- 2000-12-12 AU AU21663/01A patent/AU776026B2/en not_active Ceased
- 2000-12-12 PL PL00356023A patent/PL356023A1/xx unknown
- 2000-12-12 DK DK00985157T patent/DK1245027T3/da active
- 2000-12-12 MX MXPA02005837A patent/MXPA02005837A/es active IP Right Grant
- 2000-12-12 ES ES00985157T patent/ES2228645T3/es not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10126279A (ja) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | データ復号方法 |
JPH10283213A (ja) * | 1997-04-08 | 1998-10-23 | Sony Corp | エラー訂正装置および方法 |
JPH1186464A (ja) * | 1997-09-05 | 1999-03-30 | Victor Co Of Japan Ltd | 信号処理装置 |
JPH1198462A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | データ再生装置 |
JPH11110919A (ja) * | 1997-09-30 | 1999-04-23 | Victor Co Of Japan Ltd | ディジタル信号記録方式及び記録媒体 |
JPH11328677A (ja) * | 1998-05-20 | 1999-11-30 | Sony Corp | 再生装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2001045101A3 (en) | 2001-11-08 |
DK1245027T3 (da) | 2004-11-15 |
WO2001045101A2 (en) | 2001-06-21 |
KR100751475B1 (ko) | 2007-08-23 |
DE60013904D1 (de) | 2004-10-21 |
EP1245027A2 (en) | 2002-10-02 |
CN1409856A (zh) | 2003-04-09 |
EP1245027B1 (en) | 2004-09-15 |
PT1245027E (pt) | 2005-01-31 |
AU776026B2 (en) | 2004-08-26 |
KR20020059799A (ko) | 2002-07-13 |
ES2228645T3 (es) | 2005-04-16 |
US20020191967A1 (en) | 2002-12-19 |
MXPA02005837A (es) | 2005-07-01 |
CN1218314C (zh) | 2005-09-07 |
DE60013904T2 (de) | 2005-09-29 |
ATE276572T1 (de) | 2004-10-15 |
US7346830B2 (en) | 2008-03-18 |
PL356023A1 (en) | 2004-05-31 |
AU2166301A (en) | 2001-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6745309B2 (en) | Pipelined memory controller | |
US20060168407A1 (en) | Memory hub system and method having large virtual page size | |
TWI400614B (zh) | 在一xdr dram記憶體系統中處理寫入遮罩作業之方法、裝置及電腦程式產品 | |
JPH06266607A (ja) | データ処理システム及びそのメモリ・タイミングをプログラムする方法 | |
KR20010013743A (ko) | 다중 메모리 어드레스를 저장 및 처리하기 위한 시스템 및방법 | |
JP2002506554A (ja) | メモリデバイスにおけるローカル制御信号発生のための方法および装置 | |
JP2003517173A (ja) | 光学記録装置または光学再生装置のフロントエンドic内での訂正およびトラック・バッファリング用のストレージとしてのsdramの使用 | |
KR100653569B1 (ko) | 이중 버퍼링을 사용하는 데이터 전송 장치, 데이터 전송시스템, 및 데이터 전송 방법 | |
US20020141275A1 (en) | Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies | |
US6697921B1 (en) | Signal processor providing an increased memory access rate | |
US6499082B1 (en) | Method of transferring data from large capacity data storage device | |
TW202242659A (zh) | 自我調整記憶體存取管理 | |
US20060184858A1 (en) | Memory circuit, such as a DRAM, comprising an error correcting mechanism | |
US6148388A (en) | Extended page mode with memory address translation using a linear shift register | |
US6785795B1 (en) | Data processing device for use in cooperation with a memory | |
JPH04270440A (ja) | アクセス方式 | |
KR100474704B1 (ko) | 데이터의 버스트 동시쓰기가 가능한 프로세서 이중화 장치 | |
JP4379948B2 (ja) | ディスクドライブインターフェース装置 | |
JP2002091823A (ja) | 画像表示装置に使用されるメモリ制御装置 | |
KR100189529B1 (ko) | 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법 | |
JPH03127220A (ja) | 磁気テープ装置の制御方法 | |
JP2001075874A (ja) | メモリ制御回路およびそれを内蔵した記録媒体装置 | |
WO2001018639A1 (fr) | Processeur de signaux | |
JPH02176950A (ja) | ディスクキャッシュ制御方式 | |
JPH01145755A (ja) | データ転送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100323 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100929 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110202 |