KR970706572A - 에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리 장치(data processing method for generating error correction product code block, data processing method for recording data in recording medium, and data processing device for data) - Google Patents

에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리 장치(data processing method for generating error correction product code block, data processing method for recording data in recording medium, and data processing device for data) Download PDF

Info

Publication number
KR970706572A
KR970706572A KR1019960707019A KR19960707019A KR970706572A KR 970706572 A KR970706572 A KR 970706572A KR 1019960707019 A KR1019960707019 A KR 1019960707019A KR 19960707019 A KR19960707019 A KR 19960707019A KR 970706572 A KR970706572 A KR 970706572A
Authority
KR
South Korea
Prior art keywords
bytes
data
block
error correction
column
Prior art date
Application number
KR1019960707019A
Other languages
English (en)
Other versions
KR100255105B1 (ko
Inventor
다다시 고지마
고이치 하라야마
요시히사 후쿠시마
다카시 유미바
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
모리시타 요이치
마츠시타 덴키산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바, 모리시타 요이치, 마츠시타 덴키산교 가부시기가이샤 filed Critical 니시무로 타이조
Publication of KR970706572A publication Critical patent/KR970706572A/ko
Application granted granted Critical
Publication of KR100255105B1 publication Critical patent/KR100255105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

반도체나 기록 전송 기술의 진보에 적합하고, 용장율을 일정하게 유지한체로 리드 솔로몬 에러정정 곱부호 블록 전체의 크기를 크게하여 에러정정 능력을 높인다. 종래와 같이 (M×N)바이트의 정보 데이타에 대하여 (M+PO)×(N+PI)바이트의 리드 솔로몬 에러정정 곱부호 블록을 구성하는 것이 아니라, (K×M×N)바이트의 정보 데이타에 대하여 (K×(M+1)×(N+P)) 바이트의 리드 솔로몬 에러정정 곱부호 블록을 구성하는 (A,B,C)와 같이 하여, K를 가변하는 것으로 리드 솔로몬 에러정정 곱부호 블록 전체의 크기를 가변으로 하여, 용장율을 증대하는 일 없이 에러정정 능력을 거의 K에 비례하여 변화시킬 수 있도록 하였다.

Description

에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리장치(DATA PROCESSING METHOD FOR GENERATING ERROR CORRECTION PRODUCT CODE BLOCK, DATA PROCESSING METHOD FOR RECORDING DATA IN RECORDING MEDIUM, AND DATA PROCESSING DEVICE FOR DATA)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 있어서의 리드 솔로몬 에러정정 곱부호의 생성블록을 도시하는 도면, 제3도는 제2도의 생성 블록에 의해 생성되는 리드 솔로몬 에러정정 곱부호 블록을 도시하는 도면.

Claims (12)

  1. 바이트 단위를 디지탈 데이타를 처리하여, 1개의 정보 데이타 블록을 M행×N열의 (M×N)바이트로 구성하고, 상기 정보 데이타 블록내에서는 바이트 단위로 데이타를 배치하여, 행마댜에는 제0열에서 제(N-1)열의 데이타 전송 순으로 배치하고, 또한 제0행에서 제(N-1)행까지 데이타 전송 순으로 일치시켜서 배치하는 제1단계와, 데이타 전송 순으로 연속하는 K개의 정보 데이타 블록으로 구성한 (K×M)행×N열의 행렬 블록을 배치하는 제2단계와, 이 행렬 블록의 (K×M)바이트의 각 열에는 에러정정용 검사 워드 K바이트를 부가하여, N열의 각 열을(K×(M+1))바이트의 리드 솔로몬 부호어 C2로서 형성하는 제3단계와,N바이트의 각 행마다 에러정정용 검사 워드 P바이트를 부가하여, (K×(M+1))행의 각 행을 (N+P)바이트의 리드 솔로몬 부호어 C1으로서 형성되는 제4단계를 포함하며, 전체의 블록으로서는 K개의 정보 데이터 블록 (K×M×N)바이트를 정보부로 하는 (K×(M+1)×(N+P))바이트의 리드 솔로몬 에러정정 곱부호 블록이 구성되어, 1정보 데이타블록(M×N)바이트와 이것에 부가되는 평균 검사 워드 바이트수의 합계가 일정치 (M+1)×(N+P)바이트가 되도록 구성된 에러정정 곱부호 블록을 생성하는 것을 특징으로 하는 데이타 처리 방법.
  2. 바이트 단위로 디지탈 데이타를 처리하여, 1개의 정보 데이타 블록을 M행×N열의 (M×N)바이트로 구성하고, 상기 정보데이타 블록내에서는 바이트 단위로 데이타를 배치하여, 행마댜에는 제0열에서 제(N-1)열의 데이타 전송 순으로 배치하고, 또한 제0행에서 제(N-1)행까지 데이타 전송 순으로 일치시켜서 배치하는 제1단계와, 데이타 전송 순으로 연속하는 K개의 정보 데이타 블록으로 구성한 (K×M)행×N열의 행렬 블록을 배치하는 제2단계와, 이 행렬 블록의 (K×M)바이트의 각 열에는 에러정정용 검사 워드 K바이트를 부가하여, N열의 각 열을(K×(M+1))바이트의 리드 솔로몬 부호어 C2로서 형성하는 제3단계와, 또 N바이트의 각 행마다 에러정정용 검사 워드 P바이트를 부가하여, (K×(M+1))행의 각 행을 (N+P)바이트의 리드 솔로몬 부호어 C1으로서 형성되는 제4단계를 포함하며, 전체의 블록으로서는 K개의 정보 데이터 블록 (K×M×N)바이트를 정보부로 하는 (K×(M+1)×(N+P))바이트의 리드 솔로몬 에러정정 곱부호 블록이 구성되어, 1정보 데이타블록(M×N)바이트와 이것에 부가되는 평균 검사 워드 바이트수의 합계가 일정치 (M+1)×(N+P)바이트가 되도록 구성된 에러정정 곱부호 블록을 생성하는 것을 특징으로 하는 데이타 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제3단계에서는 (K+M)바이트의 각 열의 말미에 에러정정용 검사 워드 K바이트를 부가하여, N열의 각 열이 상기 (K×(M+1))바이트의 리드 솔로몬 부호어 C2를 형성하도록 한 후에, 열마다 K바이트의 에러정정용 검사 워드를 정보 데이타 M바이트마다의 위치에 1바이트씩 분산 배치하여 고친 것을 특징으로 하는 데이타 처리 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제3단계에서는 (K+M)바이트의 각 열마다 부가하는 에러정정용 검사 워드 K바이트의 각 바이트 위치가, M바이트마다 1바이트의 위치가 되도록 하여 상기 (K×(M+1))바이트의 리드 솔로몬 부호어 C2를 형성하도록 한 것을 특징으로 하는 데이타 처리 방법.
  5. 제1항 또는 제2항에 있어서, 상기 M×N이 2054 이상 2064 이하, 상기 K가 12 이상의 짝수, 상기 P가 10 이상의 짝수, 상기 (K×(M+1))가 255이하, 상기 N+P가 255 이하인 것을 특징으로 하는 데이타 처리 방법.
  6. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=16. P=10인 것을 특징으로 하는 데이타 처리 방법.
  7. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=12. P=10인 것을 특징으로 하는 데이타 처리 방법.
  8. 제1항 또는 제2항에 있어서, 상기 M=12, N=172, K=18. P=10인 것을 특징으로 하는 데이타 처리 방법.
  9. 제2항에 있어서, 상기 에러정정 곱부호 블록 데이타를 기록하는 것을 특징으로 하는 기록매체.
  10. 제2항에 있어서, 상기 에러정정 곱부호 블록 데이타의 상기 (M×N)바이트의 1개의 정보 데이타 블록이 1섹터에 대응되어 기록되고 있는 것을 특징으로 하는 기록 매체.
  11. 바이트 단위로 디지탈 데이타를 처리가 행해지고, 1개의 정보 데이타 블록이 M행×N열의 (M×N)바이트로 구성되며, 상기 정보데이타 블록내는 바이트 단위로 데이타가 배치되는 것으로, 행마다에는 제0열에서 제(N-1)열의 데이타 전송 순으로 배치하고, 또한 제0행에서 제(M-1)행까지 데이타 전송 순으로 일치시켜서 배치되며, 데이타 전송 순으로 연속하는 K개의 정보 데이타 블록으로 구성되는 (K×M)행×N열의 행렬 블록이 배치되고, 이 행렬 블록의 (K×M)바이트의 각 열에는 에러정정용 검사 워드 K바이트를 부가되며, 그리고 N열의 각 열이(K×(M+1))바이트의 리드 솔로몬 부호어 C2를 형성되며, N바이트의 각 행마다 에러정정용 검사 워드 P바이트를 부가되어, (K×(M+1))행의 각 행을 (N+P)바이트의 리드 솔로몬 부호어 C1으로서 형성되어, 전체로 하여 블록으로서는, K개의 정보 데이터 블록 (K×M×N)바이트를 정보부로 하는 (K×(M+1)×(N+P))바이트의 리드 솔로몬 에러정정 곱부호 블록이 구성되어, 1정보 데이타블록(M×N)바이트와 이것에 부가되는 평균 검사 워드 바이트수의 합계가 일정치 (M+1)×(N+P)바이트가 되도록 구성된 에러정정 곱부호 블록을 생성하는 것을 특징으로 하는 데이타 처리 장치.
  12. 제11항에 있어서, 상기 에러정정 곱부호 블록을 처리하는 수단은 곱부호 블록을 처리하는 수단은 통신 장치 또는 디스크로의 데이타기록 장치 또는 에러정정 처리 장치중 어느 하나에 설치되는 것을 특징으로 하는 데이타 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960707019A 1995-04-12 1996-04-08 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치 KR100255105B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8687495 1995-04-12
JP95-086874 1995-04-12
PCT/JP1996/000956 WO1996032718A1 (fr) 1995-04-12 1996-04-08 Procede de traitement de donnees pour produire un bloc de code de produit de correction d'erreurs, procede de traitement de donnees pour enregistrer des donnees dans un support d'enregistrement, et dispositif de traitement de donnees

Publications (2)

Publication Number Publication Date
KR970706572A true KR970706572A (ko) 1997-11-03
KR100255105B1 KR100255105B1 (ko) 2000-05-01

Family

ID=13898982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960707019A KR100255105B1 (ko) 1995-04-12 1996-04-08 에러정정곱부호블록을생성하기위한데이타처리방법,그데이타를기록매체에기록하기위한데이타처리방법,그데이타처리장치및그데이타가기록된광디스크재생장치

Country Status (9)

Country Link
US (2) US5790569A (ko)
EP (1) EP0766245A4 (ko)
JP (1) JP3071828B2 (ko)
KR (1) KR100255105B1 (ko)
CN (1) CN1120491C (ko)
CA (1) CA2190985C (ko)
MY (1) MY116511A (ko)
TW (1) TW315461B (ko)
WO (1) WO1996032718A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328902B1 (ko) * 1998-01-28 2002-03-14 포만 제프리 엘 데이타 기억 시스템
KR100691066B1 (ko) * 2000-06-02 2007-03-09 엘지전자 주식회사 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032718A1 (fr) * 1995-04-12 1996-10-17 Kabushiki Kaisha Toshiba Procede de traitement de donnees pour produire un bloc de code de produit de correction d'erreurs, procede de traitement de donnees pour enregistrer des donnees dans un support d'enregistrement, et dispositif de traitement de donnees
FI106758B (fi) 1999-04-16 2001-03-30 Nokia Networks Oy Segmentointimekanismi lohkoenkooderia varten
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
KR100685360B1 (ko) * 2000-01-31 2007-02-22 산요덴키가부시키가이샤 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치
KR20010081335A (ko) * 2000-02-12 2001-08-29 구자홍 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
JP2002074862A (ja) * 2000-08-25 2002-03-15 Toshiba Corp データ処理方法及び装置及び記録媒体及び再生方法及び装置
JP3920558B2 (ja) 2000-11-08 2007-05-30 株式会社東芝 データ処理方法及び装置及び記録媒体及び再生方法及び装置
US6983413B2 (en) 2000-12-12 2006-01-03 Kabushiki Kaisha Toshiba Data processing method using error-correcting code and an apparatus using the same method
US6910174B2 (en) * 2001-06-01 2005-06-21 Dphi Acquisitions, Inc. Error correction code block format
KR20030059914A (ko) * 2002-01-03 2003-07-12 삼성전자주식회사 에러 정정 코드 블럭 생성 방법 및 장치와 그것이 적용된광 저장매체
US7339873B2 (en) * 2003-07-07 2008-03-04 Sony Corporation Data recording/reproducing apparatus, data recording/reproducing method, program, and recording medium
JP4112520B2 (ja) * 2004-03-25 2008-07-02 株式会社東芝 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法
DE102004036383B4 (de) * 2004-07-27 2006-06-14 Siemens Ag Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen
US7783688B2 (en) * 2004-11-10 2010-08-24 Cisco Technology, Inc. Method and apparatus to scale and unroll an incremental hash function
CN102034515A (zh) * 2010-12-03 2011-04-27 蒋骏宁 一种提高光存储介质的纠错能力的方法
KR20170025831A (ko) * 2015-08-31 2017-03-08 엘지전자 주식회사 태양 전지 모듈, 그리고 태양 전지 모듈용 이상 감지 장치
WO2019064369A1 (ja) * 2017-09-27 2019-04-04 三菱電機株式会社 符号化装置、送信機、復号装置および受信機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
JPH07112158B2 (ja) * 1986-01-24 1995-11-29 ソニー株式会社 デ−タ伝送方法
JPS6323274A (ja) * 1986-07-16 1988-01-30 Sony Corp デ−タ伝送方法
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
JP2664303B2 (ja) * 1991-10-29 1997-10-15 日本放送協会 データ伝送装置
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
WO1996032718A1 (fr) * 1995-04-12 1996-10-17 Kabushiki Kaisha Toshiba Procede de traitement de donnees pour produire un bloc de code de produit de correction d'erreurs, procede de traitement de donnees pour enregistrer des donnees dans un support d'enregistrement, et dispositif de traitement de donnees
JP3813671B2 (ja) * 1996-10-30 2006-08-23 株式会社東芝 マルチメディアサーバ用ディスクアレイ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328902B1 (ko) * 1998-01-28 2002-03-14 포만 제프리 엘 데이타 기억 시스템
KR100691066B1 (ko) * 2000-06-02 2007-03-09 엘지전자 주식회사 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법

Also Published As

Publication number Publication date
CN1150859A (zh) 1997-05-28
CA2190985A1 (en) 1996-10-17
EP0766245A1 (en) 1997-04-02
US5790569A (en) 1998-08-04
KR100255105B1 (ko) 2000-05-01
CN1120491C (zh) 2003-09-03
JP3071828B2 (ja) 2000-07-31
WO1996032718A1 (fr) 1996-10-17
EP0766245A4 (en) 1998-07-22
CA2190985C (en) 2000-11-28
US6182263B1 (en) 2001-01-30
TW315461B (ko) 1997-09-11
MY116511A (en) 2004-02-28

Similar Documents

Publication Publication Date Title
KR970706572A (ko) 에러정정 곱부호 블록을 생성하기 위한 데이타 처리 방법과 해당 데이타를 기록 매체에 기록하기 위한 데이타 처리 방법 및 해당 데이타 처리 장치(data processing method for generating error correction product code block, data processing method for recording data in recording medium, and data processing device for data)
US4862463A (en) Error correcting code for 8-bit-per-chip memory with reduced redundancy
US5465260A (en) Dual purpose cyclic redundancy check
EP0170328B1 (en) Device for correcting and concealing errors in a data stream, and video and/or audio reproduction apparatus comprising such a device
US4589112A (en) System for multiple error detection with single and double bit error correction
EP0523969B1 (en) Error correction encoding and decoding system
US7278085B1 (en) Simple error-correction codes for data buffers
KR900006568B1 (ko) 코드에러정정방법
EP0075985B1 (en) A data processing device for processing multiple-symbol data-words based on a symbol-correcting code and having multiple operating modes
KR930008683B1 (ko) 리드-솔로몬 에러 보정 코드 엔코더
EP0112988A2 (en) Syndrome processing for multibyte error correcting systems
JPS5960654A (ja) エラ−訂正システム
JPH0697542B2 (ja) インタ−リ−ブ回路
US5537427A (en) Modular multiple error correcting code system
KR840005869A (ko) 디지탈 데이타를 비디오 형식으로 저장하는 방법 및 장치
JPS6349245B2 (ko)
US5459740A (en) Method and apparatus for implementing a triple error detection and double error correction code
JPH0760394B2 (ja) 誤り訂正・検出方式
JP3283130B2 (ja) ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置
US5754562A (en) Method and apparatus for encoding certain double-error correcting and triple-error detecting codes
US6772390B2 (en) Erasure correction for ECC entities
US5805615A (en) Method and apparatus for encoding certain double-error correcting and triple-error detecting codes
Blaum et al. Error-correcting codes with bounded running digital sum
EP0603932A1 (en) Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
EP0341851A2 (en) Method and apparatus for interleaved encoding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 17

EXPY Expiration of term