TW388009B - A data storage system - Google Patents

A data storage system Download PDF

Info

Publication number
TW388009B
TW388009B TW087111509A TW87111509A TW388009B TW 388009 B TW388009 B TW 388009B TW 087111509 A TW087111509 A TW 087111509A TW 87111509 A TW87111509 A TW 87111509A TW 388009 B TW388009 B TW 388009B
Authority
TW
Taiwan
Prior art keywords
memory
blocks
data
coded data
memory group
Prior art date
Application number
TW087111509A
Other languages
English (en)
Inventor
Keisuke Tanaka
Toru Michigami
Original Assignee
Internatl Business Machines Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Internatl Business Machines Co filed Critical Internatl Business Machines Co
Application granted granted Critical
Publication of TW388009B publication Critical patent/TW388009B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866Error detection or correction; Testing, e.g. of drop-outs by interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

五、發明説明(i A7 B7 經濟部中央標準局員工消費合作社印製 [發明領域] 本發明係關於-資料儲存系統及一錯誤更正***,用以 改正在資料Z錄碟中,或基^乘積碼方法的DVD(數位影 像光碟)所記錄錯誤資料。 T [背景技藝] 在用以儲存來自DVD資料的-先前記憶體組交錯方法 中,其記憶體組的使用效率係爲低的。 DVD已當作R0M(准讀年記憶禮)或ram(隨機存取 死憶體.)使用。在DVD_R〇-M/RAMlf7,當資料從dvd 讀取的時候’ I於乘積瑪方法的錯誤更正便會執行,且在 DVD-RAM,當資料新寫入DVD的時候,錯誤更正碼的 產生便$執行。乘積碼方法的使用是由一標準的dvd所 即參考圖1中簡單所描述的乘積碼,資料係配置 的陣列中,而一錯誤更正碼,亦即P0(核檢外部 的碼)係in入在一垂直方向之每一欄中的](1資料,而錯誤 更正碼,亦即PI(核檢内部碼)係加入在一水平方向之每— 列中的k2資料。包括資料及錯誤更正碼p〇编碼或ρι的基 群係,爲ECC編碼資料。kl資料及P0會取出,以執行在 每一欄中的k 1錯誤資料改正,而k 2資料和p I會取出,以 執行每一列中的k 2錯誤資料改正,根據d v 〇的標準,在 列方向中的一線之ECC编碼資料長度γ係定義成182位元 组’其包括172個資料位元组及1〇個?1位元組。ΥχΖ编碼 資料係稱爲ECC磁區1 =長度Ζ値是由在DVD上的磁區數 目所決定》E C C磁區1的範例係包括丨6個磁區s丨至s 1 6, 定義。讀 在 k1xk2 本紙張尺度適用中國國家標準(CNS ) a4規格(2i〇x 297公釐) {^ 裝-- (請先間讀背面之注意事項再填寫本頁) -HI I - -- · 訂 Τ' 經濟部中央標準局員工消费合作社印製 A7 _______B7 五、發明説明(2 ) 而每一磁區係包括12條編碼資料線,該等編碼資料線[〇1 至L12的其中每一線條係包括172個資料位元組及1〇個?1位 元组。 圖2係顯^在DVD之資料記錄磁軌中所記錄的ecc編碼 資料。該等1 6條P 0線係分別配置成丨6個磁區。例如,磁 區S 0 1係包括該等編碼資料線[0丨至l 1 2,及一p 〇線條 (P01)的10個P0位元组。磁區501至516的ECC编碼資 料會連續地從DVD讀取,並儲存在工作記憶體2中,亦即 D R A Μ (動態的随機存取記憶n ),以组合如在圖i中所顯 示的ECC磁區1 »若要執行該錯誤更正,儲存在DVD的 ECC磁區1會讀取,並緩衝儲存在工作記憶體2中。當 klxk2的新資料在DVD窝入的時候,該資料便會映射或 緩衝至工作記憶體2,而新的錯誤更正碼p〇及?1會產生及 加入,以完成在圖1中所顯示的ECC磁區。注意,在目前 規則中的描述係針對從D V D所讀取的编碼錯誤資料改正 ,而用以儲存或緩衝來自DVD所讀取之编碼資料的記憶 體便稱爲工作記憶體。 —錯誤更正電路會存取工作記憶體2來讀取資料及在欄 方向中所配置的p 〇,以執行在欄方向中的錯誤資料改正 ,並铕取資料及在列方向中所配置的?1,以執行在列方向 中的錯誤資料改正。假設工作記憶體2之列方向中的位址 會持續地分配,而在欄方向中的位址並不會連續地分配。 在此情況,在列方向中的讀取操作能以相對的高速達成, 仁在欄方向中的項取操作是以低速達成,由於在欄方向中 本紙張尺度適用中國國^?7 CNS ) A4規格(210x1^^7 —..1- Γ I. ''0裝 訂 ^1 -----3----.― (請先閲讀背面之注意事項再填寫本頁) f A7 B7 五、發明説明(3 ) 的不連續位址,藉以工作記憶體2的存取速度,即是 D RAM,已減少》若要解決如此的問題,如在圖3所示稱 爲空白***方法業已使用。圖3係顯示只用以儲存編碼資 料的記憶體空間,而該編碼資料是在所顯示的磁區 S 0 1之编碼資料線L 0 1至L 1 2,其係用以簡化描述。構成 記憶體組0和記憶體组1的兩DRAM晶片會當作工作記憶 禮使用’其中從DVD之資料記錄磁軌所讀取之ecc編碼 資料會儲存》奇數編碼資料線之編碼資料會儲存在記憶體 組0,而偶數編碼資料線之編遇資料係儲存在記憶體组i, 且該等記憶體組0和1的存取搡作是以在技藝中已知的*** 方法而達成’在外觀上’ DRAM的一RAS-CAS延遲時間 及一預充電時間,亦即記憶體組9和丨會隱藏,而在欄方向 中的存取時間似乎會較高。 [本發明所解決的問題] 經濟部中央標準局貝工消费合作社印製 1^1 m· »- -I m In m· m »11-1 jiiiL- ^ 'V (請先閲讀背面之注^項再填寫本頁) ί1. 先前所描述的是記憶體組交錯芳法,其中該記憶體組交 錯只在不連續位址的方向中完成,亦即欄方向,然而,己 造成下面的問題。即是,既然在列方向中的編碼資料長度 係選取爲由2 n所表示的長度,以簡化一定址電路,而在列 方向中的编碼資料長度係藉由DVD標準而定義成182個位 元組,在列方向中具有256個位元組的該等記憶體組〇和1 已使用。在此情況,只有〗8 2個位元組是在列方向中的 256個位元组當中使用,而其餘的74個位元组並不會使用 ’所以在列方向中的有效使用會變成一較低的値,亦即 7 1 %= 1 8 2個位元組/ 2 5 6個位元组》 -6 - 本纸張尺度適用中國國宏嫌進(ΓΜς、Δ他故/ ,ΙΛν輅、
經濟部中央標準局員工消费合作社印M A7 B7五、發明説明(4 ) — 一~~ 〜 [發明概要] 本發明的目的是要提供一資料儲存系統及—錯誤更正系 統,其係使用一改良的記憶體组交錯方法而用以將編碼資 料映射至工作記憶體,其係改良工作記憶體的有效使用, 而不會減少工作記憶體的存取速度及無需額外的週邊電路 0 根據本發明之方法係用以讀取眾多的編碼資料線,每— 编碼資料線具有一位元组長度Y,其係儲存在資料記錄碟 ,並將眾多的編碼資料儲存在·記憶體组中,其係包括下列 步驟: (i) 建立兩記憶體組,每一記憶體組具有由公式 YS2nx(2m+l)之[2nx(2m+l)]所表示之總位元组長度, 其中η及m的每一個變數均是正整數,而該等兩記憶體组 的其中母一1己憶體紐係分成(2m+l)區塊,該等(2m+l)區 塊的其中每一個區塊具有由(2n)所表示的位元組長度, (ii) 將來向資料記錄碟所連續讀取之眾多編碼資料線的 其中每一線分成(2m+l)區塊,其每一區塊具有位元 組長度,及 · (iii) 陸續地將該等眾多编碼資料線的連續.區塊交替像存 至等該兩記憶體组’其中該等眾多指定給一記憶體組之編 碼資料線的該等連續區塊係分別儲存至該一記憶體組的連 續區塊内’且該等眾多指定給另一記憶體組之编碼資料線 的該等連續區塊係分別儲存至該另一記憶體組的連續區塊 内。 本纸張尺度適用中國國家榇準(CNS ) A4規格(2丨0X297公釐) (請先閲讀背面之注項再填寫本頁} ,「裝 、17
-' I A7 A7 經濟部中央標準局員工消費合作衽印製 五、發明説明(5 ) 方法還包括下列步驟: (iv)交替地存取兮 ' 、 邊争兩死憶體組的該等區塊,以組合該 編碼資料線’其中儲存在該—記憶體组中的該等眾 ’編碼資料線的該等連續區塊是連續存取,而儲存在另- 記憶體组中的該等眾多編碼資料線的該等連續區塊是連續 存取。 、 d記Ift體组的實際位址係相同於另_記憶键组的 位址。 根據本發明之錯⑨更正方法U以讀取眾多的编碼資料 4·每 '編碼資料線具有一位元組長度γ,並包括資料及 錯,吳更正碼,連續地儲存在資料記錄碟,及將眾多的編碑 資料4儲存至$憶體組,讀取來自該等記憶體組之該等眾 多编碼資料線的其中每一資科線,並改正编碼資料線的錯 誤.¾料’其係包括下列步躁: (1)建互兩記憶體组,每—記憶體組具有由一公式 YS2nx(2m+l)之[2nx(2m+1)]所表示的總位元組長度, 其中η及m每一個皆是一正整數,且將該等兩記憶體組當 中每一個分成(2m+l)區塊,該等(2m+1)區塊期中的每— 個具有由(2 )所表示的一位元組長度, (Π)將從該資料記錄碟所循序讀取之該等眾多编碼資科 線其中的每一個分成(2m+1)區塊,每一區塊具有該(2n) 位元组長度,及 (111)陸續地將該等眾多编碼資料線的連續區塊改變儲存 成該等兩記憶體組,其中指定给一記憶體組的該等眾多編 —______* 8 ~ t紙張用中關家標率(CNS ) A4規格(21GX297公整> - nn He —-H HMWM9 In nn ^mf I t— ;· ( i (請先聞讀背面之注項再填寫本頁}
'1T ό 五 續Γ係分別錯存成該1憶體组的連續區 :連憶體㈣該等眾多編瑪資料線的該 寺連續區魏係为別儲存成該另—記憶體組的連續區塊, 父替地存取㈣兩域龍之_,以讀取—编碼 資料線的(2 m + 1)區塊,及 $、 (v)改正一编碼資料線的錯誤資料。 ^據本❹之錯誤更正方法係基於乘積碼方法,其中資 置在仙2的陣列’其中Η是在欄方向中的資料數 目’而U是在列方向中的位无立數目,錯誤更正碼⑼係 加入在欄万向中的kl資料,錯誤更正碼ρι係加人在列方 向中和資料,在列方向中的―編碼資料線之總長度係包 括k2資料,而錯誤更正碼以係定義成γ位元組長度,其係 包括下列步驟·· 、 (i)建立兩記憶體組,每一記憶體組具有由一公式 Y-2 x(2m+l)工[2 x(2m+l)]所表示的總位元組長度, 其中nAm每一個皆是-正整數,且將該等兩記憶體組當 中每-個分成(2m+1)區塊’該等(2πι+1)區塊其中的每— 個具有由(2 )所表示的一位元組長度, 、 (i i)在資料1己錄碟中連續地儲存眾多的編碼資料線, (iii) 將來自該資料記錄碟所讀取的該等眾多编碼資料 線其中的每一個分成(2ι°+1)區塊,每一區塊具有該(2„) 位元組長度,及 (iv) 陸續地將該等眾多編碼資料線的連續區塊交替儲存 至等該兩記憶體組,其中該等眾多指定給—記憶體组之編 -9 - 本紙張尺度適财關家標準(CNs ) Μ規格(2⑴公整) 經濟部中央標準扃貝工消費合作社印11 A7 B) 五、發明説明(7 ) 碼資料線的該等連續區塊係分別儲存至該一記憶體組的連 續區塊内,且該等眾多指定給另一記憶體组之編碼資料線 的該等連續區塊係分別儲存至該另一記憶體組的連續區塊 内, (V) 交替地存取該等兩記憶體组,以讀取該k 1資料及該 等錯誤更正碼p〇,中該一記憶體组的每一(2m+1)區塊會 存取,且該另一記憶體组的每一(2m+l)區塊會存取及 (VI) 基於該錯誤更正‘碼p〇來改正kl錯誤資料9該等步 骤(v)&(vi)會重覆。 二 該方法還包括下列步驟: (VI 1 )交替地存取該等兩記憶體組之區塊,以讀取一编 碼資料線的(2m+ 1)區塊,及 (v 111)改正該一編碼資料線的錯誤資料。該等步驟(v丨i) 及(viii)會重複。 根據本發明之資料儲存系統係用以讀取眾多编碼資料線 ’每一编碼資料線具有一位元组長度γ,係儲存在資料記 錄碟’並將眾多的編碼資料線儲存在記憶體組中,其包括 下列項目: . 、 兩5己憶體組’其中的每—記憶體組具有由公式 YS2 x(2m+l)之[2nx(2m+l)]所表示的一總位元組長度 ’其中η及m每一變數皆是正整數,該等兩記憶體组的其 中每一s己憶體組係分成(2 m + 1 )區塊,而該等(2 m + 1 )區塊 的其中每一區塊具有由(2")所表示的一位元組長度,及 裝置’其係用以將來自該資料記錄碟所連續讀取之該等 ______ - _ - 10 - 本紙柒尺度適用中國國家標準(CNS)A_4.規格( 210X297公整」一·---- ,~~U--·----1裝 ί (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局員工消費合作社印製 A7 --------^ Β7 五、發明説明(8 ) 眾多編碼資料線的其中每一資料線分成(2瓜+1◊區塊,而 每—區塊具有該(2n)位元組長度,且交替地將該等眾多編 碼資料線的該等連續區塊陸續地儲存至該兩記憶讀组,其 中指定给-記憶體組之該等眾多编碼資料線的該等連續區 塊係分別错存在該-記憶體组的連續區塊,而指定给另一 記憶體組之該等眾多編碼資料線的該等連續區塊係分別儲 存在該另一5己憶體組的連績區塊β 該資料儲存系統還包括下列項目: 裝置,其係用以交替地存㈣等兩記憶體组之區塊,以 組合眾多的編碼資料線,其中在一記憶體組所儲存之眾多 編碼資料線的區塊是連續地存取,而在另一記憶禮组中所 儲存之眾多编碼資料線的連續區塊是循序地存取。 根據本發明之錯誤更正系統係用以讀取眾多的編碼資料 線,每一编碼資料線具有—位元組長度γ,並包括資料及 錯誤更正碼,連續地儲存在資料記錄碟,及將眾多的编碼 資料線儲存在記憶體組,讀取來自該等記憶體组之該等眾 多编碼資料線的其中每一資料線,並改正編碼資料線的錯 誤資料,其係包括下列項目: , 兩記憶體組,其中每一記憶體組具有由公式 YS2 x(2m+l)之[2nx(2m+l)]所表示的—總位元組長度 ,其中η及m其中的每一變數均是正整數,該等兩記憶體 組的其中每一記憶體組排列係分成(2m+ 1)區塊,且該等 (2m+l)區塊的其中每一個具有由(2n)所表示的位元組長 度, _ 11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' ---- ir _ Γ裝 訂 ο C請先閲讀背面之注意事項再填寫本頁) A7 -- — ----—___!I五、發明説明(9 ) 經濟部中央標準局員工消費合作社印製 裝置’其係用以將來自該資料記錄碟所連續讀取之該等 眾多編碼資料線的其中每-資料線分成(2m+1)區塊了而 每-區塊具«(2")位元组長度,錢替地㈣等眾多編 碼資料線的該等連續區塊陸續地儲存至該兩記憶體组,其 中指定给—記憶體組之該等眾多編碼資料線的該等連續區 塊係分別儲存在該一記憶體组㈣續區;鬼,而肖定給另一 記憶體組之該等眾多編碼資料線的該等連續區塊係分別儲 存在該另一記憶體组的連續區塊, 裝置’其係用《交替地存㈣等兩記憶體組之區塊,以 讀取一编碼資料的(2m+i)區燒,及 裝置,其係用以改正一編碼資料線的錯誤資料。 根據本發明之錯誤更正方法係基於乘積碼方法,其中資 料係配置在klxk2的陣列,其中1^是在攔方向中的資料數 目,而k2疋在列方向中的位元紐數目,錯誤改正碼p 〇係加 入在攔方向中的kl資料,錯誤更正碼^係加入在列方向 中的k2資料,在列方向中的一编碼資料線之總長度係包括 k2資料,而錯誤更正碼!^係定義成¥位元組長度,其係包 括下列項目: ' 兩記憶體组’其中每一記憶體組具有由公式 YS2nx(2m+l)之[2nx(2m+l)]所表示的一總位元组長度 ,其中η及m其中的每一變數皆是正整數,該等兩記憶體 組的其中每一記憶體組排列係分成(2m+1)區塊,而該等 (2m+l)區塊的其中每一値具有由(2„)所表示的一位元組 長度, C請先閲讀背面之注項再填寫本頁) '裝
,1T τ' -12 - 本紙張尺度it财關緖準(CNS ) A4規格(210X297^7 取 經濟部中央標準局員工消費合作社印製 工作 碼f在—資料記錄碟中連續地儲存眾多的編 裝置,其係用以捋來自資料記錄碟所連續讀取之該 編瑪資料㈣其中每—資料線分成(2m+1)區塊,而每: £塊具有則2、元組長度,且交替地將該等眾多編 ^線的該等連續區塊_地儲存至該兩域,其中指 、《記it禮組之該等眾多編瑪資料線的該等連續區塊係 分別儲存在該—記憶體组的連續區塊,而指定给另一記憶 體組μ等眾多編碼資料線的_該等連續區塊係分別错存在 該另一記憶體组的連續區塊, 裝置,其係用以交替地存取該等兩記憶體組,以讀取該 kl資料及該錯誤更正碼Ρ〇,其中該一記憶體組之每一 (2m+1)區塊係循序地存取,而該另一記憶體組之每— (2m + l)區塊是循序地讀取,及 裝置’其係用以基於該錯誤更正碼p 〇而改正該k丨錯誤 資料。 該錯誤更正系統還包括下列各項: 裝置,其係交替地存取該等兩記憶體組之區塊,以讀 一编碼資料線的(2m+1)區塊,及 裝置’其係用以改正一编碼資料線的錯誤資料。 發明功效: 本發明能改良工作記憶體的使用效率,而不會降低 記憶體的存取速度,且無需使用額外的週邊電路。 圖式之簡單説明: -13 - 本纸張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) IJ.--------^ ^--------iT------f 二 (諳先閲讀背面之注意事項再填寫本頁) A7 五、發明説明(n 圖1係顯示乘積碼方法的觀念。 .圖2>係顯示在―資料記錄確中所記㈣ECC编碼資料。 琴-3係顯不用以在記憶體組中儲存ECC編碼資料之先前„ 資料映料_。 圖4係顯示本發明所結合的DVD系琴。 。圖5係根據本發明而顯示在圖.1中所示的£CC磁區1之邏 輯映射’及—實際的映射方法,用以將來自DVD所讀取 的ECC編碼資料映射至兩記憶體組。 風6係根棣本發明而顯示在:圖5中所示ecC編碼資料的 '邏輯映射細節。 /圖_1係根據本發明而顯示實際映麻方法的細節,用以將 來自DVD所讀取的ECC編碼資料映射至兩記憶體組。 Γ圖式主要文件對照表] (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部中央標準局負工消費合作社印製 11 數位影像光碟 12 軸馬達 13 讀取頭 14 導引捍 15 讀取電路 16 數位伺服處理器 17 光碟控制器 18 SDRAM 19 MPU 20 個人電腦 ό -14 本紙張尺度適用中國囷家標準(CNS ) A4規格(2丨〇'乂297公釐) A7 B7 經濟部中央標率局wc工消費合作.社印製 五、發明説明(η )
2 1 格式化處理器 22 Μ P U介面 23 緩衝管理器 24 主機介面 25 SRAM控制器 26 - 27 ' 28 . ..SRAM 29 ...錯誤更正電路 [具體實施例之説明] 圖4係顯示結合本發明的一 D_V D系統。包括資料和錯誤 更正碼之ECC编碼資料係儲存在一 DVD或一資料記錄環 Η中。要注意的是,在下面中的ECC編碼資料係稱爲编 碼資料,且該E C C編碼錯誤資料籍誤更正係稱爲該編碼錯 誤資料改正。一軸馬達12會旋轉DVD 1 1 »在導引样14 上移動的一讀取頭13會讀取在DVD 11上的編碼資料及飼 服資訊,並將它們提供給一讀取電路丨5。該讀取電路15 會將编碼資料及伺服資訊提供给在一光碟機控制器1 7中的 格式化處理器21。一位元组資料是由在Dvd上的16個磁 區所表示。格式化處理器2 1會將16個磁區的資料轉換成 一位元组資料,其係基於在技藝中廣爲所知的稱爲efm 脈衝解碼之轉換方法。該格式化處理器2 !會將編碼資料劃 分成一列1 82個位元組長度,其係藉由偵測用以指示重要 資料的32位元同步圖樣而劃分,並將該等182個位元组傳 送至一緩衝管理器2 3。一光碟控制器1 7的細節係在下面 描述。該數位伺服處理器〗6係基於來自光碟控制器〗7所 --:---------裝------訂------ (請先聞讀背面之注意事項再填寫本頁) 15 經濟部中央標準局員工消費合作社印製 A7 _____ —__B7_ 五、發明説明(Π ) 提供的控制資訊而控制軸馬達12及讀取頭13 ^ 512K位元 组的SDRAM(同步〇rAM)係連接至光碟控制器17,並當 作工作記憶體使用,用以儲存來自0¥1) u所讀取的编碼
資料。MPU 19係連接至一MPU介面22,用以控制DVD 記憶體系統的讀取操作。基於乘積碼方法而由光碟處理器 17所改正的資料會藉由主機介面24而傳送至一個人電腦 20 » 本發明係,基於乘積碼方法而改正在列方向及攔方向 中所配置的錯誤資料,其係藉7由使PQ (核檢外部碼)&ρι( 核檢内部碼),其中該P0是用來改正在欄方向中的錯誤資 料,而PI是用來改正在列方向中的錯誤資料,如同參考圖 1的描述。本發明係使用兩記憶體组〇和〗當作工作記憶體 ’用以儲存來自DVD 11所讀取的编碼資料。在圖4中所 顯示的SDRAM 18是當作記憶體組…和〗使用。該等記憶 體組0和1是以記憶體组交錯的方式存取。本發明係使用在 圖5中所顯示的映射方法,用以改良工作記憶體的使用效 率,而不會降低工作記憶體的存取速度,而無需額外的週 邊電路。圖5係顯示在圖1中所顯示之Ecc磁區、】的邏輯映 射’及一實際的映射方法,用以將來自DVI) 1 1到所讀取 的編碼資料映射至SREAM 18中的兩記憶體組〇和1 :在 圖5中所顯示的182個位元組長度係相對於在圖中所 顯示的182個位元組長度,而在圖5中所顯示的該等編碼 資料線L01至L04係相對於在圓1和2中所顯示之磁區§〇1 的編碼資料線L01至L04。對於簡化描述而言,只有編碼 IJ ^----------ir------ C請先閱讀背面之注f項再填寫本頁)
A7 " ~---------^_______ 五、發明説明(14 ) 資料線L01至L04是在圖5中顯示。 (請先閲讀背面之注^^項再填寫本頁) 本發明係使用兩記憶體組〇和丨,而該等記憶髏組〇和1 的其中每一記憶體组係分成奇數區塊,而每一區塊在列方 向中具有相同的長度^該等記憶體組〇和1在列方向的總長 度’及每一區塊的長度是由下列的公式所決定。 Y<2nx(2m+1) 其中Y是在一編碼資料線中的编碼資料長度,亦即位元 組(182個位元组)數目,而且η和m分別是正整數。在記憶 趙组0和1之列方向中的總長度,亦即總位元組數目是由 [2nx(2m+l)]表示,在一區塊之列方向中的長度,亦即總 位元組數目是由(2n)表示,而區塊數目是由(2m+l)區塊 表示。既然區塊的最小長度係選取爲8個位元組,其係利 用同步DRAM之記憶體组交錯方法的優點,如在圖6和7 中的描述,該數値"n"係使用在等於或大於數値”3"的情 況。數値"η "及數値,,m "的各種不同組合能選取來改良先 前在圖3中所顯示配置的7 1 %的使用效率。理想上係使用 下面的數値u η ”及數値"πΓ的组合來提供高於8 0 %的使用 經濟部中央標準局員工消费合作社印装 效率。 η和m値 使用效率 情況1 : 182<8χ23=184 (n=3,m=l 1) 182/184=98.9% 情況2 : 182幺8x25=200 (n=3,m=12) 182/200=91.0% 情況3 : 182彡16x13=208 (n=4,m=6) 182/208=87.5% 情況4 : 182彡32x7=224 (n=5,m=3) 182/224=81.25% 情況5 : 182<64χ3=192 (n=6,m=l) 182/192=94.79% _ - 17 - 本紙崁尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A7 B7 五、發明説明(15 ) 圖5、6 '及7係顯示使用情況5的具體實施例,其中在 蔹等記憶體組0和1其中每一的列方向中的總列長度是192 個位元组,在該等記憶體組0和丨其中的每一之區塊數目是 3 ,而該等三個區塊其中的每一區塊長度是64俯位元组 。在圖5中所顯示的邏輯映射細節是圖6中顯示,而在圖5 中所顯π之該等記憶體組〇和】中的實際映射細節是在圖7 中顯示。光碟控制器17的緩衝管理器23會控制編碼資料 的寫入操作’而將其寫入SDRAM 18,亦即記憶體組〇和 1,及來自SDRAM 18之编碼-資料的讀取操作。 經濟部中央標準局員工消费合作社印製 (請先閲讀背面之注$項再填寫本頁} 在圖5中的邏輯映射係指示編碼資料線L〇丨至L〇4係分 成二個區塊,而每一區塊係包括6 4個位元組,並在光碟控 制器控制17之緩衝管理器23的控制下,編碼資料線L〇i 的第一區塊會儲存在記憶體组〇的區塊Ao,編碼資料線 L01的第二區塊會儲存在記憶體組!*的區塊B〇,編碼資 料線L0 1的第三區塊係儲存在記憶體组〇的區塊A !,编碼 資料線L02的第一區塊係儲存在記憶體组}的區塊B】,編 碼資料線L02的第二區塊係儲存在記憶體組〇的區塊A2, 而编碼資料線L02的第三區塊係儲存在記憶體鈕!的區塊 B2等等。編碼資料線L01的錯誤更正係藉由交替地取得記 憶體組0的區塊A0、記憶體組1的區塊B〇 '及記情體組〇 的區塊A1而達成。在欄方向中的錯誤更正係藉由交替地 取得區塊A0、區塊B1、區塊A3、區塊B4等等而達成 更特別的是,6 4位元組的區塊會分成八個資枓存取單元, 而每一單元具有8個位元组長度,就如圖6和7所示。資料 _____-18 -_ 土紙伕尺度適用中國國家標準(€抓>厶4規格(210父297公釐) _~~~~~ -- 經濟部中央榡準局員工消费合作杜印製 A7 ------ B7 五、發明説明(16 )
存取單元的8位元組長度的選取係基於下列原因。在欄方 向中的錯誤更正上,在圖i所顯示之該等磁區s〇i至以6 的其中每一磁區位置及P〇係藉由記憶體組交錯方法的缓 衝管理器23而連續地取得。這些部分,亦即磁區s〇i至 S16之編碼資料線的資料存取單元μ、2A、3a、4A 及P〇會循序地由緩衝管理器23取得。要注意的是,只有 資料存取單元1A至4A顯示在圖5和6中,而其它磁區及 P0的這㈣料存取單元會取得來執行在欄方向中的編碼 資料之錯誤更正。若要造成在-記憶體组〇和1於取得資料存 取單元ΙΑ、2A、3A、4A、…的外在存取時間較短,便 而藉由四倍的讀取操作來讀取一資料存取單元,所以,如 在圖6的顯示,由2位元組χ4 = 8位元组所表示的長度係當 作一資料存取單元的長度使用。 A :編碼資料之儲存操作: 如前述,在DVD 11中所儲存之該等磁區s〇1至si6的 其中每一磁區的編碼資料線及P〇是循序地由讀取頭丨3所 讀取’並儲存在記憶體組〇和丨,亦即工作記憶體,且是在 光碟控制器17之緩衝管理器23的控制下。包括编碼資料線 L0 1之該等資料存取單元1Auh的第—區塊係儲存在記 憶體組0之區塊A0中的實際位址〇至28,包括編碼資料線 L01之資料存取單uwp的第二區塊係错存在記憶體组 1之區塊B0的實際位址0至28,且包括資料存取單元丨卩至 1 W的第三區塊係儲存在記憶體组〇之區塊a〗的實際位址 32至60等等,就如圖6和7及下列表格1所示。 本紙張尺度適用中國國家樣率(CNS ) A4規格(2ΐ〇χ 297公楚;}
「裝! (請先聞讀背面之注意事項再填寫本頁) -1T_ 0. ·- II*— n 萊 經濟部中央標嗥局員工消费合作社印製 五、發明説明(Π ) A7 B7 表1 記憶體组 在記憶體組中的實際位址 線L01 #1區塊 0 0-28 #2區塊 1 0-28 #3區塊 0 32-60 線L 0 2 # 1區塊 1 3 2-60 #2區塊 0 64-92 #3區塊 1 64-92 線L 0 3 # 1區塊 0 一 96-124 # 2區塊 1 96-124 #3區塊 0 128-156 線L 04 # 1區塊 1 128-156 # 2區塊 0 160-188 #3區塊 1 160-188 在此方法中, 該等兩記憶體組0和1已分配具有相同的實 先 閲 讀 背 之 注: 頁 訂 際位址,就如圖7所示,且個別地分成奇數區塊,例如 個區塊,及該等兩記憶體組的其中条一的區塊,例如該等 區塊A0、A1、A2、.·.,及區塊β〇、Β1、Β2、·_‘係連 續地配置在每一記憶體组。因此,來自D v D丨丨所讀取之 每一編碼資料線的編碼資料係分成三個區塊,而眾多編碼 資料線之編碼資料的該等連續區塊係陸續地交替儲存兩記 憶體組0和1,其中編碼資料線之编碼資料的連續區塊係指 定給記憶體組〇,例如編碼資料線L0 1的區塊、編碼資 料線L0 1的#3區塊、編碼資料線L〇2的#2區塊係分別
A7 B7 五、發明説明(is ) 儲存至在記憶體組0之實際位址順序中所配置的連續區塊 内’即是,該等記憶體组0之區塊A 0、A 1、A 2、...,及 指定給記憶體組1之编碼資料的連績區塊,例如编碼資料 線L 0 1的#2區塊、編碼資料線L 0 2的# 1區塊、编碼資料線 L 0 2的# 3區塊、...係分別儲存在記憶體组1之實際位址順 序中所配置的連續區塊内,亦即記憶體组1之區塊B0、B1 、B2 ° 下列的表2係分別顯示由光碟控制器17之缓衝管理器23 所處理的邏輯位址,及構成記臆體组〇和1之SDRAM 18 的實際位址》既然該等記憶體组〇和1其中的每一具有可使 用的512K位元組容量,位址線A1至A18是用來存取記憶 體組0或1 : 表2 il^li t^il mt nn H—Β— n^i --.. ^ (請先聞讀背面之注意事項再填离本頁) 訂 經濟部中央標準局負工消费合作社印製 邏輯位址 0 ...31 ...32 ...63 …64 ...95 ...96 ...192 ...288 A18=262144 0 0 0 0 0 0 0 0 0 A8=256 0 0 0 0 0 0 0 0 1 A7=128 0 0 0 0 0 0 0 1 0 A6=64 0 0 0 0 1 1 1 1 0 BANK SEL=32 0 0 1 1 0 0 1 0 1 A5=16 0 1 0 1 0 1 0 0 0 A4=8 0 1 0 1 0 1 0 0 0 A3=4 0 1 0 1 0 1 0 0 0 A2=2 0 1 0 1 0 1 0 0 0 Al=l 0 1 0 1 0 1 0 0 0 -21 - 本纸張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) A7 B? 五 '發明説明(19 ) 氺:(t氺本氺料料料㈣***料料料幸*丰料料*本本木 實際位址 0 ...31 ....0 ...31 ...32 ...63 ...32 ....96 ...288 bank 0 0 1 1 0 0 1 0 1 A18=262144 0 0 0 0 0 0 0 0 0 A8=128 0 0 0 0 0 0 0 0 1 A7=64 0 0 0 0 0 0 0 1 0 A6=32 0 0 0 σ. 1 1 1 1 0 A5=16 0 1 0 1 0 1 0 0 0 A4=8 0 1 0 1 0 1 0 0 0 A3=4 0 1 0 1 0 1 0 0 0 A2=2 0 1 0 1 0 1 0 0 0 Al=l 0 1 0 1 0 1 0 0 0 (請先閲讀背面之注意事項再填寫本頁) τ裝· 訂 在藉由緩衝管理器23所處理之邏輯位址及記憶體組〇和i 的實際位址之間的關係描·述’邏輯位址〇係相對於記憶禮 組?的實際位址0 9、邏輯位址3 1係相對於記憶體组〇的實 際位址3 1、邏輯位址3 2係相對於記憶體组1的實際位址〇 、邏輯位址6 3係相對於記憶體組1的實際位址3 i、邏輯位 址64係相對於記憶體組〇的實際位址32、邏輯位址%係相 對於記憶體組0的實際位址6 3、邏輯位址9 6係相對於記憶 體組1的實際位址3 2、邏輯位址1 9 2係相對於記憶體組〇實 際位址9 6,而邏輯位址2 8 8係相對於記憶體组i的實際位 址128 ’從實際位址轉換至邏輯位址係藉由***位元執行 -_____- 22 -__ 本紙張尺度適用中國国家樣準(cNS ) ( 2]Gx 297公釐) "一~ " *- 4. 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(2〇 ’而這些位元係指+太分 / 竹知不在孩寺位兀A5及位元A6之 BNAKSEL位元的記憶體组,就如表2所^ 取作 B:编碼資料之讀取及錯誤更正的操作: 在記憶體組中所儲存的编碼資料會以記憶體組交錯 万法而交替地讀取,以便在光碟控制器17之緩衝管理器^ 的控制之下’改正在欄方向及列方向中的編碼錯誤資料。 B_1 在糊方向中之編碼資料的讀取及錯誤更正操作: 在搁万向的錯誤更正中,在圖1所顯示以欄方向被置的 磁區SIH至SG6其中每—的㈣存取單元係以前述的記憶 體组父錯万法,而由緩衝管理器23取得。假設光碟控制器 的^吳更正包路2 9係執行第一欄之編碼錯誤資料改 正’=-欄係包括磁區SG1&p()之編碼資料線的資料 存取單^^、2人、3八、4人、_.」在資料存取單元1人、 2A 3 A 4A、···的邏輯位址及該等記憶體組的實際位址 之間的關係如下表所示。 ~™_--.'I In J = -- j I in^>-v ---I I (請先閲讀背面之注_項再填寫本頁) 表3 經濟部中央樣準局員工消費合作社印製 資料存取單元 邏輯位址 實際位址 記憶體组 1 A 0 0 ' 0 2A 96 32 1 3A 192 96 0 4A 288 12 8 I 顯然地, 該等邏輯位址係藉由連續地將値 ” 9 6 "加入第 了資料存取單元1A的邏輯位址而獲得,所以在搁方向中 之記憶體组0和】的定址操作便能簡化,而且從邏址到 Ό -- I - - 1
Α7 Β7 經濟部中央標準局負工消費合作社印製 五、發明説明(h 實際位址的位址轉變能在緩衝管理器23中達成,而無需— 額外的週邊電路。緩衝管理器23係執行第一欄之編碼資料 的存取操作,其係藉由在表3所顯示序列的記憶體組交錯 方法而交替地存取記憶體組0和1。在方法中,包括磁區 SOI至S06及P0之编碼資料線的資料存取單元】人、、 3A、4A、.··的第一欄之编碼資料會交替地從記憶體組〇 和1讀取,並藉由SRAM控制器25而儲存在第_sram 26。該等三個SRAM 26、27、及28係以如下所示的導管 線方式操作。在第一週期中,-包括資料存取單元丨入、2八 、〇Α、4Α、...的第一攔編碼資料是從記憶體組取得 ’並儲存及组合在第一 SRAM 26。在第二週期中,在 SRAM 26中的第一欄编碼資料會藉由SRAM控制器。而 傳送至錯誤更正電路29,而第一欄的錯誤資料奋 在包括資料存取單元1B、2B、3B、4B、··.之第二搁中 的编碼資料是從記憶體组〇和1取得,並儲存及组合在第二 SRAM 27。在第三週期中’第—糊之改正編碼;料纽 錯誤更正電路29回授至第一 SRAM 26,以更新在sram 26中的原始資料,在SRAM 27中的第二攔編碼資料會藉 由SRAM控制器25而傳送至錯誤更正電路巧,且第:欄 的錯誤資料會改正,而包括資料存取單元1(:、2C、3c、 4C、...之第三欄編碼資料會從記憶體组〇和】取得,並在 第三個SRAM 28中组合。在第四週期中,^_sram 2\〃中的第一攔改正编碼資料會藉由SRam控制器以及 衝管理器23而重新寫到記憶體组_,所以第—欄的 (請先閲讀背面之注意Ϋ項再填寫本頁) -裝------訂-----'^----«--Γ.
I I -I- I 24
本紙張尺(2獻297公P
I:-1— 1 I 五、發明説明(22 A7 B7 經濟部中央標準局貝工消费合作社印製 資料會改正,第二欄的改正編碼資科會從錯誤更正電路^ 回授至第二SRAM27,以更新在Sram27中的原始資 料,而在SRAM 28中的第三棚編碼資料會藉由似難 制器25而傳遊至錯誤更正電㈣,並且第三搁的錯誤資 料會改正。在第五週期中,包括資科存取單元.2卜 3D、4D、···的第四棚編碼資料是從記憶體组取得, 並儲存及組合在第-SRAM 26,在第二sram 27中的 第二糊改正编碼資料會藉由SRAM控制器25及緩衝管理器 23而重新窝到記憶體組味广,所以第二棚的錯誤資料會 改正’而第三欄的改正編碼資料會從錯誤更正電路29回授 至第三個SRAM 28,以更新原始資料,所以第三襴的錯 誤資料會改正’在此方法中,在欄方向中的錯誤更正會持 續地持行,直到包括資料存取單元1N、2N、3N、4N、 …l最後一攔的編碼錯誤資料改正完成爲止。要注意的是 ,最後一欄之資料存取單元1N、2N、3N、4N、.·的其 中每一單凡只包括六個位元组,而只有六個位元组是在緩 衝管理器23的控制之下傳送至SRAM 26。更特別的是, 緩衝官理器23係包括—計數器,其能計數來自、記憶體組〇 和1所儲存之編碼資料的位元组數目,所以最後一襴之資 料存取單疋的只有六位元组會傳送至第一 SRAM 26。 B-2 ··在列方向中之編碼資料的讀取及錯誤更正操作: 在列方向之錯誤更正中,其會改正每一编碼資料線L 、L02、L03、L04之编碼錯誤資料,該緩衝管理器23藉 由使用在表1中所顯示的實際位址而會循序地從記憶體组〇 请 先 聞 面 之 注 Μ 旁 装 訂 Λ -25 - 本紙張尺度ii财g辟辟(⑽)Α4·· ( 2丨0X297公釐 A7 五、發明説明(η 裝 訂 經 濟 部 t 央 標 準 為 員 工 消 費 合 作 社 印 製 讀取每一編碼資料線,而每一编碼資料線之錯誤更正 是以導管線方法達成。更特別的是,在第一週期中,第— 編碼資料線L01之編碼資料是從記憶體組〇和}讀取,並倚 存及組合在第一 SRAM 26。在第二週期中,在 26中的帛-编碼資料線L〇 !之編碼資料會藉由s ram控制 器25而傳送至錯誤更正電路29,且第一編碼資料線“I 的錯誤資料會改正,而在第二編碼資料線L〇2中的編碼資 料會從記憶體组〇和丨取得.,並儲存及纽合在第二sram 27。在第三週期中’第一编瑪資料線[们的改正編碼資料 會從錯誤更正電路29回授至第一SRAM 26,以更新在 SRAM 26中的原始資料,在SRAM 27中的第二編媽資 料線L02之編碼資料係藉著SRAM控㈣25而傳送至錯誤 更電路29,而第二編碼資料線LQ2的錯誤諸會改正, 且第三編碼資料線L〇3的編碼資料會從所記憶體組_取 =,並且會在第三SRAM 28中組合β在第四週期中,在 第一 SRAM 26中的第—编碼資料線L(n之改正編碼資料 係藉SRAM_M5和緩衝管理器23而重新寫到記憶體组 〇和i,所以第一編碼資料線L01的錯誤資料會改正,第二 編碼資料線L02之改正編碼資料係從錯誤更正電路29回授 至第二SRAM 27,以更新在SRAM 27中的原始資科,又 而且在SRAM 28中的第三編碼資科線L〇3之编碼資料合 措著SRAM㈣器25而傳以錯誤更正電路29, 2 编碼資料線之錯«料會正4第五㈣巾 f 料線L〇4之編碼資料係從記憶體组。和1讀取,而且::: 本紙張尺歧财m家標隼(cns ) A4^m 26 - A7 b'/ 示 主 五、發明説明(24 ) 組合在第-SRAM 26 ’在第二SRAM 27中的第二编碼 資料線L02之改正編碼資料係藉^RAM控制器25和緩衝 管理器23而重新寫到記憶體㈣和卜㈣第二編碼資料線 L〇2的錯誤資料會改正,而第三编碼資料線lq3之改正编 碼資料會從錯誤更正電路29回授至第三SRAM 28,以更 新原始資料,所以第三編碼資料線之錯誤資料會改正,在 此方法中,在列方向中的錯誤更正會持續地執行,直到在 圖1中所顯示的最後一列P0 16之编碼資料的錯誤資料改 正完成爲止。 - 在欄方向及列方向中之上述錯誤更正操作會至少重複一 次,以改良錯誤更正的精確度。理想上,如果時間允^, 可藉由任何次數而重複在欄及列方向中的錯誤更正操作。 在錯誤更正之後,緩衝管理器23會藉由使用在表】所顯 的實際位址而讀取記憶體組〇和1中的改正資料,並藉由 機介面24而將它們傳送至個人電腦20。 --7--^----「裝-- (請先閱讀背面之注項再填寫本頁) 訂 d 經濟部中央標準局員工消f合作社印製 -27 - 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐)

Claims (1)

  1. A8 B8 C8, D8 翥5〇9 7T、申請專利範圍 -— 種方*,用以讀取眾多*碼資料線I每一條線具有一 位兀组長度Y,其係.儲存在一資料竟餘碟,其用以在記 憶體组中儲存-該等眾多的編碼資料線,該方法包括下列 -步骤: ⑴建JL兩拓憶體组’每一記憶體組具有一由 [2nx(2m+l)]所表示之Y;^nx(2m+U數學式所表 示的總位元组長度,其中及m每一値皆是—正整 數’且將該聲兩記憶體敌嗔奮中的每一個分成 (2m+ 1)區塊,該等(Xnru)區塊其中的每一個具有 ί)(2η)所表示一位元组長度, o(i)將從該資料記錄碟祈循序讀取之該幕眾多编碼資料 線其中的每一個分成(2ffi+1)區塊,每一區塊具有該 (2n)位元組長度,以及 (ill)輪流地將該等眾多編碼資料線的連續區塊一個接一 個地儲存進入該等兩記憶.體组,其中指定給一記憶 體组的該等眾多编碼_資料線之連續區塊係分別被免 在至該記憶體組的連續區塊,並指定給另—記憶道 組的該等眾多編碼資料線的該等連續區塊係分別错 存成該另一記憶體组的連續區塊。 2.如申請專利範圍第1項之方法,其中該方法更包括—步 「.驟: (iv )交替地存取該等兩記憶體组的該等區塊,以組合該 等眾多编碼資料線,其中儲存在該一記憶體组中的 該等眾多編碼資料線的該等連續區塊是連續存取, 本紙張尺度適用中國國家揉準(CNS) A4規格( 210X297公釐) --f--.----「裝-- (請先閲讀背奋之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製
    申請專利範圍 經濟部中央標隼局男工消費合作社印策 記憶體組之編碼資料線的該等連鍾δ塊係分別儲存 成至該另—1己憶體姐的連續區塊内 ii! -29- 111 而餘存在另—記憶體组中的該等眾多、編喝資料線的 該等連續區塊是連續存取。 3·Μ請專利範圍第2項之方法,其中該—記憶體組的實 際位址係相同於該另一記憶體组的實際位址。 4.—種在用以讀取眾多編碼資料線之錯誤更正方法中,每 編碼資料線具有-位元组長度γ,並包括資料及錯誤更 正碼,連續地儲存在一資料記錄碟,且將該等眾多的编 碼資料線儲存至記憶氣組,讀取來自該等記憶體组的該 等眾多編碼資料線其中的每-二條’並改正該等編碼資料 線之該錯誤資料,該方法包括下列步驟: (0建互兩記憶體組,每—記憶體组具有由公式 YS2nx(2m + l)之[2nx(2m+l)]所表示的—總位元 组長度’\其中η及m的每一個是一正整數,並將該 等兩記憶體組分成區塊,該等(2m+1)區塊 其中的每—個具有由(2n)所表示的一位元组長度, (π )將來自赛一資―料記錄碟所讀取的該等眾多編碼資料線 务中的每一個分成(2m+ 1)區塊,每一區塊具有該 、(2n)位元組長度,以及 , (ill)陸續地將該等眾多编碼資料線的連讀區塊交替儲存 至孩等兩記憶體组,其中該等眾多指定給—記憶體 組之编碼資料線的該等連續區塊係分別被儲存至該 1己憶體組的連續區塊内,且該笔』多嗜、定给另 — L.------f 裝------订------ (諳先閲讀背«-之注意r項再填寫本頁) 太紙後尺唐i高用申困团宏拔值f ) A4好技f 2丨0X297/N# ) A8 B8 C8 一
    '申請專利範圍 經濟部中央揉隼局員工消費合作社印裳 交替地存取該等兩記憶體組的該等區塊,以讀取― 編碼資料線的該等(2m+l)區塊,及 (V)改正該一编碼資料線的該錯誤資料。 5. 如申請專利範圍第4項之錯誤更正方法,其中該—記憶 、蟫組的實際位址係相同於該另^德禮組的實際位址。 6, 一種以一乘積碼設計爲基士之錯誤更正方法,其中資料 係指定在一 k 1 xk2之陣列中,其中該k 1係爲於一欄方向 之資料數目,而該k2係爲於一列方向之位元组數目,錯 誤更正碼P 0係加至^在該欄方向中的該k】資料,錯誤更 正碼PI係加至在該列方向中的該k2資料,包括該〇資 料之巧方向中的一編碼資料绛之總長度以及該錯誤更正 碼PI係定|成Y位元组長度,該方法包括步驟有: .(〇建JL兩1己憶體組,每一記憶體組具有由 [2nx(2m+l)]所表示之數學式Y£2nx(2m+1)之一 總位元組長度,其中n及m的每一個係爲一正整數 ’並將該等兩記憶體組分成(2m+1)區塊,該等 (2m+l)區樓其中的每一個具有由(2„)所表示一位元 组長度, Λ (Π)連續地將眾多編碼資科線儲存於一資料記錄碟, (m、將每-個來自該資料記錄碟所連㈣取的該等眾多 编碼資料線分成(2叫)區塊,每一區塊具有該(2n) 位元组長度,以及. ㈣輪流地將mm编碼資料㈣連續區塊—個接一 個地儲存至該等兩記憶體組,其中該等眾多指定給 本紙張尺度遥用中固國家榇準(CNS) A4洗格(2io^^"y 一 「裝-- {諳先聞讀背1之注意^項再填寫本頁} 、1T • 11-- « 1 n^i —m ·
    經濟部中央標準局員工消費合作社印裝 一記憶體n編碼資料緣的該等連續區塊係分別儲 存至該一記憶體组的連續區塊内,且該等眾多指定 給另一纪憶趙組之編碼資料線的該等連續區塊係分 別嚼存·至該另一記憶體组的連續區塊內, (V)父替地存取該y兩個記憶體组,以讀取該ki資料及 孩等錯誤更正碼P0 ’其中該一記憶體組的每— (2m+ 1)區塊係被存取,且該另一記憶體组的每— (2m+l)區塊係被存取,以及00基於該錯誤更正碉p 〇來更正該k丨資料之錯誤。 7.如申請專利範圍第6項之錯誤更正方法,其中該步驟卜) 及,(v i)係被重複。8·如申請專利範圍第6或7項之錯誤更正方法,其中該方法 還包括下列步驟: (VII)交替地存取該等兩記憶體組的該等區塊,以讀取— 编碼資料線的該等(2m+1)區塊,及 (viii)改正該一編碼資料線的該錯誤資料。 9.如申請專利範園第8項之錯誤更正支法,其中該步驟 广(vii)及(viii)會重複。 -—, 1〇_如申請專利範圍第6項之錯盖更私立,其中該一記憶 11.1資料錢系U以讀取眾多柄資料線,每一編 碼、資料線具有-位元组長度γ,其係儲存在—資料記錄 碟,並用以將該等眾多編碼資料線麵在記憶體組,該 脊南:屬存系統包含: ----^----' 裝-- (請先閲讀背*之注意事項再填寫本頁) 訂 d • ι^ϋ · Λ8 B8 广ς? ______ D8 六、申請專利範圍 . 兩記憶體組,其每一記憶體組具有由[2nx(2m+1)]所 表不〈數学式rhOm+i)之一總位元組長度,其中 每一個nlm均是正整數,該等兩記憶體組的每一記憶 體组係分成(2m+l)區塊,且該等(2m+1)區塊的每一個 具有由(2 Λ)所表示的一位元組長度,以及 刀割裝置,其係用以將來自該資料記錄碟所連續讀取 又孩等眾多編碼資料線的_每一資料線分割成(2m+丨)區 声’而每一區塊具有該位元組長度,且輪巧地將該 等眾多編碼資料線的該等連:續區塊—個接一個地儲存至 4兩記憶體组,其中指定給一記憶體組之該等眾多編碼 資料:線的該等連續區塊係分別儲存在該一記憶體組的連 續區塊,而指定給另一記憶體組之該等眾多编碼資料線 的弟等連續區塊係分別错存在該另_記憶體組的連續區 塊。 12·如申請專利範圍第丨丨項之資料儲存系統,其中該資科儲 存系統更包括: 經濟部中央#準局員工消費合作社中製 ------1----1^'裝-- (请先聞讀背面之注意事項再填寫本貰) d μ存取裝2 ’其係用以交替地存取該等兩記憶體组的該 ,區塊,以組合琢等眾多編碼資料線,其中儲存在該一 1己憶體組之該等眾多編碼資料線該的該等連續區塊係循 續地存取’而料在該另—記憶龍之該等眾多編碼資 料線的該等連續區塊是循序地存取。 Ψ m 1»1 /13.如申請專利範圍第1 2項之資科儲存系統,其中該—記憶 體组的實際位址係相同於該另_記憶體组的實際位址。 ι(-種錯誤更正系統,用以讀取眾多編碼資科線n 本紙張尺度適用中國國家標準(CNS ) Λ4思格(2 A8 B8 Γς- DS 申請專利範圍 料線具有—位元组長度y,並包括資料及錯誤更正 碼’其係連續地错存在-資料資㈣錄碟,並用以將該 寺眾多编碼資料_存至記憶體組.,讀取來自該等記憶 體二之該等眾多编碼資料象的其t勉每—條绛,並改正 孩等編碼資科線之該資料H锋,鼓錯誤更正 系統係包 括: 兩;憶體組,其每—的每—記憶體組具充由 [2 x(2m+l)]所表示之數學式γ<2ηχ(2ιη + 〗)之一總位 兀纽長度,其中每一個η及甸皆是正整數,該等兩記憶 體組的每一記憶體组係分成(2m+丨)區埤,而該等 (2 m + 1)區塊的每__區塊具有由(2 n)所表示的一位元組 長度, 分割及儲存裝置,用以將來自該資料記錄導所連續讀 取之該等眾多編碼資料線的每一資料線分割成(2ni+ i ) 區塊’而每一區塊具有該(2n)位元組長度a並用以輪流 地將該等眾多編碼資料線的該等連續區塊一個接一個地 儲存至該ϋ憶辑組,,其中指處垃一記憶體.组之該等眾 ............ " ' ' ......· 多_編碼資料線的該等連續區塊係分別儲存在該一記憶體 组的連續區塊,而指定給另一記憶體組之該等眾多编碼 陳 資料線趨_等連續區塊係分別儲存在該另一記憶體組的 連續區權國. 存取Ϊ藏丨,用以輪流地存取該等兩記憶體組的該等區 塊,.以讀取一编碼資料線的該等(2 m +1)區塊’以及 錯誤更正裝置,用以更正該一编碼資料線之該資料之 33 本紙張XJ1適用中賴家鮮(CNS ) Α4_· (210x297公釐) ------1-----ο λ------ΐτ------^ (請先閲讀背釙之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 iKH B8 η D8 申請專利範圍 錯誤。 15.如申請專利範圍第14項之錯誤更正系統,其中該一記憶 體組的實際位址係相同於該另—記憶體组的實際位址。 16_—種以一乘積碼設計爲基礎之錯誤更正系統,其中資料 係安排於一klxk2的陣列中,其中該“係爲於一欄方向 之資料數目,且該k 2係爲於一列方向之/位元組數目,錯 疾更正碼P〇係加至在該欄方向中的該kl資料,錯誤更 正碼pi係加至在該列方向中的該k2資料,於包括該k2 資料之列方向中的一编碼資Γ料線之總長度以及該錯誤更 正碼ΡI係定義成γ位元組長度,該方法包括: 兩記憶體組,每一記憶體組具有由[2ηχ(2ιη+ι门所表 示夺數學式Υ ^ 2 n xpm土1)之一總位元組長度,其中每 個π及m均.是.正整.數,該等.兩...記憶體組的...每一..記憶體 组係分成(2 m + 1)區塊,且該等(2 m + 1)區塊的每一個具 亦油(2n)所表示的一位元組長度,以及 儲存裝置在一資料記錄碟中連續地儲存該等眾 多編碼資料線, 分割及儲存裝置,用以將來自該資料記錄碟所連續讀 取之該等眾多编碼資料線的每一資料線分割成(2m+1) 區塊,而每一區塊具有該(2n)位元組長度,並用以輪流 地將該等眾多編碼資料線的該等連續區塊一個接一個地 儲存至該兩記憶體組,其中指定給一記憶體组之該等眾 多編..碼.資..料..線的該等連續區塊係分別儲存在該一記憶體 組的連續區塊,而指定給另一記憶體组之該等眾多編碼 -34 - 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) ----L----------tr------ο -· (請先聞讀背面之注$項再填寫本I·) A8 B8 cs- D8 六、申請專利範圍 ::^ $等绛續區塊係分別儲存在該另-記憶體組的 連續區塊, 存取裝置’用以交敌 督地存取該等兩記憶體組,以讀取 叫資料及讀誤更正_,其中該記㈣組之每》 (2m+1)區塊係被循序地存取,而該卜記憶體組之每 一(2ιη+1)區塊係被循片地讀取,以及 錯w吳更正裝置,用以基於該錯誤更正碼P0而更正該 .k 1資料之錯誤。 Π.如申請專利耗第丨^請減正紐,其巾該系統還 包括: 裝置,其係用以交替地存取該等兩記憶體組的該等區 塊’以讀取該一編碼資料線的該等(2m+l)區塊,j 裝置,其係用以改正該一編碼資料線的該錯誤資料。 电叫專利範固第1 6項之錯誤更正系統,其中該一記憶 、、讀組的實際位址係相同於該另一記憶體组的實際位址。 n If n n n n n 1 *-. (請先閲讀背聆之注卷事項再填寫本頁} -6 •^冰 經濟部中央標準局員工消費合作社印製 -35 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087111509A 1998-01-28 1998-07-15 A data storage system TW388009B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01574098A JP3307579B2 (ja) 1998-01-28 1998-01-28 データ記憶システム

Publications (1)

Publication Number Publication Date
TW388009B true TW388009B (en) 2000-04-21

Family

ID=11897169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111509A TW388009B (en) 1998-01-28 1998-07-15 A data storage system

Country Status (5)

Country Link
US (1) US6223322B1 (zh)
JP (1) JP3307579B2 (zh)
KR (1) KR100328902B1 (zh)
CN (1) CN1134005C (zh)
TW (1) TW388009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237175B2 (en) 2001-08-31 2007-06-26 Renesas Technology Corp. Memory circuit

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165099B2 (ja) * 1998-02-05 2001-05-14 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 誤り訂正方法及びシステム
JP4088998B2 (ja) 1998-02-16 2008-05-21 ソニー株式会社 光ディスクの記録/再生方法、光ディスク及び光ディスク装置
US6662335B1 (en) * 2000-01-25 2003-12-09 Mediatek Inc. Method and apparatus for accessing DVD data
PT1245027E (pt) * 1999-12-17 2005-01-31 Thomson Licensing Sa Utilizacao de uma sdram como memoria tampao de correccao e de pista em circuito integrado finais de dispositivo de gravacao ou reproducao optica
KR20010081335A (ko) * 2000-02-12 2001-08-29 구자홍 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법
US6606718B1 (en) * 2000-05-11 2003-08-12 Agere Systems Inc. Product code with interleaving to enhance error detection and correction
GB2380598B (en) 2000-10-04 2003-09-03 Global Silicon Ltd Deinterleaving data
JP2002152681A (ja) * 2000-11-14 2002-05-24 Alpine Electronics Inc 記録媒体再生方法及び記録媒体再生装置
US7159165B2 (en) * 2001-04-20 2007-01-02 Samsung Electronics Co., Ltd. Optical recording medium, data recording or reproducing apparatus and data recording or reproducing method used by the data recording or reproducing apparatus
US6910174B2 (en) 2001-06-01 2005-06-21 Dphi Acquisitions, Inc. Error correction code block format
US20060076418A1 (en) * 2002-11-21 2006-04-13 Koninlijke Philips Electronics N.V. Electronic memory component or memory module, and method of operating same
EP1590808A4 (en) * 2003-01-21 2008-07-02 Lg Electronics Inc METHOD FOR ENCODING AND DECODING AN ERROR CORRECTION BLOCK
CN100361222C (zh) * 2003-09-05 2008-01-09 三洋电机株式会社 纠错码产生电路及其方法
US20050180332A1 (en) * 2004-02-13 2005-08-18 Broadcom Corporation Low latency interleaving and deinterleaving
US20050240717A1 (en) * 2004-04-27 2005-10-27 Via Technologies, Inc. Interleaved Mapping Method of Block-Index-To-SDRAM-Address for Optical Storage (CD/DVD) System
US7464241B2 (en) * 2004-11-22 2008-12-09 Intel Corporation Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding
US7395488B2 (en) * 2004-12-29 2008-07-01 Zoran Corporation System and method for efficient use of memory device bandwidth
US7451380B2 (en) * 2005-03-03 2008-11-11 International Business Machines Corporation Method for implementing enhanced vertical ECC storage in a dynamic random access memory
TWI263229B (en) * 2005-03-17 2006-10-01 Sunplus Technology Co Ltd Memory device with interface for serial transmission and error correction method for serial transmission interface
US7721182B2 (en) * 2005-05-27 2010-05-18 International Business Machines Corporation Soft error protection in individual memory devices
US20060282755A1 (en) * 2005-05-31 2006-12-14 Jong-Hoon Oh Random access memory having ECC
US7991844B2 (en) * 2005-07-12 2011-08-02 International Business Machines Corporation Method, system and computer program product for processing a plurality of electronic mail files
JP2007287208A (ja) * 2006-04-13 2007-11-01 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのエラー訂正方法
US7797614B2 (en) * 2006-10-17 2010-09-14 Northrop Grumman Corporation Non-redundant multi-error correcting binary differential demodulator
US8667379B2 (en) * 2006-12-20 2014-03-04 International Business Machines Corporation Apparatus and method to generate, store, and read, a plurality of error correction coded data sets
TW200830301A (en) * 2007-01-11 2008-07-16 Mediatek Inc Buffering module set in optical disc drive and related method of buffering data
US7486208B2 (en) * 2007-05-16 2009-02-03 International Business Machines Corporation High-rate RLL encoding
US8468416B2 (en) * 2007-06-26 2013-06-18 International Business Machines Corporation Combined group ECC protection and subgroup parity protection
US7432834B1 (en) * 2007-07-05 2008-10-07 International Business Machines Corporation RLL encoding for LTO-5 tape
US8103936B2 (en) * 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
JP5544773B2 (ja) * 2009-07-22 2014-07-09 ソニー株式会社 エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置
US9753858B2 (en) 2011-11-30 2017-09-05 Advanced Micro Devices, Inc. DRAM cache with tags and data jointly stored in physical rows
US8984368B2 (en) * 2012-10-11 2015-03-17 Advanced Micro Devices, Inc. High reliability memory controller
CN104425018B (zh) * 2013-08-23 2019-07-23 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
FR2717644B1 (fr) * 1994-03-15 1996-04-26 Alcatel Mobile Comm France Procédé de codage - Entrelacement et procédé correspondant de désentrelacement - décodage.
WO1996032718A1 (fr) * 1995-04-12 1996-10-17 Kabushiki Kaisha Toshiba Procede de traitement de donnees pour produire un bloc de code de produit de correction d'erreurs, procede de traitement de donnees pour enregistrer des donnees dans un support d'enregistrement, et dispositif de traitement de donnees
KR970050157A (ko) * 1995-12-29 1997-07-29 배순훈 디지탈 브이 씨알의 이씨씨 인터페이스 장치
KR100234391B1 (ko) * 1996-10-16 1999-12-15 윤종용 디지털 비디오 디스크 시스템의 ecc 메모리 제어장치
JP3495530B2 (ja) * 1996-11-14 2004-02-09 三洋電機株式会社 符号誤り訂正デコーダ及びアドレス発生回路
US5942005A (en) * 1997-04-08 1999-08-24 International Business Machines Corporation Method and means for computationally efficient error and erasure correction in linear cyclic codes
US6076136A (en) * 1998-06-17 2000-06-13 Lucent Technologies, Inc. RAM address decoding system and method to support misaligned memory access

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237175B2 (en) 2001-08-31 2007-06-26 Renesas Technology Corp. Memory circuit

Also Published As

Publication number Publication date
US6223322B1 (en) 2001-04-24
CN1224895A (zh) 1999-08-04
CN1134005C (zh) 2004-01-07
JPH11213574A (ja) 1999-08-06
KR100328902B1 (ko) 2002-03-14
JP3307579B2 (ja) 2002-07-24
KR19990067778A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
TW388009B (en) A data storage system
TW451185B (en) An error correction method and system
KR100385370B1 (ko) 개선된 메모리 시스템 장치 및 방법
US9514057B2 (en) Storage module and method for managing logical-to-physical address mapping
JP2007115390A (ja) メモリ機器、データを転送する方法、およびデータを格納する方法
TWI333651B (en) Methods and systems for generating error correction codes
TW200945037A (en) Data writing method, and flash storage system and controller using the same
CN101556802B (zh) 一种raid阵列转换的方法及装置
EP0444885A2 (en) A method for controlling a buffer memory for a magnetic disk storage system
US20060107172A1 (en) Apparatus for accessing and transferring optical data
JPH1198462A (ja) データ再生装置
CN106844229B (zh) 固态硬盘固件映射表的组织方法、***及装置
TW200540618A (en) Interleaved mapping method and apparatus for accessing memory
TW455870B (en) Memory mapping method
TW200301486A (en) Write-once memory device including non-volatile memory for temporary storage
US6044484A (en) Method and circuit for error checking and correction in a decoding device of compact disc-read only memory drive
CN110209598A (zh) 一种高速缓冲存储器、一种数据读写控制方法及***
TW399204B (en) Synchronous dynamic random access memory architecture for sequential burst mode
TW479223B (en) Error correction circuit and method for a memory device
TW201118879A (en) Method and apparatus of addressing a memory integrated circuit
JP3272308B2 (ja) 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム
CN1073736C (zh) 纠错存储器***
TW499683B (en) Burst operations in memories
TW461993B (en) Control device and method for improving data access reliability
US7191305B2 (en) Method and apparatus for address decoding of embedded DRAM devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees