JP3037440B2 - ポリマースタッド−グリッドアレイ - Google Patents
ポリマースタッド−グリッドアレイInfo
- Publication number
- JP3037440B2 JP3037440B2 JP09515493A JP51549397A JP3037440B2 JP 3037440 B2 JP3037440 B2 JP 3037440B2 JP 09515493 A JP09515493 A JP 09515493A JP 51549397 A JP51549397 A JP 51549397A JP 3037440 B2 JP3037440 B2 JP 3037440B2
- Authority
- JP
- Japan
- Prior art keywords
- grid array
- heat sink
- substrate
- polymer
- polymer stud
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Surface Heating Bodies (AREA)
- Pens And Brushes (AREA)
- Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)
Description
【発明の詳細な説明】 集積回路ICは益々端子数若しくは接続部品数が増大し
ており、ここにおいて益々一層小型化、縮小化されてい
る。前記のように増大している小型化、縮小化に際し
て、ソルダ−ペースト付着及びコンポーネント装着に当
たって予期される困難性を新たなハウジング形態により
克服する必要があり、ここで殊にボールグリッドアレイ
パッケージ(Ball Grid Array Package)におけるシン
グルチップ、フュー(Few)チップ又はマルチチップ−
モジユールが有利に使用される(DE−Z productronic
5,1994,P.54,55参照)。前述のモジュールはスルーホー
ル鍍金されたサブストレートまたは基板に立脚してお
り、このスルーホール鍍金されたサブストレート上でチ
ップは例えば接触接続ワイヤを介して、又はフリップチ
ップマウンティングにより接触接続される。サブストレ
ートの下面にはボールグリッドアレイBGA(Ball Grid A
rray)が設けられ、これはしばしばソルダグリッドアレ
イ(Solder Grid Array)、ランドグリッドアレイ(Lan
d Grid Array)又はソルダバンプアレイ(Solder Bump
array)とも称される。ボールグリッドアレイBGA(Ball
Grid Array)は、サブストレートの下面に面状に配置
されたソルダ(ろう付け)スタッドを有し、当該の面状
に配置されたソルダ(ろう付け)スタッドは、プリント
回路板又はアセンブリ上での表面マウンティングを可能
にする。ソルダ(ろう付け)スタッドの面状配置によ
り、高い接続部品数ないし端子数を例えば1.27mmの大き
なサイズのグリッドで実現できる。
ており、ここにおいて益々一層小型化、縮小化されてい
る。前記のように増大している小型化、縮小化に際し
て、ソルダ−ペースト付着及びコンポーネント装着に当
たって予期される困難性を新たなハウジング形態により
克服する必要があり、ここで殊にボールグリッドアレイ
パッケージ(Ball Grid Array Package)におけるシン
グルチップ、フュー(Few)チップ又はマルチチップ−
モジユールが有利に使用される(DE−Z productronic
5,1994,P.54,55参照)。前述のモジュールはスルーホー
ル鍍金されたサブストレートまたは基板に立脚してお
り、このスルーホール鍍金されたサブストレート上でチ
ップは例えば接触接続ワイヤを介して、又はフリップチ
ップマウンティングにより接触接続される。サブストレ
ートの下面にはボールグリッドアレイBGA(Ball Grid A
rray)が設けられ、これはしばしばソルダグリッドアレ
イ(Solder Grid Array)、ランドグリッドアレイ(Lan
d Grid Array)又はソルダバンプアレイ(Solder Bump
array)とも称される。ボールグリッドアレイBGA(Ball
Grid Array)は、サブストレートの下面に面状に配置
されたソルダ(ろう付け)スタッドを有し、当該の面状
に配置されたソルダ(ろう付け)スタッドは、プリント
回路板又はアセンブリ上での表面マウンティングを可能
にする。ソルダ(ろう付け)スタッドの面状配置によ
り、高い接続部品数ないし端子数を例えば1.27mmの大き
なサイズのグリッドで実現できる。
所謂MIDテクノロジー(MID=Moulded Interconnectio
n Devices)の場合、従来のプリント回路の代わりに、
集積化線路導体系を有する射出成形部品が使用される。
3次元のサブストレートの射出成形に適する高品質のサ
ーモプラスチックはこのテクノロジーのベースを成す。
その種のサーモプラスチックはプリント回路に対する従
来のサブストレート材料に比して一層良好な機械的、熱
的、化学的、電気的及び環境技術的な特性の点ですぐれ
ている。MIDテクノロジーの特別な方向では、所謂SIL技
術(SIL=Spritzgiessteile mit Integrierten Leiteng
en;injection−molded parts with integrated conduct
or runs)の場合、集積化線路導体系を有する射出成形
部品へ被着された金属層の構造化が特別なレーザ構造化
方式を使用せずに行われる。ここで、構造化された金属
化部を有する3次元の射出成形部分内に複数の機械的及
び電気的機能が統合化可能である。ハウジング支持機能
部は、同時に案内ガイド及びスナップ作用付接続部の役
割を引き受け、一方で金属化層はワイヤリング及び接続
機能のほかに電磁シールドとしても用いられ、良好な熱
放出を保証する。集積化線路を有する3次元の射出成形
部の作成の詳細は例えばDE−A−3732249又はEP−A−0
361192に明示されている。
n Devices)の場合、従来のプリント回路の代わりに、
集積化線路導体系を有する射出成形部品が使用される。
3次元のサブストレートの射出成形に適する高品質のサ
ーモプラスチックはこのテクノロジーのベースを成す。
その種のサーモプラスチックはプリント回路に対する従
来のサブストレート材料に比して一層良好な機械的、熱
的、化学的、電気的及び環境技術的な特性の点ですぐれ
ている。MIDテクノロジーの特別な方向では、所謂SIL技
術(SIL=Spritzgiessteile mit Integrierten Leiteng
en;injection−molded parts with integrated conduct
or runs)の場合、集積化線路導体系を有する射出成形
部品へ被着された金属層の構造化が特別なレーザ構造化
方式を使用せずに行われる。ここで、構造化された金属
化部を有する3次元の射出成形部分内に複数の機械的及
び電気的機能が統合化可能である。ハウジング支持機能
部は、同時に案内ガイド及びスナップ作用付接続部の役
割を引き受け、一方で金属化層はワイヤリング及び接続
機能のほかに電磁シールドとしても用いられ、良好な熱
放出を保証する。集積化線路を有する3次元の射出成形
部の作成の詳細は例えばDE−A−3732249又はEP−A−0
361192に明示されている。
US−A−5081520からはサブストレート上にICチップ
を取り付ける方法が公知であり、この方法ではサブスト
レートはIC取付用の集積化スタッドを有する射出成形部
として作製される。スタッドの金属化後に接続層が被着
され、これによりICチップがサブストレート上に取付け
られる。ここでチップ接続面がスタッドの所属の金属化
部と接続され得る。
を取り付ける方法が公知であり、この方法ではサブスト
レートはIC取付用の集積化スタッドを有する射出成形部
として作製される。スタッドの金属化後に接続層が被着
され、これによりICチップがサブストレート上に取付け
られる。ここでチップ接続面がスタッドの所属の金属化
部と接続され得る。
国際特許出願PCT/EP95/03763では所謂ポリマースタッ
ド−グリッドアレイPSGA(Polymer Stud Grid Array)
が提案されており、このポリマースタッド−グリッドア
レイPSGA(Polymer Stud Grid Array)は、ボールグリ
ッドアレイBGA(Ball Grid Array)の利点をMIDテクノ
ロジーの利点と結合している。ニューバージョンに与え
られるポリマースタッド−グリッドアレイPSGA(Polyme
r Stud Grid Array)という呼称は、ボールグリッドア
レイBGA(Ball Grid Array)に因んで付けられたもので
ある。ここで“ポリマースタッド”(“Polymer Stu
d")という概念は、サブストレートの射出成形の際に共
に成形されるポリマースタッドを表すものである。シン
グルチップ、フュー(Few)チップ又はマルチチップ−
モジュールに適するニューバージョンは下記の構成要素
を備えている。すなわち、電気的に絶縁性のポリマーか
ら成る射出成形された3次元のサブストレートを有し、
サブストレートの下面に面状に配置されたポリマースタ
ッドを有し、ポリマースタッドは射出成形の際に共に成
形されたものであり、ポリマースタッド上にろう付け可
能な端部表面により形成された外部接続部を有し、サブ
ストレートの下面に形成された少なくとも1つの導体線
路系を有し、導体線路系は外部接続部を内部接続部と接
続しており、サブストレートの射出成形の際に部分的に
コーティングされた少なくとも1つのヒートシンクを有
し、このヒートシンクは部分的にサブストレート内へ埋
め込まれており、ヒートシンク上に配置された少なくと
も1つのチップ又はワイヤリング配線素子を有し、少な
くとも1つのチップ又はワイヤリング配線素子の接続部
は内部接続部と接続されている。
ド−グリッドアレイPSGA(Polymer Stud Grid Array)
が提案されており、このポリマースタッド−グリッドア
レイPSGA(Polymer Stud Grid Array)は、ボールグリ
ッドアレイBGA(Ball Grid Array)の利点をMIDテクノ
ロジーの利点と結合している。ニューバージョンに与え
られるポリマースタッド−グリッドアレイPSGA(Polyme
r Stud Grid Array)という呼称は、ボールグリッドア
レイBGA(Ball Grid Array)に因んで付けられたもので
ある。ここで“ポリマースタッド”(“Polymer Stu
d")という概念は、サブストレートの射出成形の際に共
に成形されるポリマースタッドを表すものである。シン
グルチップ、フュー(Few)チップ又はマルチチップ−
モジュールに適するニューバージョンは下記の構成要素
を備えている。すなわち、電気的に絶縁性のポリマーか
ら成る射出成形された3次元のサブストレートを有し、
サブストレートの下面に面状に配置されたポリマースタ
ッドを有し、ポリマースタッドは射出成形の際に共に成
形されたものであり、ポリマースタッド上にろう付け可
能な端部表面により形成された外部接続部を有し、サブ
ストレートの下面に形成された少なくとも1つの導体線
路系を有し、導体線路系は外部接続部を内部接続部と接
続しており、サブストレートの射出成形の際に部分的に
コーティングされた少なくとも1つのヒートシンクを有
し、このヒートシンクは部分的にサブストレート内へ埋
め込まれており、ヒートシンク上に配置された少なくと
も1つのチップ又はワイヤリング配線素子を有し、少な
くとも1つのチップ又はワイヤリング配線素子の接続部
は内部接続部と接続されている。
サブストレートの射出成形の際にポリマースタッドを
コスト上有利かつ簡単に作製できるほか、ポリマースタ
ッド上での外部接続部の作製、およびMIDテクノロジー
ないしSIL技術における慣用の線路導体系の作製も共に
最小のコストで実施できる。SIL技術にて有利に使用さ
れるレーザ微細構造化により、高い接続部品数ないし端
子数を以て、ポリマースタッド上で外部接続部を著しく
微細なグリッドで実現することができる。更に強調すべ
きことには、ポリマースタッドの熱膨張が、サブストレ
ートの熱膨張及びモジュールを収容するプリント配線板
のそれに相応することにある。機械的応力が生じると、
ポリマースタッドはその弾性特性により少なくとも部分
的補償を可能にする。ポリマースタッド上に形成された
外部接続部の形状安定性により修理及び交換の場合の確
実性を、ソルダグリッドにより形成された外部接続部を
有するボールグリッドアレイに比して増大させ得る。
コスト上有利かつ簡単に作製できるほか、ポリマースタ
ッド上での外部接続部の作製、およびMIDテクノロジー
ないしSIL技術における慣用の線路導体系の作製も共に
最小のコストで実施できる。SIL技術にて有利に使用さ
れるレーザ微細構造化により、高い接続部品数ないし端
子数を以て、ポリマースタッド上で外部接続部を著しく
微細なグリッドで実現することができる。更に強調すべ
きことには、ポリマースタッドの熱膨張が、サブストレ
ートの熱膨張及びモジュールを収容するプリント配線板
のそれに相応することにある。機械的応力が生じると、
ポリマースタッドはその弾性特性により少なくとも部分
的補償を可能にする。ポリマースタッド上に形成された
外部接続部の形状安定性により修理及び交換の場合の確
実性を、ソルダグリッドにより形成された外部接続部を
有するボールグリッドアレイに比して増大させ得る。
請求項1に特定された発明の基礎を成す課題とすると
ころは、損失熱の放出の改善が達成されるポリマースタ
ッド−グリッドアレイを提供することである。
ころは、損失熱の放出の改善が達成されるポリマースタ
ッド−グリッドアレイを提供することである。
本発明の基礎を成す認識によれば、射出成形によりポ
リマースタッド−グリッドアレイのサブストレートを作
製する差異に、僅かな付加コストでヒートシンクを部分
的にサブストレート材料内に埋め込むことができる点で
ある。このためには、ヒートシンクを射出成形過程前に
所定の個所で位置決めできる射出成形型が必要なだけで
ある。ポリマースタッド−グリッドアレイの作成後、ヒ
ートシンク上に配置されたチップ、又はヒートシンク上
に配置されたワイヤリング配線素子の著しく良好な熱放
出が保証される。
リマースタッド−グリッドアレイのサブストレートを作
製する差異に、僅かな付加コストでヒートシンクを部分
的にサブストレート材料内に埋め込むことができる点で
ある。このためには、ヒートシンクを射出成形過程前に
所定の個所で位置決めできる射出成形型が必要なだけで
ある。ポリマースタッド−グリッドアレイの作成後、ヒ
ートシンク上に配置されたチップ、又はヒートシンク上
に配置されたワイヤリング配線素子の著しく良好な熱放
出が保証される。
本発明の有利な発展形態が従属請求項に示されてい
る。
る。
請求項2の構成形態によれば、射出成形されたサブス
トレートのトラフ内へチップ又はワイヤリング配線素子
を凹入させて取付ることができ、サブストレート底部は
ヒートシンクにより形成されている。これにより結果と
して生じるシングルチップ、フュー(Few)チップ又は
マルチチップの極めて僅かな厚さを実現できる。さら
に、前述のような凹入した取付によりチップ又はワイヤ
リング配線素子の最適な保護が可能になる。
トレートのトラフ内へチップ又はワイヤリング配線素子
を凹入させて取付ることができ、サブストレート底部は
ヒートシンクにより形成されている。これにより結果と
して生じるシングルチップ、フュー(Few)チップ又は
マルチチップの極めて僅かな厚さを実現できる。さら
に、前述のような凹入した取付によりチップ又はワイヤ
リング配線素子の最適な保護が可能になる。
請求項3によれば、射出成形の際のサブストレート材
料内へのヒートシンクの簡単な挿入装着が可能になる。
さらにヒートシンクのディスク形態は、チップ又はワイ
ヤリング配線素子の被着上有利である。
料内へのヒートシンクの簡単な挿入装着が可能になる。
さらにヒートシンクのディスク形態は、チップ又はワイ
ヤリング配線素子の被着上有利である。
請求項4によれば、様々な温度のもとでも応力のない
ようなサブストレートとヒートシンクとの結合体が可能
になる。
ようなサブストレートとヒートシンクとの結合体が可能
になる。
請求項5によれば、ヒートシンクは金属から成り、こ
こで請求項6に規定された合金により、同時に僅かな熱
膨張のもとで良好な熱伝導が可能になる。
こで請求項6に規定された合金により、同時に僅かな熱
膨張のもとで良好な熱伝導が可能になる。
請求項7によりセラミックから成るヒートシンクをも
有利に使用でき、ここで請求項8によれば、殊に酸化ア
ルミニウムから成るヒートシンクを使用できる。その種
のセラミック材料の場合、同時に僅かな熱膨張のもとで
良好な熱伝導性が確保される。
有利に使用でき、ここで請求項8によれば、殊に酸化ア
ルミニウムから成るヒートシンクを使用できる。その種
のセラミック材料の場合、同時に僅かな熱膨張のもとで
良好な熱伝導性が確保される。
請求項8の構成形態によれば、ヒートシンク上でのチ
ップ又はワイヤリング配線素子の特に簡単な取り付けが
可能である。ここで接着剤は付加的にヒートシンクへの
良好な熱移行伝達を保証する。
ップ又はワイヤリング配線素子の特に簡単な取り付けが
可能である。ここで接着剤は付加的にヒートシンクへの
良好な熱移行伝達を保証する。
請求項10による構成形態は、簡単な手段によりサブス
トレートのトラフ内に設けられたチップ又はワイヤリン
グ配線素子の確実な保護を可能にする。
トレートのトラフ内に設けられたチップ又はワイヤリン
グ配線素子の確実な保護を可能にする。
本発明の実施例が図示してあり、以降詳述する。
図1は、ワイヤボンディング技術で接触接続されたワ
イヤリング配線素子VEを有するポリマースタッド−グリ
ッドアレイPSGAの一部分の断面略図を著しく簡単化して
示す。
イヤリング配線素子VEを有するポリマースタッド−グリ
ッドアレイPSGAの一部分の断面略図を著しく簡単化して
示す。
図示のアレイのベースはサブストレートSであり、こ
のサブストレートは“ポリマースタッド"PS(“Polymer
Stud")ないしトラフM(trough)を有し、ここでトラ
フMはSTで示す段状部を有する。トラフMの底部は、ヒ
ートシンクにより形成されている。ヒートシンクはディ
スクにより形成されており、このディスクの縁領域はサ
ブストレート材料内に埋め込まれている。ディスク状の
ヒートシンクWLは必要な場合、外方に向かって付加的な
冷却リブを有しても良い。ポリマースタッドPS、トラフ
M及び段状部STを含むサブストレートSの作製は射出成
形により行われ、ここにおいてサブストレート材料とし
て高温耐性を有するサーモプラスチックが適する。射出
成形の場合、例えば金属又はセラミックから成るヒート
シンクWLも、縁側でサブストレート材料内に固定され得
る。
のサブストレートは“ポリマースタッド"PS(“Polymer
Stud")ないしトラフM(trough)を有し、ここでトラ
フMはSTで示す段状部を有する。トラフMの底部は、ヒ
ートシンクにより形成されている。ヒートシンクはディ
スクにより形成されており、このディスクの縁領域はサ
ブストレート材料内に埋め込まれている。ディスク状の
ヒートシンクWLは必要な場合、外方に向かって付加的な
冷却リブを有しても良い。ポリマースタッドPS、トラフ
M及び段状部STを含むサブストレートSの作製は射出成
形により行われ、ここにおいてサブストレート材料とし
て高温耐性を有するサーモプラスチックが適する。射出
成形の場合、例えば金属又はセラミックから成るヒート
シンクWLも、縁側でサブストレート材料内に固定され得
る。
ワイヤリング配線素子VEは、図示の実施例ではセラミ
ック板KPから成り、前記セラミック板はそれの後面がヒ
ートシンクWL上に接着され、それの前面上には複数のチ
ップCが被着されている。チップCの接続部は、接触接
続ワイヤKD1を介してセラミック板KPの前面上に形成さ
れた図示しない配線層と接続されている。ワイヤリング
配線素子VEの接続部は接触接続ワイヤKD2を介してアレ
イの内部接続部と接続されており、このアレイの内部接
続部はトラフMの段状部STに配置されているが図示され
ていない。ポリマースタッドPS上に形成された外部接続
部または外部端子、および外部接続部を段状部ST上で内
部接続部と接続する線路導体系は同じく詳細には図示さ
れていない。外部接続部、内部接続部及び導体線路系の
作製及び構成の詳細は国際出願PCT/EP95/03763に示され
ており、前掲の国際出願の開示部分は本発明の構成部分
の1つである。
ック板KPから成り、前記セラミック板はそれの後面がヒ
ートシンクWL上に接着され、それの前面上には複数のチ
ップCが被着されている。チップCの接続部は、接触接
続ワイヤKD1を介してセラミック板KPの前面上に形成さ
れた図示しない配線層と接続されている。ワイヤリング
配線素子VEの接続部は接触接続ワイヤKD2を介してアレ
イの内部接続部と接続されており、このアレイの内部接
続部はトラフMの段状部STに配置されているが図示され
ていない。ポリマースタッドPS上に形成された外部接続
部または外部端子、および外部接続部を段状部ST上で内
部接続部と接続する線路導体系は同じく詳細には図示さ
れていない。外部接続部、内部接続部及び導体線路系の
作製及び構成の詳細は国際出願PCT/EP95/03763に示され
ており、前掲の国際出願の開示部分は本発明の構成部分
の1つである。
図から明らかなようにトラフMはカバーAで閉鎖され
ている。カバーAはプラスチック又は金属から成り、ト
ラフM内に配置されたワイヤリング配線素子VEの確実な
保護を保証する。カバーAの代わりに、トラフMは密封
部の形成のためにプラスチック例えばエポキシ樹脂で充
填されていても良い。
ている。カバーAはプラスチック又は金属から成り、ト
ラフM内に配置されたワイヤリング配線素子VEの確実な
保護を保証する。カバーAの代わりに、トラフMは密封
部の形成のためにプラスチック例えばエポキシ樹脂で充
填されていても良い。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルセル ヘールマン ベルギー国 メレルベケ アザレアシュ トラーセ 6 (72)発明者 ジャン ロゲン ベルギー国 ルメン クラプローススト ラート 10 (72)発明者 エリック バイネ ベルギー国 ロイフェン ロツポールス トラート 15 (72)発明者 リタ ファン ホーフ ベルギー国 ボールトメーアベーク リ ーケンホークストラート 28 (56)参考文献 特開 平8−32183(JP,A) 特開 平3−297152(JP,A) 特開 平6−177275(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12
Claims (10)
- 【請求項1】電気的に絶縁性のポリマーから成る射出成
形された3次元のサブストレート(S)を有し、 該サブストレート(S)の下面に面状に配置されたポリ
マースタッド(PS)を有し、該ポリマースタッドは射出
成形の際に共に成形されたものであり、 前記ポリマースタッド(PS)上にろう付け可能な端部表
面により形成された外部接続部を有し、 サブストレート(S)の下面に形成された少なくとも1
つの導体線路系を有し、該導体線路系は外部接続部を内
部接続部と接続しており、 サブストレート(S)の射出成形の際に部分的にコーテ
ィングされた少なくとも1つのヒートシンク(WL)を有
し、該ヒートシンクは部分的にサブストレート内へ埋め
込まれており、 前記ヒートシンク(WL)上に配置された少なくとも1つ
のチップ又はワイヤリング配線素子(VE)を有し、該少
なくとも1つのチップ又はワイヤリング配線素子(VE)
の接続部は内部接続部と接続されている、 ことを特徴とするポリマースタッド−グリッドアレイ。 - 【請求項2】チップ又はワイヤリング配線素子(VE)は
サブストレート(S)のトラフ(M)内に設けられてお
り、該トラフ(M)の底部はヒートシンク(WL)により
形成されている、請求項1記載のポリマースタッド−グ
リッドアレイ。 - 【請求項3】ヒートシンク(WL)は縁側にてサブストレ
ート内に埋め込まれたディスクにより形成されている、
請求項1または2記載のポリマースタッド−グリッドア
レイ。 - 【請求項4】ヒートシンク(WL)は特に良好な熱伝導性
を有し、且つ加熱の際に僅かしか膨張しない材料から成
る、請求項1から3までのうちいずれか1項記載のポリ
マースタッド−グリッドアレイ。 - 【請求項5】金属から成るヒートシンク(WL)を有す
る、請求項1から5までのうちいずれか1項記載のポリ
マースタッド−グリッドアレイ。 - 【請求項6】ヒートシンク(WL)はクロム合金、ニッケ
ル合金又はクロムニッケル合金から成る、請求項5記載
のポリマースタッド−グリッドアレイ。 - 【請求項7】セラミックから成るヒートシンク(WL)を
有する、請求項1から4までのうちいずれか1項記載の
ポリマースタッド−グリッドアレイ。 - 【請求項8】酸化アルミニウムから成るヒートシンク
(WL)を有する、請求項7記載のポリマースタッド−グ
リッドアレイ。 - 【請求項9】チップ又はワイヤリング配線素子(VE)は
ヒートシンク(WL)上に接着されている、請求項1から
8までのうちいずれか1項記載のポリマースタッド−グ
リッドアレイ。 - 【請求項10】トラフ(M)はカバー(A)で閉鎖され
ている、請求項2から9までのうちいずれか1項記載の
ポリマースタッド−グリッドアレイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19538464.4 | 1995-10-16 | ||
DE19538464 | 1995-10-16 | ||
PCT/EP1996/004407 WO1997015078A1 (de) | 1995-10-16 | 1996-10-10 | Polymer stud grid array |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11502064A JPH11502064A (ja) | 1999-02-16 |
JP3037440B2 true JP3037440B2 (ja) | 2000-04-24 |
Family
ID=7774969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09515493A Expired - Fee Related JP3037440B2 (ja) | 1995-10-16 | 1996-10-10 | ポリマースタッド−グリッドアレイ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6122172A (ja) |
EP (1) | EP0856199B1 (ja) |
JP (1) | JP3037440B2 (ja) |
KR (1) | KR100430325B1 (ja) |
AT (1) | ATE204678T1 (ja) |
DE (1) | DE59607546D1 (ja) |
ES (1) | ES2163043T3 (ja) |
WO (1) | WO1997015078A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6705388B1 (en) * | 1997-11-10 | 2004-03-16 | Parker-Hannifin Corporation | Non-electrically conductive thermal dissipator for electronic components |
DE10030289B4 (de) * | 1999-06-29 | 2012-10-04 | Marquardt Gmbh | Träger für Bauteile und Herstellungsverfahren |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6486549B1 (en) | 2001-11-10 | 2002-11-26 | Bridge Semiconductor Corporation | Semiconductor module with encapsulant base |
US6666693B2 (en) | 2001-11-20 | 2003-12-23 | Fci Americas Technology, Inc. | Surface-mounted right-angle electrical connector |
US6638082B2 (en) | 2001-11-20 | 2003-10-28 | Fci Americas Technology, Inc. | Pin-grid-array electrical connector |
US20050031840A1 (en) * | 2003-08-05 | 2005-02-10 | Xerox Corporation | RF connector |
US7052763B2 (en) * | 2003-08-05 | 2006-05-30 | Xerox Corporation | Multi-element connector |
DE102004032371A1 (de) | 2004-06-30 | 2006-01-26 | Robert Bosch Gmbh | Elektronische Schaltungseinheit |
US20090323295A1 (en) * | 2008-06-30 | 2009-12-31 | Houle Sabina J | Injection molded metal stiffener and integrated carrier for packaging applications |
US10128593B1 (en) | 2017-09-28 | 2018-11-13 | International Business Machines Corporation | Connector having a body with a conductive layer common to top and bottom surfaces of the body as well as to wall surfaces of a plurality of holes in the body |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271507A (en) * | 1965-11-02 | 1966-09-06 | Alloys Unltd Inc | Flat package for semiconductors |
CA1293544C (en) * | 1987-07-01 | 1991-12-24 | Timothy P. Patterson | Plated plastic castellated interconnect for electrical components |
WO1989000339A1 (en) * | 1987-07-03 | 1989-01-12 | Doduco Gmbh + Co. Dr. Eugen Dürrwächter | Flat bodies, in particular for use as heat sinks for electronic power components |
DE3732249A1 (de) * | 1987-09-24 | 1989-04-13 | Siemens Ag | Verfahren zur herstellung von dreidimensionalen leiterplatten |
US5438481A (en) * | 1987-11-17 | 1995-08-01 | Advanced Interconnections Corporation | Molded-in lead frames |
US5152057A (en) * | 1987-11-17 | 1992-10-06 | Mold-Pac Corporation | Molded integrated circuit package |
US5072283A (en) * | 1988-04-12 | 1991-12-10 | Bolger Justin C | Pre-formed chip carrier cavity package |
US4868349A (en) * | 1988-05-09 | 1989-09-19 | National Semiconductor Corporation | Plastic molded pin-grid-array power package |
US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
DE69034139T2 (de) * | 1989-10-09 | 2004-11-25 | Mitsubishi Materials Corp. | Keramiksubstrat zur Herstellung elektrischer oder elektronischer Schaltungen |
US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
JPH03188654A (ja) * | 1989-12-18 | 1991-08-16 | Nippon Steel Corp | 樹脂モールド型半導体用放熱体 |
WO1992002040A1 (en) * | 1990-07-25 | 1992-02-06 | Dsm N.V. | Package for incorporating an integrated circuit and a process for the production of the package |
JPH04322452A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置、半導体素子収納容器および半導体装置の製造方法 |
JP2931741B2 (ja) * | 1993-09-24 | 1999-08-09 | 株式会社東芝 | 半導体装置 |
EP0645953B1 (de) * | 1993-09-29 | 1997-08-06 | Siemens NV | Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung |
JP3112949B2 (ja) * | 1994-09-23 | 2000-11-27 | シーメンス エヌ フェー | ポリマースタッドグリッドアレイ |
US5609889A (en) * | 1995-05-26 | 1997-03-11 | Hestia Technologies, Inc. | Apparatus for encapsulating electronic packages |
-
1996
- 1996-10-10 JP JP09515493A patent/JP3037440B2/ja not_active Expired - Fee Related
- 1996-10-10 US US09/051,778 patent/US6122172A/en not_active Expired - Fee Related
- 1996-10-10 DE DE59607546T patent/DE59607546D1/de not_active Expired - Fee Related
- 1996-10-10 AT AT96934620T patent/ATE204678T1/de not_active IP Right Cessation
- 1996-10-10 WO PCT/EP1996/004407 patent/WO1997015078A1/de active IP Right Grant
- 1996-10-10 ES ES96934620T patent/ES2163043T3/es not_active Expired - Lifetime
- 1996-10-10 KR KR10-1998-0702732A patent/KR100430325B1/ko not_active IP Right Cessation
- 1996-10-10 EP EP96934620A patent/EP0856199B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0856199A1 (de) | 1998-08-05 |
US6122172A (en) | 2000-09-19 |
DE59607546D1 (de) | 2001-09-27 |
KR100430325B1 (ko) | 2004-09-18 |
ATE204678T1 (de) | 2001-09-15 |
JPH11502064A (ja) | 1999-02-16 |
EP0856199B1 (de) | 2001-08-22 |
WO1997015078A1 (de) | 1997-04-24 |
KR19990064244A (ko) | 1999-07-26 |
ES2163043T3 (es) | 2002-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3112949B2 (ja) | ポリマースタッドグリッドアレイ | |
JP3011772B2 (ja) | マイクロ波回路装置用のポリマースタッド−グリッドアレイ | |
US7563644B2 (en) | Optical device and method for fabricating the same | |
JP3069082B2 (ja) | 光電素子の製造方法および光電素子 | |
US8017964B2 (en) | Light emitting device | |
US20080035947A1 (en) | Surface Mount Light Emitting Chip Package | |
JP2003163378A (ja) | 表面実装型発光ダイオード及びその製造方法 | |
JP3037440B2 (ja) | ポリマースタッド−グリッドアレイ | |
US20090243079A1 (en) | Semiconductor device package | |
JPH113957A (ja) | 薄型パワーテープボールグリッドアレイパッケージ | |
US6064115A (en) | Semiconductor device provided with a heat sink | |
JP2004515078A (ja) | 半導体モジュールの製造方法並びにこの方法に従って製造されるモジュール | |
JPS614254A (ja) | ヒートシンク機能を有する集積回路用パツケージ | |
JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0411758A (ja) | 半導体装置 | |
US6057594A (en) | High power dissipating tape ball grid array package | |
JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH08250625A (ja) | 樹脂封止型半導体装置 | |
JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
JPH03238852A (ja) | モールド型半導体集積回路 | |
JPS62247555A (ja) | 半導体素子搭載ピングリットアレイパッケージ基板の製造方法 | |
JPH04124860A (ja) | 半導体パッケージ | |
JPH0370163A (ja) | 半導体装置 | |
JPH04324963A (ja) | 混成集積回路装置 | |
JPH05275570A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |