KR100275021B1 - 부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법 - Google Patents

부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법 Download PDF

Info

Publication number
KR100275021B1
KR100275021B1 KR1019980003478A KR19980003478A KR100275021B1 KR 100275021 B1 KR100275021 B1 KR 100275021B1 KR 1019980003478 A KR1019980003478 A KR 1019980003478A KR 19980003478 A KR19980003478 A KR 19980003478A KR 100275021 B1 KR100275021 B1 KR 100275021B1
Authority
KR
South Korea
Prior art keywords
pattern
partial
word line
exposure mask
single scan
Prior art date
Application number
KR1019980003478A
Other languages
English (en)
Other versions
KR19980071147A (ko
Inventor
다까시 사꼬오
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12114835&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100275021(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980071147A publication Critical patent/KR19980071147A/ko
Application granted granted Critical
Publication of KR100275021B1 publication Critical patent/KR100275021B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2037Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31794Problems associated with lithography affecting masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

부분 단일주사 노출마스크가 반도체 장치의 활성영역과 분리영역상에 걸쳐서 형성된 포토레지스트를, 패턴을 반복함으로써, 노출시키기 위하여 제공되며, 그 포토레지스트의 패턴 경계들은 단지 분리영역에만 위치된다. 부분 단일주사 노출 마스크의 패턴들은 워드라인을 형성하기 위한 것일 수도 있다. 이경우, 부분 단일주사 노출마스크의 패턴 경계들은 워드라인의 세로방향에 수직한 방향으로 형성될 수도 있다. 다른 방법으로는, 부분 단일주사 노출마스크의 패턴 경계들은 활성영역에 평행한 방향으로 형성되어질 수도 있다. 모든 콘택홀 형성용 영역은 활성영역내에 포함될 수도 있다.

Description

부분 단일주사 전자선 노출 마스크 및 부분 단일주사 전자선 노출 패턴을 형성하는 방법{PARTIAL ONE-SHOT ELECTRON BEAM EXPOSURE MASK AND METHOD OF FORMING A PARTIAL ONE-SHOT ELECTRON BEAM EXPOSURE PATTERN}
본 발명은 부분 단일주사 전자선 노출 마스크 (partial one-shot electron beam exposure) 및 부분 단일주사 전자선 노출 패턴을 형성시키는 방법에 관한 것이다.
최근, 반도체 집적회로의 집적밀도의 증가가 요구되고 있다. 다이나믹 랜덤 엑세스 메모리의 경우, 집적회로의 집적밀도는 매 3년마다 4배씩, 예를들어, 0.5마이크로미터 사이즈의 16메가비트, 0.35 마이크로미터 사이즈의 64메가비트에서 0.25 마이크로미터 사이즈의 256메가비트까지 증가되어왔다.
0.16 마이크로미터까지 크기가 감소된 1기가비트 다이나믹 랜덤 엑세스 메모리는 256 메가비트의 차세대 메모리이다. 0.16 마이크로미터 사이즈의 척도 (scale) 는 광노출 해상도의 한계를 넘어서고 있다. 그러한 더이상의 패턴 부피감소를 실현하기 위하여는, 전자선 노출을 이용할 수 있다.
가용 전자선 노출은 가변 직사각형 노출방법 (variable rectangular exposure method) 과 부분 단일주사 노출방법 (partial one-shot exposure method) 로 분류된다. 가변 직사각형 노출방법에서, 개별 패턴들은 연속적으로 형성된다. 부분 단일주사 노출방법에서는, 반복하는 패턴을 형성하기 위하여 단일주사 전자선 노출에 그 마스크를 사용할 수 있도록, 복수개의 마스크가 반복하는 패턴들을 갖는 것으로 제조된다.
도 1 은 부분 단일주사 전자선 노출에 사용되는 마스크를 나타낸 평면도이다. 부분 단일주사 전자선 노출 마스크는 줄무늬 형태로된 개구부 (91) 를 갖는다. 부분 단일주사 전자선 노출 마스크 (90) 는, 소정의 포토레지스트 패턴을 형성하기 위하여, 전자선이 그 부분 단일주사 전자선 노출 마스크 (90) 상으로 조사되어 그 포토레지스트 막이 마스크 (90) 의 개구 (91) 을 통과한 전자선에 선택적으로 노출되어지도록, 포토레지스트 막상에 위치된다.
도 2 는 단위패턴으로서 개구를 갖는 부분 단일주사 전자선 노출 마스크를 이용한 연속 및 반복하는 전자선 노출을 설명하는 도면이다. 단위패턴인 개구를 갖는 부분 단일주사 전자선 노출 마스크는 측면 및 수직방향 (A 및 B) 으로 마스크 변위를 갖는 연속적인 전자선 노출을 반복적으로 수행하기 위하여 사용된다.
도 3 은 측면 및 수직방향 ("A" 및 "B") 방향으로의 마스크 변위를 갖게 수행된 연속 전자선 노출에 의해 얻어진 포토레지스트 패턴을 설명하는 도면이다. 단위 패턴 (92) 은 단위패턴인 개구를 갖는 부분 단일주사 전자선 노출 마스크를 이용하여 부분 단일주사 전자선 노출에 의해 형성된다. 반복적으로 이용되어진 부분 단일주사 전자선 노출 마스크의 경계들은 대향하는 수직경계선 (95) 과 대향하는 측면 경계선 (94) 으로 이루어진다. 마스크를 이용한 연속적이고 반복적인 부분 단일주사 전자선 노출의 결과로, 포토레지스트 패턴 (93) 이 얻어질 수 있다.
상술한 연속 및 반복적인 부분 단일주사 전자선 노출을 실현하기 위하여는, 부분 단일주사 전자선 노출 마스크의 정확한 정렬이 필수적이다. 실제로, 포토레지스트막상에 걸친 약간의 마스크 변위는 피하기 어렵다.
도 4 는 연속 및 반복하는 부분 단일주사 전자선 노출에서 단일주사 전자선 노출의 변위 및 그 마스크에 의해 형성되어진 패턴에 대한 변위의 영향을 설명하는 도면이다. 마스크가 중간영역에 정렬되는 경우, 마스크의 하방 변위가 나타남으로써, 갭 (96) 이 상부영역과 중간영역의 사이에 형성되나, 중첩부 (overlap, 97) 가 중간영역과 바닥영역의 사이에 발생되어진다. 파선 (95) 은 마스크의 대향 측면 경계선 (95) 을 나타낸다. 마스크를 이용한 연속 및 반복적인 부분 단일주사 전자선 노출의 결과, 갭 (96) 에 대향하는 위치에 핀치된 (pinched) 부분 (98) 과 중첩부 (97) 에 대응하는 다른 위치에 확장부분 (99) 을 갖는 포토레지스트 패턴이 얻어지게 된다. 마스크의 변위가 커지면, 포토레지스트 패턴의 비접속이 나타날 수도 있다. 또한, 마스크의 변위가 작아지면, 인접 포토레지스트 패턴의 확장부분이 광범위하게 서로 접촉되어 질 수도 있다.
일본 특허공개 제 87-206829 호 공보에는, 그러한 포토레지스트 패턴의 비접속의 회피를 위하여 마스크 중첩부를 의도적으로 제공하는 것이 개시되어 있다.
일본 특허공개 제 90-170411 호 공보에는, 서로에 대해 인접한 2개의 포토레지스트 패턴을 수직방향으로 의도적으로 변위시켜, 서로에 대해 인접한 2개의 포토레지스트 패턴을 수직방향으로 의도적인 변위를 유발시키기 위한 부분 단일주사 전자선 노출 마스크를 설명한 도 5 에 나타낸 바와 같은 수직방향으로, 인접한 포토레지스트 패턴의 광범위한 확장부가 레벨이 서로 다른 것이 개시되어 있다. 부분 단일주사 전자선 노출 마스크 (100) 는 서로에 대해 수직방향으로 변위되어진 인접한 2개의 줄무늬 형태의 개구 (101) 를 갖는다.
또한, 일본 특허공개 제 90-71509호 공보에는, 포토레지스트 패턴의 크기의 변화를 억제할 수 있도록, 마스크의 각 줄무늬 형태 개구의 대향 단부가 줄무늬 형태 개구의 선폭보다 더 작은 폭부분을 가지므로서 그 더 작은 폭 부분에서 이중노출이 유발되어지는 것이 개시되어 있다.
그러나, 상술한 종래기술에 있어서는, 포토레지스트 패턴의 크기가 변화하는 문제점을 해결하기 어렵다.
도 5 에 도시된 바와 같은 부분 단일주사 마스크 (100) 를 사용하는 것을 고려하면, 도 6 에 도시된 바와 같은 포토레지스트 패턴이 얻어진다. 도 6 은 소자가 상부에 형성된 활성영역에 대하여 부분 단일주사 노출 마스크를 사용하여 얻은 워드 라인의 핀치된 부분 (pinched portion) 과 확장부분 (extended portion) 의 위치관계를 나타낸 도면이다. 엇갈려 (cross) 핀치된 부분은 필드효과 트랜지스터의 게이트 전극을 나타낸다. 활성영역 (1) 상에 걸친 워드라인 (2) 의 폭은 활성영역 (1) 에 형성된 필드효과 트랜지스터의 게이트 길이를 의미한다. 예를들어, 만약 확장부 (104) 가 활성영역 (1) 에 위치되면, 이는 게이트 전극의 길이가 미리지정된 게이트 길이보다 더 길다는 것을 의미한다. 그러나, 만약, 핀치된 부분 (102) 이 활성영역 (1) 에 위치되면, 이는 게이트 길이가 미리 지정된 게이트 길이보다 더 짧다는 것을 의미한다. 만약 확장부나 핀치된 부분중의 어느하나라도 활성영역에 형성되지 않고 워드선의 폭이 미리 지정된 값 (103) 인 경우, 이또한 게이트 길이가 미리지정된 값 (103) 을 갖는다는 것을 의미한다. 즉, 게이트 길이의 변화를 피할 수가 없다. 만약, 게이트 길이가 단축되게 되면, 오프 상태에서의 트랜지스터의 전류누설이 증가하게 된다. 그 결과, 메모리셀에 기입하는 성능이 열화된다. 그러한 메모리 셀 트랜지스터의 특성에서의 변화는 메모리 셀 칩의 수율하락을 야기시키게 된다.
다이나믹 랜덤 엑세스 메모리의 경우에 있어서, 워드 라인과 비트 콘택간의 거리가 상호접속부들간의 거리보다 짧아, 워드 라인의 확장부가 비트 콘택에 접근하거나 또는 접촉하게 되어, 워드라인과 비트 콘택의 사이에 단락회로가 형성될 수도 있다.
도 7 은 워드라인들간에 형성된 콘택홀과 워드라인의 확장부와 핀치된 부분간의 위치관계를 나타낸 평면도이다. 확장부와 핀치된 부분중 어느 하나라도 활성영역 (1) 내에 형성되지 않을 지라도, 확장부 (106) 가 비트 콘택홀 (7) 에 인접하여 형성됨으로써 워드 라인과 비트 콘택 사이에 단락회로가 형성될 수 있다. 그러나, 만약, 핀치된 부분 (102) 이 비트 콘택홀 (7) 에 인접하게 형성되면, 아무런 문제가 발생하지 않는다. 만약 확장부나 핀치된 부분 중에 어느 하나라도 비트 콘택홀 (7) 에 인접하게 형성되지 않고 비트 콘택홀 (7) 에 인접한 워드 라인 부분 (105) 이 소정의 폭을 갖는다면, 워드라인과 비트 콘택의 사이에 단락회로가 형성되는 것과 같은 문제가 발생하지 않는다.
도 8 은 도 7 의 A-A 선을 따라 취한 워드 라인과 비트 콘택홀을 나타낸 부분 단면도이다.
반도체 기판 (100) 은 분리영역 (113) 과 소자가 상부에 형성되는 활성영역 (1) 을 갖는다. 활성영역 (1) 을 한정시키기 위하여 그 분리영역 (113) 상에 필드 산화막 (114) 이 선택적으로 형성된다. 활성영역 (1) 상에 확산층 (111) 이 형성된다. 필드 산화막 (114) 상에 걸쳐서 워드 라인 (2) 이 형성된다. 그 워드라인 (2) 과 필드 산화막 (114) 상에 걸쳐서 층간 절연체 (112) 가 형성되며 이때 그 층간 절연체 (112) 는 확산층 (111) 상에 걸쳐서 위치된 비트 콘택홀 (7) 을 갖는다. 워드 라인 (2) 는 비트 콘택홀 (7) 에 인접한 확장부를 가지므로서, 도 8 에 도시된 워드라인 (2A) 이 비트 콘택홀 (7) 의 측벽상에서 노출되도록 변위된다. 만약 전기전도성 재료로 제조된 비트 콘택이 비트 콘택홀 (7) 내에 형성되면, 비트 콘택이 워드라인 (2) 의 확장부에 접촉하게 됨으로써, 비트 콘택과 워드 라인간에 단락회로가 형성된다. 그 결과, 칩의 수율이 하락하게 된다.
이상 설명한 바와 같이, 상술한 문제점들이 없는, 새로운 부분 단일주사 전자선 노출 마스크 및 부분 단일주사 전자선 노출 패턴을 형성하는 방법을 개발하는 것이 요구되고 있다.
따라서, 본 발명의 목적은 상술한 문제점들이 없는 신규한 부분 단일주사 전자선 노출 마스크를 제공하는데 있다.
본 발명의 다른 목적은 부분 단일주사 전자선 노출 마스크의 변위에 의해서 워드라인의 폭이 변화될 경우에도 트랜지스터 게이트 길이가 변화하는 문제점을 갖지 않는 신규한 부분 단일주사 전자선 노출 마스크를 제공하는데 있다.
본 발명의 또다른 목적은 부분 단일주사 전자선 노출 마스크의 변위에 의해서 워드라인의 폭이 변화될 경우에도 비트 콘택과 워드 라인간에 회로단락이 형성되는 문제점을 갖지 않는 신규한 부분 단일주사 전자선 노출 마스크를 제공하는데 있다.
또한, 본 발명의 또다른 목적은 상술한 문제점들을 갖지 않는 신규한 부분 단일주사 전자선 노출 패턴을 제공하는데 있다.
또한, 본 발명의 또다른 목적은 부분 단일주사 전자선 노출 마스크의 변위에 의해서 워드라인의 폭이 변화될 경우에도 트랜지스터 게이트 길이가 변화하는 문제점을 갖지 않는 신규한 부분 단일주사 전자선 노출 패턴을 형성시키는 방법을 제공하는데 있다.
또한, 부분 단일주사 전자선 노출 마스크의 변위에 의해서 워드라인의 폭이 변화될 경우에도 비트 콘택과 워드 라인간에 단락회로가 형성되는 문제점을 갖지 않는 신규한 부분 단일주사 전자선 노출 패턴을 형성시키는 방법을 제공하는데 있다.
본 발명의 상기 및 다른 목적들, 특징 및 이점은 하기의 설명으로부터 명백히 알수 있을 것이다.
본 발명에 따르면, 반도체 장치의 분리영역과 활성영역상에 걸쳐서 형성된 포토레지스트의 노출을 위하여 부분 단일주사 전자선 노출 마스크가 패턴을 반복함으로써 제공되며, 그 부분 단일주사 전자선 노출 마스크의 패턴 경계들은 단지 분리영역에만 위치된다. 부분 단일주사 전자선 노출 마스크의 패턴들은 워드 라인을 형성하기 위한 것일 수도 있다. 이때, 부분 단일주사 전자선 노출 마스크의 패턴 경계들은 워드 라인의 길이방향에 대해 수직한 방향으로 형성될 수도 있다. 다른 방법으로, 부분 단일주사 전자선 노출 마스크의 패턴 경계들은 활성영역에 평행한 방향으로 형성될 수도 있다. 모든 콘택홀 형성용 영역들은 활성영역내에 포함된다.
도 1 은 부분 단일주사 전자선 노출용으로 사용되는 마스크를 나타낸 평면도.
도 2 는 단위 패턴인 개구를 갖는 부분 단일주사 전자선 노출 마스크를 사용한 연속 및 반복적인 전자선 노출을 설명하는 도면.
도 3 은 측면방향 (A) 및 수직방향 (B) 으로 마스크 변위가 수행되는 연속 전자선 노출에 의해 얻어진 포토레지스트 패턴을 나타낸 도면.
도 4 는 마스크에 의해 형성된 패턴에 대한 변위의 영향과, 연속 및 반복적인 단일주사 전자선 노출에서 단일주사 전자선 노출 마스크의 변위를 나타낸 도면.
도 5 는 서로에 대해 인접한 2개의 포토레지스트 패턴을 수직방향으로 의도적인 변위를 유발시키기 위한 부분 단일주사 전자선 노출 마스크를 나타낸 도면.
도 6 은 소자가 상부에 형성되는 활성영역에 대해 부분 단일주사 노출 마스크를 이용하여 제조된 워드 라인의 확장부와 핀치된 영역의 위치관계를 나타낸 도면.
도 7 은 워드 라인간에 형성된 워드 라인과 비트 콘택홀의 확장부와 핀치된 부분 사이의 위치관계를 나타낸 평면도.
도 8 은 도 7 의 A-A 선을 따라 취한 워드라인과 비트 콘택홀을 나타낸 부분 단면도.
도 9 는 본 발명에 따른 실시예 1 의 1/4 피치 셀 레이아웃뿐만아니라, 활성영역 및 분리영역상에 걸쳐서 연장하는 워드라인과 최대 노출영역 사이의 위치관계를 나타낸 평면도.
도 10 은 본 발명에 따른 실시예 1 의 1/4 피치 셀 레이아웃뿐만아니라, 최소 반복단위와 최대 노출영역 사이의 위치관계를 나타낸 평면도.
도 11 은 본 발명에 따른 실시예 1 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인과 반복단위를 나타낸 도면.
도 12 는 본 발명에 따른 실시예 1 에서 활성영역과 반복하는 노출 피치 프레임 사이의 관계를 나타낸 도면.
도 13 은 본 발명에 따른 실시예 1 의 분리영역에 "X" 로 표시된 분할된 워드라인 패턴중의 4개의 단부가 위치되는 분할된 워드라인 패턴의 리-레이아웃 (re-layout) 을 나타낸 도면.
도 14 는 본 발명에 따른 실시예 1 에서 분리영역에 위치되는 단부를 갖는 분리된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
도 15a 는 본 발명에 따른 실시예 1 에서 간단한 직사각형 형태 중첩부 (19a) 를 형성하기 위하여 분할된 워드라인 (6) 들이 서로 간단하게 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부경계가 분할된 워드라인 (6) 의 세로방향에 수직한 간단한 단부의 형태를 나타낸 도면.
도 15b 는 본 발명에 따른 실시예 1 에서 변형된 직사각형 형태 중첩부 (19b) 를 형성하기 위하여, 분할된 워드라인 패턴 (6) 이 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부 경계가 그 분할된 워드라인 패턴 (6) 의 길이방향으로 경사지나 활성영역 (1) 의 길이방향과 평행한, 변형된 단부 형태를 나타낸 도면.
도 15c 는 본 발명에 따른 실시예 1 에서 분할된 워드라인 패턴 (6) 이 볼록부 (19c) 를 통하여 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부가 볼록한 직사각형 형태이고 분할된 워드라인 패턴 (6) 의 길이방향에 수직한 경계를 갖는, 볼록한 단부형태를 나타낸 도면.
도 15d 는 본 발명에 따른 실시예 1 에서 분할된 워드라인 (6) 이 변형된 볼록부 (19d) 를 통하여 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부가 변형된 볼록한 직사각형 형태이나 분할된 워드라인 패턴 (6) 의 길이방향에 경사지지만 활성영역 (1) 의 길이방향과 평행한 경계를 갖는, 변형된 볼록형태 단부를 나타낸 도면.
도 16 은 도 14 에 도시된 부분 단일주사 노출마스크를 제조하기 위한 공정을 나타낸 흐름도.
도 17 은 본 발명에 따른 실시예 2 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 패턴과 반복단위를 나타낸 도면.
도 18 은 본 발명에 따른 실시예 2 에서 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
도 19 는 본 발명에 따른 실시예 3 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 패턴과 반복단위를 나타낸 도면.
도 20 은 본 발명에 따른 실시예 3 에서 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
도 21 은 본 발명에 따른 실시예 4 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인과 반복단위를 나타낸 도면.
도 22 는 본 발명에 따른 실시예 4 에서 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
도 23 은 본 발명에 따른 실시예 5 에서 활성영역과 분리영역상에 걸쳐서 연장하는 워드라인과 캐패시터와 비트 콘택 부분의 사이의 위치관계를 나타낸 평면도.
도 24 는 본 발명에 따른 실시예 5 에서, 최소 반복단위와 최대 노출영역의 사이의 위치관계뿐만아니라, 1/2 피치 셀 레이아웃을 나타낸 평면도.
도 25 는 본 발명에 따른 실시예 5 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 패턴과 반복단위를 나타낸 도면.
도 26 은 본 발명에 따른 실시예 5 에서 활성영역, 커패시터 및 비트 콘택과, 반복노출 피치 프레임 사이의 관계를 나타낸 도면.
도 27 은 본 발명에 따른 실시예 5 에서 "X" 로 표시된 분할된 워드라인 패턴중의 4개의 단부가 분리영역에 위치되는 분할된 워드라인 패턴의 리-레이아웃을 나타낸 도면.
도 28 은 본 발명에 따른 실시예 5 에서 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
도 29 는 본 발명에 따른 실시예 5 에서의 상태 "a" 내지 "h" 를 나타낸 것으로, 상태 "a", "b", "e" 및 "f" 가 콘택홀에 인접한 분할된 워드라인 패턴의 단부의 제 1 상태인 반면, 상태 "c", "d", "g" 및 "h" 가 콘택홀에 인접하지 않은 분할된 워드라인 패턴의 단부의 제 2 상태인 도면.
도 30 은 본 발명에 따른 실시예 5 에서 도 28 에 도시된 부분 단일주사 노출마스크를 제조하는 공정을 나타낸 흐름도.
도 31 은 본 발명에 따른 실시예 6 에서의 최대 노출영역내의 비트라인과 반복 노출피치의 분할된 비트라인 패턴을 나타낸 것으로, 단위패턴 및 분할된 비트라인 패턴의 결정을 위하여 최소 반복단위가 최대 노출영역내에 정렬되어진 도면.
도 32 는 본 발명에 따른 실시예 6 에서 분리영역에 위치되어지는 단부를 갖는 분할된 비트라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면.
※ 도면의 주요부분에 대한 부호의 설명
1 : 활성영역 2 : 워드라인
3 : 최대 노출영역 5 : 마스크 단위 패턴
5' : 노출 피치 프레임 6 : 분할된 워드 라인 패턴
7 : 비트 콘택 홀 19a : 중첩부
19b : 직사각형 형태 중첩부 19c : 볼록부
19d : 변형된 볼록부 20 : 분리영역
30 : 부분 단일주사 노출마스크 31 : 분리된 워드라인 패턴
35 : 비트라인 셀 레이아웃 50 : 부분 단일주사 노출마스크
60 : 부분 단일주사 노출마스크 71 : 분할된 워드라인 패턴
102 : 핀치된 부분 104 : 확장부
105 : 워드 라인 부분 111 : 확산층
112 : 층간 절연체 113 : 분리영역
114 : 필드 산화막
본 발명에 따르면, 반도체 장치의 활성영역과 분리영역상에 걸쳐서 형성된 포토레지스트를 노출시키기 위하여, 부분 단일주사 마스크가, 패턴을 반복함으로써, 제공되며, 그 부분 단일주사 노출마스크의 패턴 경계는 단지 분리영역에만 위치된다. 부분 단일주사 노출마스크의 패턴들은 워드라인 형성을 위한 것일 수도 있다. 이경우, 부분 단일주사 노출마스크의 패턴경계들은 워드라인의 길이방향에 수직한 방향으로 형성될 수도 있다. 다른 방법으로는, 부분 단일주사 노출마스크의 패턴 경계들은 활성영역에 평행한 방향으로 형성될 수도 있다. 모든 콘택홀 형성용 영역들은 활성영역내에 포함된다.
부분 단일주사 노출마스크는, 반도체 장치의 활성영역과 분리영역상에 걸쳐서 형성된 포토레지스트의 노출을 위하여, 패턴을 반복함으로써 제공되며, 그 부분 단일주사 노출마스크의 패턴 경계들은 콘택홀 형성용 영역을 포위하도록 위치된다.
신규한 부분 단일주사 노출마스크에는, 워드라인이 부분 단일주사 전자선 노출마스크의 변위에 의해 그 폭이 변화되더라도 트랜지스터의 게이터 길이가 변화하는 문제점이 없다.
신규한 부분 단일주사 노출마스크에는, 비록 워드라인이 부분 단일주사 전자선 노출마스크의 변위에 의해 그 폭이 변화되더라도 비트 콘택과 워드라인의 사이에 단락회로가 형성되는 문제점이 없다.
또한, 본 발명에 따르면, 활성영역과 분리영역을 갖는 반도체 장치의 반복적인 부분 단일주사 노출을 수행하는 방법에서, 반복된 단위를 갖는 포토레지스트 패턴의 경계들이 활성영역으로 연장하게 되면, 그 반복된 패턴들을 유지시켜 그 포토레지스트 패턴의 경계들이 분리영역으로 이동할 수 있도록, 후속 부분 단일주사 노출이 수행된다.
또한, 본 발명에 따르면, 활성영역과 분리영역을 갖는 반도체 장치의 반복적인 부분 단일주사 노출을 수행하는 방법에서, 반복된 단위패턴들로 이루어진 포토레지스트 패턴의 경계들이 콘택홀이 상부에 형성되어질 콘택홀 영역으로 연장하게 되면, 그 반복된 패턴들을 유지시켜 포토레지스트 패턴의 경계들을 콘택홀 영역으로부터 이동하도록 후속 부분 단일주사 노출이 수행된다.
본 발명의 반복적인 부분 단일주사 노출을 수행하는 방법은, 비록 워드라인의 폭이 부분 단일주사 전자선 노출마스크의 변위에 의해 변화되더라도, 트랜지스터의 게이트 길이가 변화되는 문제점이 없다.
본 발명의 반복적인 부분 단일주사 노출을 수행하는 방법은, 비록 워드라인의 폭이 부분 단일주사 전자선 노출마스크의 변위에 의해서 변화되더라도, 비트콘택과 워드라인 사이에 단락회로가 형성되는 문제점이 없다.
실시예 1
이하, 본 발명에 따른 실시예 1 을 도 9 내지 도 16 을 참조하여 설명한다. 도 9 는 활성영역 및 분리영역상에 걸쳐서 연장하는 워드라인과 최대 노출영역사이의 위치관계뿐만아니라, 1/4 피치 셀 레이아웃을 나타낸 평면도이다. 워드라인 (2) 은 활성영역 (1) 과 분리영역 (20) 상에 걸쳐서 서로 평행하게 연장한다. 활성영역 (1) 은 워드라인 (2) 을 중첩시켜 한정되어진 반복하는 레이아웃이며 또한 4개의 워드라인과 4개의 비트라인에 의해 한정된 반복하는 레이아웃을 포함하는 접혀진 비트라인 셀 레이아웃 (35) 을, 채우는 1/4 피치 최대 밀도를 갖는다. 활성영역 (1) 은 분리영역 (20) 에 의해 포위되어 한정된다. 최대 노출영역 (3) 은 부분 단일주사 노출마스크를 이용한 단일주사 노출의 최대 크기를 나타낸다.
도 16 을 참조하면, 최대 노출영역 (3) 은 단계 11 에서 선택된다.
도 10 은 최소 반복단위와 최대 노출영역 사이의 위치관계 뿐만 아니라, 1/4 피치 셀 레이아웃을 나타낸 평면도이다. 최소반복단위 (4) 는 도 16 의 단계 12 에서 패턴을 반복하기 위한 레이아웃 단위로 선택된다. 최소 반복단위 (4) 의 크기는 셀의 크기와 셀 레이아웃에 의존한다.
도 11 은 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 및 반복단위를 나타낸 도면이다. 4개의 최소 반복단위 (4) 는 최대 노출영역 (3) 내에 메트릭스로 정렬된다. 최대 노출영역 (3) 의 내부에 메트릭스로 정렬될 수 있는 최소 반복단위 (4) 의 갯수는 최대 노출영역 (3) 에 대한 최소 반복단위 (4) 의 영역의 비에 의존한다. 최대 노출영역이 일정한 면적을 갖는다고 가정하면, 4개의 반복단위 (4) 의 메트릭스 배열이 반복되는 노출 피치 (5) 이다. 즉, 마스크 단위 패턴 (5) 은 최대 노출영역내의 최소 반복단위의 메트릭스 배열에 의해 결정된다. 분할된 워드 라인 패턴 (6) 은 마스크 단위 패턴 (5) 의 내부에 한정된다.
도 12 는 활성영역과 반복하는 노출피치 프레임 사이의 관계를 나타낸 도면이다. 분활된 워드라인 패턴 (6) 은 활성영역 (1) 상에 걸쳐서 중첩된다. 8개의 분할된 워드라인 패턴 (6) 은 노출 피치 프레임 (5') 내에 있다. "X" 로 표기된 4개의 분할된 워드라인 패턴 (6) 은 활성영역 (1) 상에 걸쳐서 위치되는 단부를 갖는다.
도 13 은 "X" 로 표기된 4개의 분리된 워드라인 패턴의 단부들이 분리영역에 위치되어지는 분할된 워드라인 패턴의 리-레이아웃을 나타낸 도면이다. 분할된 워드라인 패턴 (6) 의 리-레이아웃은, 도 16 의 단계 14 에서, "X" 로 표기된 4개의 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에서 분리영역 (20) 으로 이동되어 8개의 분리된 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에 위치되지 않도록, 수행된다.
도 13 에서, 이동되어진 모든 분리된 워드라인 패턴 (6) 은 최대 노출영역 (3) 내에 위치된다. 그러나, 만약 이동되어진 분리된 워드라인 패턴 (6) 중의 어느 하나라도 최대 노출영역 (3) 을 넘어서 연장하게 되면, 도 15 의 단계 15 에서, 이동되어진 모든 분리된 워드라인 패턴 (6) 이 최대 노출영역 (3) 내에 위치하는지 여부를 검증할 필요가 있다. 만약 이동되어진 모든 분리된 워드라인 패턴 (6) 이 최대 노출영역 (3) 내에 위치되면, 부분 단일주사 노출마스크가 단계 17 에서 준비된다. 그러나, 만약, 이동되어진 분할된 워드라인 패턴 (6) 중에 어느 하나라도 최대 노출영역 (3) 을 넘어서 연장하게 되면, 워드라인의 길이방향으로 정렬된 최소 반복단위가 도 16 의 단계 16 에서 하나만큼 줄어든다. 그후, 공정은 단계 14 로 되돌아가서, "X" 로 표기된 4개의 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에서 분리영역 (20) 으로 이동되어 8개의 분리된 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에 위치되지 않도록, "X" 로 표기된 분할된 워드라인 패턴 (6) 의 리-레이아웃이 다시 수행된다.
도 14 는 분리영역에 위치된 단부를 갖는 분리된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면이다. 도 16 은 도 14 에 나타낸 부분 단일주사 노출마스크를 제조하는 공정을 나타낸 흐름도이다. 부분 단일주사 노출마스크 (30) 는 도 16 의 방법으로 제조되며, 분리영역에 위치되는 단부를 갖는 분리된 워드라인 패턴 (31) 을 갖는다.
한편, 도 13 에서, 분리된 워드라인 패턴 (6) 의 단부 (6A) 는 활성영역 (1) 들간의 분리영역 (20) 의 중심부에 위치되며, 만약 분리된 워드라인 패턴 (6) 의 단부 (6A) 가 활성영역 (1) 상에 걸쳐서 위치하지 않는다면 아무런 문제가 없다. 예를들어, 분리된 워드라인 패턴 (6) 은 활성영역 (1) 의 길이방향에 평행한 방향으로 경계지워지는 단부를 가지는 것이 가능하다.
또한, 부분 단일주사 노출마스크의 분리된 워드라인 패턴의 단부에 있어서 여러가지 변경도 가능하다. 도 15a 는 간단한 단부의 형태를 나타낸 도면으로서, 간단한 직사각형 형태로된 중첩부 (19a) 를 형성하기 위하여, 분리된 워드라인 패턴 (6) 이 서로 간단하게 중첩되며 그 분리된 워드라인 패턴 (6) 의 단부의 경계가 분리된 워드라인 패턴 (6) 의 길이방향에 수직하다. 도 15b 는 변형된 단부 형태를 나타낸 도면으로서, 변형된 직사각형 형태 중첩부 (19b) 를 형성하기 위하여, 분할된 워드라인 패턴 (6) 이 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부 경계가 그 분할된 워드라인 패턴 (6) 의 길이방향으로 경사지나 활성영역 (1) 의 세로방향과 평행하다. 도 15c 는 볼록한 단부형태를 나타낸 도면으로, 분할된 워드라인 패턴 (6) 이 볼록부 (19c) 를 통하여 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부가 볼록한 직사각형 형태이고 분할된 워드라인 패턴 (6) 의 길이방향에 수직한 경계를 갖는다. 도 15d 는 변형된 볼록형태의 단부를 나타낸 도면으로, 분할된 워드라인 (6) 이 변형된 볼록부 (19d) 를 통하여 서로 중첩되며 그 분할된 워드라인 패턴 (6) 의 단부가 변형된 볼록한 직사각형 형태이나 분할된 워드라인 패턴 (6) 의 길이방향에 경사지지만 활성영역 (1) 의 길이방향과 평행한 경계를 갖는다.
실시예 2
이하, 도 17 및 18 을 참조하여 본 발명에 따른 실시예 2 를 설명한다. 도 17 은 본 발명에 따른 실시예 2 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 패턴과 반복단위를 나타낸 도면이다. 이 실시예에서, 활성영역 (1) 의 형태는 실시예 1 과는 다른 대시 (dash) 형태이다. 본 발명은, 각 반복단위가 4개의 워드라인과 2개의 비트라인에 의해 한정되는 반복단위들을 포함하는 1/2 피치 셀 레이아웃에도 적용될 수 있다. 반복하는 노출피치 (6) 는 6개의 최소 반복단위를 포함한다.
도 18 은 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면이다.
다른 마스크의 구성, 형태 및 그 마스크를 제조하는 공정들은 실시예 1 과 동일하므로, 그 설명은 생략한다.
실시예 3
이하, 도 19 및 20 을 참조하여 본 발명에 따른 실시예 3 을 설명한다. 도 19 는 본 발명에 따른 실시예 3 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인 패턴과 반복단위를 나타낸 도면이다. 실시예 3 은 실시예 2 와 단지 활성영역 패턴에서만 서로 다르다. 이하, 그들간의 차이점을 중점적으로 설명하기로 한다. 활성영역 (1) 은 직사각형 베이스 부분의 중심으로부터 연장하는 볼록한 부분을 갖는 변형된 직사각형 베이스 부분의 형태로 이루어진다. 반복하는 노출피치 (5) 는 6개의 최소 반복단위를 포함한다. 만약, 분할된 워드라인 패턴 (6) 의 단부가 분리영역 (20) 상에 위치되면, 그 분리된 워드라인 패턴 (6) 은 최대 노출영역 (3) 의 내부에 있게 된다.
도 20 은 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴 (51) 을 가지는 부분 단일주사 노출마스크 (50) 를 나타낸 도면이다.
다른 마스크의 구조와 형태, 및 그 마스크를 제조하는 공정은 실시예 2 에서와 동일하므로, 그 설명은 생략하기로 한다.
실시예 4
이하, 도 21 내지 22 를 참조하여 본 발명에 따른 실시예 4 를 좀더 상세하게 설명한다. 도 21 은 본 발명에 따른 실시예 4 의 비트 셀 레이아웃에서 최대 노출영역내의 분할된 워드라인과 반복단위를 나타낸 도면이다. 실시예 4 는 실시예 3 과 활성영역 패턴만이 서로 다르다. 이하, 그들간의 차이점에 대해 중점적으로 설명하기로 한다. 활성영역 (1) 은 직사각형 형태로 이루어진다. 만약, 분할된 워드라인 패턴 (6) 의 단부가 분리영역 (20) 상에 위치되면, 그 분리된 워드라인 패턴은 노출영역 (3) 의 내에 있다.
도 22 는 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴 (61) 을 가지는 부분 단일주사 노출마스크 (60) 를 나타낸 도면이다.
다른 마스크의 구조와 형태, 및 그 마스크를 제조하는 공정은 실시예 2 에서와 동일하므로, 그 설명은 생략하기로 한다.
실시예 5
이하, 도 23 내지 30 을 참조하여 본 발명에 따른 실시예 5 를 좀더 상세하게 설명한다. 도 23 은 1/2 피치 셀 레이아웃에서, 활성영역 (1) 과 분리영역 (20) 상에 걸쳐서 연장하는 워드라인 (2) 과, 캐패시터와 비트 콘택 부분 (7 및 8) 의 사이의 위치관계를 나타낸 평면도이다.
도 24 는 최소 반복단위 (4) 와 최대 노출영역 (3) 의 사이의 위치관계뿐만아니라, 1/2 피치 셀 레이아웃을 나타낸 평면도이다. 최대 노출영역 (3) 은 도 30의 단계 21 에서 정의되며, 뒤이어 최소 반복단위는 도 30의 단계 22 에서 선택된다.
도 25 는 비트 셀 레이아웃에서 최대 노출영역 (3) 내의 분할된 워드라인 패턴 (6) 과 반복하는 노출피치 (5) 를 나타낸 도면으로, 최소 반복 단위 (4) 는 도 30 의 단계 23 및 24 에서 단위 패턴 및 분리된 워드라인 패턴을 결정하기 위하여, 최대 노출영역 (3) 의 내부에 정렬된다.
도 26 은 활성영역 (1), 커패시터 및 비트 콘택 (7 및 8) 과, 반복노출 피치 프레임 (5) 사이의 관계를 나타낸 도면이다. "X" 로 표기된 4개의 분리된 워드라인 패턴 (6) 은 콘택홀에 인접하게 위치되는 단부를 갖는다.
도 29 는 상태 "a" 내지 "h" 를 나타낸 도면으로, 여기서 상태 "a", "b", "e" 및 "f" 가 콘택홀 (7 또는 8) 에 인접한 분할된 워드라인 패턴의 단부의 제 1 상태인 반면, 상태 "c", "d", "g" 및 "h" 가 콘택홀 (7 또는 8) 에 인접하지 않은 분할된 워드라인 패턴의 단부의 제 2 상태이다.
도 27 은 "X" 로 표시된 4개의 분할된 워드라인 패턴의 단부 (6A) 가 분리영역 (20) 에 위치되며 또한 "X" 로 표시된 4개의 분할된 워드라인 패턴의 단부 (6A) 가 콘택홀 (7 또는 8) 에 인접하게 위치되지 않는, 분할된 워드라인 패턴 (6) 의 리-레이아웃을 나타낸 도면이다. 그러나, 만약, 이동되어지는 워드라인 패턴 (6) 들중 어느 하나라도 최대 노출영역 (3) 을 초과하게 되면, 도 30 의 단계 26 에서, 이동되어지는 모든 분리된 워드라인 패턴 (6) 이 최대 노출영역 (3) 내에 위치되는지의 여부를 검증하는 것이 요구된다. 이동되어지는 모든 분리된 워드라인 패턴 (6) 이 최대 노출영역 (3) 내에 위치되게 되면, 단계 28 에서 부분 단일주사 노출 마스크가 제조된다. 그러나 만약, 이동되어지는 모든 분리된 워드라인 패턴 (6) 이 최대 노출영역 (3) 을 넘어서 연장하게 되면, 워드라인의 길이방향으로 정렬된 최소 반복단위가 도 30 의 단계 27 에서 하나만큼 줄어든다. 그후, 공정은 단계 24 로 되돌아가서, 분리된 워드라인 패턴 (6) 의 리-레이아웃이 다시 수행되어, "X" 로 표시된 4개의 분리된 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에서 분리영역 (20) 으로 이동됨으로써, 8개의 분리된 워드라인 패턴 (6) 의 단부가 활성영역 (1) 에 위치되지 않게 된다.
도 28 은 분리영역에 위치되어지는 단부를 갖는 분할된 워드라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면이다. 도 30 은 도 28 에 나타낸 부분 단일주사 노출마스크를 제조하는 공정을 나타낸 흐름도이다. 부분 단일주사 노출마스크 (70) 는 도 30 의 방법으로 제조되며, 분리영역에 위치되는 단부를 갖는 분할된 워드라인 패턴 (71) 을 갖는다.
본 발명은 전술한 실시예에서 기술된 다른 셀들에 적용될 수도 있다.
실시예 6
이하, 도 31 내지 도 32 를 참조하여 본 발명에 따른 실시예 6 을 좀더 자세하게 설명한다. 이 실시예에서, 부분 단일주사 노출 마스크가, 실시예 5 와는 달리, 워드라인 패턴 대신에 비트 라인 패턴을 얻기 위하여 제조된다. 도 31 은 최대 노출영역 (3) 내의 비트라인 (9) 과 반복 노출피치 (4) 의 분할된 비트라인 패턴 (10) 을 나타낸 도면으로, 단위패턴 및 분할된 비트라인 패턴의 결정을 위하여 최소 반복단위 (4) 가 최대 노출영역 (3) 내에 정렬된다. 도 32 는 분리영역에 위치되어지는 단부를 갖는 분할된 비트라인 패턴을 가지는 부분 단일주사 노출마스크를 나타낸 도면이다.
본 발명의 변경은 당해 기술분야의 통상의 전문가에게는 명백할 것이며, 예시로 도시 및 기술한 실시예는 결코 한정하려는 의도로 고려되어서는 안되는 것으로 이해되어야 한다. 따라서, 본 발명의 정신과 범주내의 모든 변경들을 클레임에 의해 포괄시키려는 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 신규한 부분 단일주사 노출마스크는 워드라인이 부분 단일주사 전자선 노출마스크의 변위에 의해 그 폭이 변화되더라도 트랜지스터의 게이터 길이가 변화되지 않고, 비록 워드라인이 부분 단일주사 전자선 노출마스크의 변위에 의해 그 폭이 변화되더라도 비트 콘택과 워드라인의 사이에 단락회로가 형성되지 않는 효과가 있다.
또한, 본 발명에 따르면, 본 발명의 반복적인 부분 단일주사 노출을 수행하는 방법은, 비록 워드라인이의 폭이 부분 단일주사 전자선 노출마스크의 변위에 의해 변화되더라도, 트랜지스터의 게이트 길이가 변화되지 않는 효과가 있으며, 비록 워드라인의 폭이 부분 단일주사 전자선 노출마스크의 변위에 의해서 변화되더라도, 비트콘택과 워드라인 사이에 단락회로가 형성되지 않는 효과가 있다.

Claims (7)

  1. 반도체 장치의 소자가 형성되는 활성영역과 상기 활성영역을 한정하는 분리영역상에 형성된 포토레지스트의 노출을 위하여, 패턴을 반복함으로써, 제공되는 부분 단일주사 노출마스크에 있어서,
    상기 부분 단일주사 노출마스크의 패턴 경계들이 단지 상기 분리영역에만 위치되는 것을 특징으로 하는 부분 단일주사 노출마스크.
  2. 제 1 항에 있어서,
    상기 부분 단일주사 노출마스크는 워드라인 형성용임을 특징으로 하는 부분 단일주사 노출마스크.
  3. 제 2 항에 있어서,
    상기 부분 단일주사 노출마스크의 패턴 경계들은 워드라인의 길이방향에 수직한 방향으로 형성되는 것을 특징으로 하는 부분 단일주사 노출마스크.
  4. 제 2 항에 있어서,
    상기 부분 단일주사 노출마스크의 패턴 경계들은 활성영역에 평행한 방향으로 형성되는 것을 특징으로 하는 부분 단일주사 노출마스크.
  5. 반도체 장치의 활성영역과 분리영역상에 형성된 포토레지스트의 노출을 위하여, 패턴을 반복함으로써, 제공되는 부분 단일주사 노출마스크에 있어서,
    상기 부분 단일주사 노출마스크의 패턴 경계들이 콘택홀 형성용 영역을 포위하도록 위치되는 것을 특징으로 하는 부분 단일주사 노출마스크.
  6. 소자가 형성되는 활성영역과 상기 활성영역을 한정하는 분리영역을 갖는 반도체 장치의 부분 단일주사 노출을 반복적으로 수행하는 방법에 있어서,
    반복된 패턴들을 유지함으로써, 반복된 단위패턴을 포함하는 포토레지스트 패턴의 경계들이 상기 활성영역으로 연장하는 경우, 상기 포토레지스트 패턴의 경계들이 상기 분리영역으로 이동하도록 후속 부분 단일주사 노출이 수행되는 것을 특징으로 하는 반복적인 부분 단일주사 수행방법.
  7. 소자가 형성되는 활성영역과 상기 활성영역을 한정하는 분리영역을 갖는 반도체 장치의 부분 단일주사 노출을 반복적으로 수행하는 방법에 있어서,
    반복된 단위패턴을 포함하는 포토레지스트 패턴의 경계들이 콘택홀이 상부에 형성되어지는 콘택홀영역으로 연장하는 경우에, 포토레지스트 패턴의 경계들이 상기 반복된 패턴을 유지하면서 콘택홀영역으로부터 이동되어지도록 후속 부분 단일주사 노출이 수행되는 것을 특징으로 하는 반복적인 부분 단일주사 수행방법.
KR1019980003478A 1997-02-06 1998-02-06 부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법 KR100275021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-23591 1997-02-06
JP9023591A JP2950275B2 (ja) 1997-02-06 1997-02-06 部分一括露光マスク及び部分一括露光パターンの形成方法

Publications (2)

Publication Number Publication Date
KR19980071147A KR19980071147A (ko) 1998-10-26
KR100275021B1 true KR100275021B1 (ko) 2001-01-15

Family

ID=12114835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003478A KR100275021B1 (ko) 1997-02-06 1998-02-06 부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법

Country Status (4)

Country Link
US (1) US6020092A (ko)
JP (1) JP2950275B2 (ko)
KR (1) KR100275021B1 (ko)
CN (1) CN1193183A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159163B2 (ja) 1998-04-06 2001-04-23 日本電気株式会社 走査露光方法及び走査露光装置
US6725440B2 (en) 2000-03-27 2004-04-20 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device comprising a plurality of semiconductor devices formed on a substrate
JP3730500B2 (ja) 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
KR100848087B1 (ko) * 2001-12-11 2008-07-24 삼성전자주식회사 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
KR20030073875A (ko) * 2002-03-13 2003-09-19 주식회사 하이닉스반도체 반도체소자의 소자분리패턴 형성방법
KR101974350B1 (ko) 2012-10-26 2019-05-02 삼성전자주식회사 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849437A (en) * 1994-03-25 1998-12-15 Fujitsu Limited Electron beam exposure mask and method of manufacturing the same and electron beam exposure method

Also Published As

Publication number Publication date
US6020092A (en) 2000-02-01
KR19980071147A (ko) 1998-10-26
CN1193183A (zh) 1998-09-16
JPH10223508A (ja) 1998-08-21
JP2950275B2 (ja) 1999-09-20

Similar Documents

Publication Publication Date Title
US9040228B2 (en) Method for forming patterns of semiconductor device by using mixed assist feature system
EP1804282A1 (en) Methods for manufacturing dense integrated circuits
JP4536314B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US5994719A (en) SRAM semiconductor device
KR100210629B1 (ko) 반도체 메모리 소자
US6097621A (en) Memory cell array architecture for random access memory device
US6566041B2 (en) Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process
KR100275021B1 (ko) 부분단일주사전자선노출마스크및부분단일주사전자선노출패턴을형성하는방법
KR20020095063A (ko) 반도체 장치의 제조 방법
US6534803B2 (en) Electronic device, semiconductor device, and electrode forming method
KR950002876B1 (ko) 반도체 패턴의 반복노광에 의한 집적회로 제조방법
KR100574981B1 (ko) 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃
KR100226595B1 (ko) 노광용 마스크
US7094674B2 (en) Method for production of contacts on a wafer
JPH07335844A (ja) 半導体装置
KR100192928B1 (ko) 오픈 비트선 반도체소자
US6725440B2 (en) Semiconductor integrated circuit device comprising a plurality of semiconductor devices formed on a substrate
KR100267587B1 (ko) 동일 형태로 레이아웃된 메모리 셀을 가지는 반도체메모리 장치 및 메모리 셀 어레이에서 대칭적으로레이아웃된 주변회로
KR0169598B1 (ko) 반도체 소자의 워드선 제조방법
KR980012618A (ko) 반도체 메모리 및 그 제조방법
US5965302A (en) Method for producing mask ROM and photomask used therefor
US20230021007A1 (en) Test structure and method for forming the same, and semiconductor memory
KR100218295B1 (ko) 반도체 메모리셀 제조방법
JPS61207057A (ja) 半導体集積装置の製造方法
KR970011157B1 (ko) 패드 전극을 갖는 반도체 장치 및 이의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee