KR100248804B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100248804B1
KR100248804B1 KR1019960076282A KR19960076282A KR100248804B1 KR 100248804 B1 KR100248804 B1 KR 100248804B1 KR 1019960076282 A KR1019960076282 A KR 1019960076282A KR 19960076282 A KR19960076282 A KR 19960076282A KR 100248804 B1 KR100248804 B1 KR 100248804B1
Authority
KR
South Korea
Prior art keywords
film
forming
tungsten
semiconductor device
tin film
Prior art date
Application number
KR1019960076282A
Other languages
English (en)
Other versions
KR19980057012A (ko
Inventor
장현진
문영화
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960076282A priority Critical patent/KR100248804B1/ko
Publication of KR19980057012A publication Critical patent/KR19980057012A/ko
Application granted granted Critical
Publication of KR100248804B1 publication Critical patent/KR100248804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래에는 접합층인 Ti/TiN막 형성시의 열처리 공정시 TiN막의 높은 스트레스에 기인한 TiN막의 크랙 발생되어 갈라진 TiN막 사이로 텅스텐이 비정상적으로 성장하는 문제가 있었으며, 열처리 공정이 고온에서 진행되는 관계로 접합 스파이킹이 우려되며, 또한, TiN막은 주상 구조로 이루어져 있기 때문에 텅스텐 증착시 WF6침투로 인하여 저항이 매우 높은 TiF3화합물이 생성되어 콘택 저항이 높아지는 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 접합층 형성시 열처리를 생략하고, 텅스텐 질화막을 접합층 및 장벽 금속으로 하는 반도체 장치의 금속 배선 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속 배선 형성에 이용됨

Description

반도체 장치의 금속 배선 형성방법
본 발명은 반도체 장치의 금속 배선 형성방법에 관한 것이다.
텅스텐(W)은 고융점의 내열 금속으로 실리콘과의 열적 안정성이 우수하며, 비저항이 5 내지 10μΩ㎝로 낮기 때문에 금속 배선 재료 및 플러그용으로 널리 사용되고 있다.
종래에는 물리 증착 방식으로 장벽 금속인 Ti/TiN막을 증착하고, 고온의 반응로 또는 급열처리 장비를 이용하여 열처리 한후, 화학 기상 증착 방식으로 텅스텐막을 증착하여 금속 배선 및 금속 콘택 및 금속 배선을 형성시켜 왔다.
그러나, Ti/TiN막의 열처리시 TiN막의 높은 스트레스에 기인한 TiN막의 크랙(crack)이 발생되어 갈라진 TiN막 사이로 텅스텐이 비정상적으로 성장하는 문제가 발생한다. 또한 열처리 공정이 고온에서 진행되는 관계로 접합 스파이킹(junction spiking)이 발생할 가능성이 높아진다. 이러한 접합 스파이킹 현상은 반도체 장치의 신뢰도를 저하시키는 요인이 된다.
또한, TiN막은 주상 구조로 이루어져 있기 때문에 텅스텐 증착시 WF6침투로 인하여 저항이 매우 높은 TiF3화합물이 생성되어 콘택 저항이 높아져 결국 소자의 동작 속도를 저하시키게 된다.
본 발명은 접합층 형성시 열처리를 생략하고, 텅스텐 질화막을 접합층 및 장벽 금속으로 하는 반도체장치의 금속 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 반도체 장치의 텅스텐막 형성 공정도.
* 도면의 주요부분에 대한 부호의 실명
10 : 실리콘 기판 11 : BPSG막
12 : TiN막 13 : 텅스텐질화막
14 : 텅스텐막
상기와 같은 목적을 달성하기 위하여 본 발명은 반도체 기판 상에 기형성된 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 단계, 전체구조 상부에 텅스텐질화막을 형성하는 단계 및 상기 텅스텐 질화막 상부에 주 금속막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 1a 내지 도 1c를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 1a에 도시된 바와 같이 소정의 하부층이 형성된 실리콘 기판(10)상에 층간 절연막인 BPSG(BoroPhosphoric Silicate Glass)막(11)을 증착하고, 실리콘 기판(10)상의 하부층에 접촉되는 콘택홀을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 전체구조 상부에 장벽 금속 및 접합층 역할을 하는 Ti/TiN막(12)을 증착한다. 이때, 열처리를 생략한다. 여기서, Ti/TiN막(12) 대신 Ti막을 사용할 수도 있다. 또한, Ti/TiN막(12)을 사용하지 않을 수도 있다.
이어서, 도 1c에 도시된 바와 같이 WF6가스와 N2가스만을 플로우 시켜서 장벽 금속 및 접합 금속으로써 그 효과가 높은 텅스텐질화막(WN막)(13)을 Ti/TiN막(12) 상부에 증착한다. 이때, 사용되는 텅스텐질화막(WN막)(13)은 WNx막 중 하나를 대표하여 나타낸 것으로, 그 두께가 1000Å이 넘지 않도록 한다. 이는 너무 두꺼울 경우 접촉 저항 문제가 발생할 우려가 있기 때문이다.
계속하여, 텅스텐질화막(WN막)(13) 상부에 텅스텐막(W막)(14)을 증착한다. 여기서, 텅스텐막(14)의 증착은 다음과 같은 단계로 이루어진다.
첫째로, 텅스텐막 증착 전에 SiH4 가스만을 플로우시켜 텅스텐질화막(13) 내부에 실리콘을 파일-업(file-up)시켜 WF6의 확산을 방지함으로써 불소계 반응 부산물을 억제시킨다.
둘째로, WF6와 SiH4간의 반응에 의해 텅스텐질화막(13) 상부에 텅스텐(W)을 증착시킨다.
세째로, 실제로 원하는 텅스텐막(14) 두께의 대부분을 증착하는 공정을 수행하는데, 이 공정 단계에서 텅스텐막(14)의 질이 결정된다.
상기한 본 발명의 일실시예에 나타난 본 발명에서 텅스텐질화막은 접합층 또는 장벽 금속 역할을 하게 되며, 알루미늄막을 주 금속막으로 사용할 때에도 사용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 텅스텐막 증착시 열처리 공정을 생략 가능하게 함으로써 접합 스파이킹 현상을 방지할 수 있으며, 장벽 금속막인 TiN막의 스트레스 변화에 따른 크랙 발생을 억제할 수 있어 제조 수율의 향상을 기대할 수 있다. 또한 텅스텐 질화막의 증착으로 WF6 침투로 인한 TiF3화합물 발생으로 인하여 접촉 저항이 높아지는 문제점을 해결하여 반도체 장치의 동작 속도를 개선하는 효과가 있다.

Claims (2)

  1. 반도체 기판 상에 기 형성된 소정의, 층간 절연막을 선택 식각하여 콘택홀을 형성하는 단계;
    1000Å 이하의 텅스텐질화막을 포함하는 장벽 금속층을 형성하는 단계 및; 상기 텅스텐 질화막 상에 배선 그속막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 장벽 금속층을 형성하는 단계 및 상기 배선 금속막을 형성하는 단계가, 하나의 반응로 내에서 수행되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019960076282A 1996-12-30 1996-12-30 반도체 소자의 금속 배선 형성방법 KR100248804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076282A KR100248804B1 (ko) 1996-12-30 1996-12-30 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076282A KR100248804B1 (ko) 1996-12-30 1996-12-30 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980057012A KR19980057012A (ko) 1998-09-25
KR100248804B1 true KR100248804B1 (ko) 2000-03-15

Family

ID=19492148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076282A KR100248804B1 (ko) 1996-12-30 1996-12-30 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100248804B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755053B1 (ko) * 2001-12-14 2007-09-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
US7521357B2 (en) 2004-02-24 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming metal wiring in semiconductor devices using etch stop layers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950030264A (ko) * 1994-04-12 1995-11-24 김광호 반도체소자 금속배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950030264A (ko) * 1994-04-12 1995-11-24 김광호 반도체소자 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755053B1 (ko) * 2001-12-14 2007-09-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
US7521357B2 (en) 2004-02-24 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming metal wiring in semiconductor devices using etch stop layers

Also Published As

Publication number Publication date
KR19980057012A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100255516B1 (ko) 반도체 장치의 금속배선 및 그 형성방법
KR19980080896A (ko) 반도체 장치 형성 방법
US6368948B1 (en) Method of forming capped copper interconnects with reduced hillocks
US7629239B2 (en) Method of fabricating a semiconductor device with a dopant region in a lower wire
US6215188B1 (en) Low temperature aluminum reflow for multilevel metallization
KR100248804B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100640162B1 (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100525903B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100215540B1 (ko) 반도체 금속박막의 배선방법
KR0172283B1 (ko) 반도체 소자의 금속배선 형성방법
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPH0479330A (ja) 積層配線の形成方法
KR100220947B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee