KR100336785B1 - 전압 공급 제어 회로 - Google Patents

전압 공급 제어 회로 Download PDF

Info

Publication number
KR100336785B1
KR100336785B1 KR1019990066236A KR19990066236A KR100336785B1 KR 100336785 B1 KR100336785 B1 KR 100336785B1 KR 1019990066236 A KR1019990066236 A KR 1019990066236A KR 19990066236 A KR19990066236 A KR 19990066236A KR 100336785 B1 KR100336785 B1 KR 100336785B1
Authority
KR
South Korea
Prior art keywords
voltage
vcc
gate
vpp
level
Prior art date
Application number
KR1019990066236A
Other languages
English (en)
Other versions
KR20010058864A (ko
Inventor
최상신
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066236A priority Critical patent/KR100336785B1/ko
Publication of KR20010058864A publication Critical patent/KR20010058864A/ko
Application granted granted Critical
Publication of KR100336785B1 publication Critical patent/KR100336785B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전압 공급 제어 회로에 관한 것으로 특히, 이피롬(EPROM) 셀에 공급되는 전원 전압이 특정 전압 이하로 떨어지는 경우 승압된 전압을 공급하여 저전압 동작 특성을 향상시키도록 함에 목적이 있다. 이러한 목적의 본 발명은 전압(VCC)을 충전하여 소정 레벨로 승압시키는 전압 부스터(220)와, 전압(VCC)이 특정 전압 이하가 될 때 상기 전압 부스터(220)를 인에이블시키는 전압 레벨 검출부(210)와, 전압(VPP) 레벨을 검출하는 전압 레벨 검출부(230)와, 전압(VPP) 또는 승압 전압을 이피롬 셀에 공급하는 전압 공급부(290)와, 라이트 신호(Wten)을 반전하는 인버터(270)와, 이 인버터(270)의 출력 신호와 상기 라이트 신호(Wten)를 입력으로 전압(VPP 또는 VCC)을 이피롬 셀의 게이트에 공급하도록 상기 전압 공급부(290)를 제어하는 전압 스위칭부(280)와, 상기 전압 스위칭부(280)에 전압(VCC 또는 VPP)을 출력하는 전압 공급부(260)와, 상기 전압 레벨 검출부(230)의 출력 신호(venb)를 반전하는 인버터(240)와, 이 인버터(240)의 출력 신호와 상기 전압 레벨 검출부(230)의 출력 신호(venb)를 입력으로 상기 전압 공급부(260)를 제어하는 전압 스위칭부(250)로 구성한다.

Description

전압 공급 제어 회로{VOLTAGE SUPPLY CONTROL CIRCUIT}
본 발명은 반도체 메모리 소자에 관한 것으로 특히, 이피롬(EPROM)에 있어서 전압 공급 제어 회로에 관한 것이다.
도1은 종래의 전압 공급 회로도로서 이에 도시된 바와 같이, 이피롬 셀(150)의 라이트를 위하여 공급되는 전압(VPP) 레벨을 검출하는 전압 검출부(110)와, 동작 전압(VCC) 또는 승압 전압(VPP)을 상기 이피롬 셀(150)에 공급하기 위한 전압 공급부(140)와, 라이트 신호(Wt)에 따라 상기 이피롬 셀(150)에 동작 전압(VCC) 또는 승압 전압(VPP)을 공급하도록 상기 전압 공급부(140)를 제어하는 전압 스위칭부(130)로 구성된다.
상기 전압 검출부(110)는 게이트에 동작 전압(VCC)이 인가되어 승압 전압(VPP)을 분압하기 위한 피모스 트랜지스터(HMP1)와 엔모스 트랜지스터(HMN1)가 직렬 접속되어 구성된다.
상기 전압 공급부(140)는 동작 전압(VCC)을 이피롬 셀(150)에 공급하기 위한 피모스 트랜지스터(HMP2)와, 동작 전압(VCC)을 전압 스위칭부(130)에 공급하기 위한 피모스 트랜지스터(HMP3)와, 승압 전압(VPP)을 상기 이피롬 셀9150)에 공급하기 위한 피모스 트랜지스터(HMP5)와, 승압 전압(VPP)을 상기 전압 스위칭부(130)에 공급하기 위한 피모스 트랜지스터(HMP4)로 구성된다.
상기 전압 스위칭부(130)는 게이트가 상대측 드레인에 접속된 피모스트랜지스터(HMP6)(HMP7)의 소스가 전압 공급부(140)에 구비된 피모스 트랜지스터(HMP3)(HMP4)의 드레인에 각기 접속되어 상기 피모스 트랜지스터(HMP6)(HMP7)의 드레인이 상기 전압 공급부(140)에 구비된 피모스 트랜지스터(HMP2)(HMP5)의 게이트에 각기 접속됨과 아울러 소스가 접지된 엔모스 트랜지스터(HMN3)(HMN2)의 드레인에 각기 접속되고 라이트 신호(Wt)가 상기 엔모스 트랜지스터(HMN2)의 게이트에 접속됨과 아울러 인버터(160)를 통해 상기 엔모스 트랜지스터(HMN3)의 게이트에 접속되어 구성된다.
도면의 미설명 부호 '120'는 전압 검출부(110)에서의 검출 전압을 반전하여 전압 공급부(140)에 제공하기 위한 인버터이다.
이와같은 종래 회로의 동작 과정을 설명하면 다음과 같다.
먼저, 이피롬 셀(150)에 데이터를 쓰기 위한 라이트 동작을 설명하면 다음과 같다.
이피롬 셀(150)의 라이트 동작을 위하여 승압 전압(VPP)이 공급되면 전압 검출부(110)는 라이트에 충분한 전압인지를 검출하기 위해 피모스 트랜지스터(HMP1)와 엔모스 트랜지스터(HMN1)으로 통해 분압하여 그 분압 전압을 인버터(120)의 입력 단자에 인가하게 된다.
이때, 승압 전압(VPP)이 소정 레벨(예로, 12.5V)이면 인버터(120)는 로우 레벨의 신호를 전압 공급부(140)에 구비된 피모스 트랜지스터(HMP4)의 게이트에 인가하게 된다.
따라서, 전압 공급부(140)는 피모스 트랜지스터(HMP4)가 턴온되어 승압 전압(VPP)을 피모스 트랜지스터(HMP3)의 드레인 및 전압 스위칭부(130)에 구비된 피모스 트랜지스터(HMP6)(HMP7)의 소스에 공급하게 된다.
이때, 라이트 신호(Wt)가 하이 레벨로 인에이블 상태이므로 전압 스위칭부(130)는 엔모스 트랜지스터(HMN2)가 턴온되어 전압 공급부(140)에 구비된 피모스 트랜지스터(HMP5)를 턴온시킴에 의해 승압 전압(VPP=VCON)이 이피롤 셀(150)에 공급된다.
이에 따라, 이피롬 셀(150)에 원하는 데이터를 쓸 수 있게 된다.
또한, 이피롬 셀(150)에 저장된 데이터를 읽기 위한 리드 동작을 설명하면 다음과 같다.
먼저, 승압 전압(VPP)이 공급되는 경우 전압 검출부(110)가 하이 신호를 출력하여 인버터(120)가 로우 신호를 출력하므로 전압 공급부(140)에 구비된 피모스 트랜지스터(HMP4)가 턴온되어 상기 승압 전압(VPP=VCON)을 전압 스위칭부(130)에 공급하게 된다.
이때, 라이트 신호(Wt)는 로우 레벨로 디스에이블 상태이므로 인버터(160)의 출력 신호가 하이 레벨이 되어 엔모스 트랜지스터(HMN3)를 턴온시키게 된다.
따라서, 전압 공급부(140)는 피모스 트랜지스터(HMP2)가 턴온되어 동작 전압(VCC)을 이피롬 셀(150)에 공급함으로 상기 이피롬 셀(150)에 저장된 데이터를 읽을 수 있게 된다.
그리고, 승압 전압(VPP)이 공급되지 않는 경우 전압 검출부(110)의 출력 신호가 로우 레벨이 되므로 인버터(120)가 하이 신호를 전압 공급부(140)에 출력하여 피모스 트랜지스터(HMP4)를 턴오프시키고 상기 승압 전압(VPP)가 로우이므로 피모스 트랜지스터(HMP3)가 턴온되어진다.
이때, 피모스 트랜지스터(HMP3)의 턴온으로 전압(VCC)이 전원 스위칭부(130)에 공급되며 라이트 신호(Wt)가 로우 레벨 상태이므로 인버터(160)가 하이 신호를 출력하여 상기 전압 스위칭부(130)에 구비된 엔모스 트랜지스터(HMN3)가 턴온된다.
이에 따라, 전압 공급부(140)는 피모스 트랜지스터(HMP2)가 턴온되어 동작 전압(VCC=VCON)을 이피롬 셀(150)에 공급하므로 상기 이피롬 셀(150)에 저장된 데이터를 읽을 수 있게 된다.
그러나, 종래의 기술은 이피롬에 저장된 데이터를 읽을 때 도2의 파형도에 도시된 바와 같이 동작 전압(VCC)의 레벨이 떨어질 경우 이피롬 셀의 게이트에 입력되는 전압도 동일하게 감소하므로 이피롬 셀의 저전압 동작 특성이 저하되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 이피롬(EPROM) 셀에 공급되는 전원 전압이 특정 전압 이하로 떨어지는 경우 승압된 전압을 공급하여 저전압 동작 특성을 향상시키도록 창안한 전압 공급 제어 회로를 제공함에 목적이 있다.
도1은 종래의 전압 공급 회로도.
도2는 종래 기술에서의 시뮬레이션 결과를 보인 파형도.
도3은 본 발명의 실시예를 위한 회로도.
도4는 도3에서 전압 부스터의 회로도.
도5는 도3에서 전압 레벨 검출부(210)의 회로도.
도6은 본 발명의 실시예에서 시뮬레이션 결과를 보인 파형도.
* 도면의 주요부분에 대한 부호 설명 *
210,230 : 전압 레벨 검출 블럭 220 : 전압 부스터
250,280 : 전압 스위칭부 260,290 : 전압 공급부
본 발명은 상기의 목적을 달성하기 위하여 전압(VCC)을 충전하여 소정 레벨로 승압시키는 전압 부스터(220)와, 전압(VCC)이 특정 전압 이하가 될 때 상기 전압 부스터(220)를 펌핑 동작시키는 제1 전압 레벨 검출부(210)와, 라이트 신호(Wten)에 의해 이피롬 셀의 게이트에 VPP 전압을 공급할 것인지 또는 VCC 전압을 공급할 것인지를 결정하는 전압 스위칭부(280)를 구비하여 구성한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도3은 본 발명의 실시예를 위한 전압 공급 제어 회로도로서 이에 도시한 바와 같이, 전압(VCC)을 충전하여 소정 레벨로 승압시키는 전압 부스터(220)와, 전압(VCC)이 특정 전압 이하가 될 때 상기 전압 부스터(220)를 인에이블시키는 전압 레벨 검출 블럭(210)과, 전압(VPP) 레벨을 검출하는 전압 레벨 검출부(230)와, 전압(VPP) 또는 승압 전압을 이피롬 셀에 공급하는 전압 공급부(290)와, 라이트 신호(Wten)을 반전하는 인버터(270)와, 이 인버터(270)의 출력 신호와 상기 라이트 신호(Wten)를 입력으로 전압(VPP 또는 VCC 또는 2VCC)을 이피롬 셀의 게이트에 공급하도록 상기 전압 공급부(290)를 제어하는 전압 스위칭부(280)와, 상기 전압 스위칭부(280)에 전압(VCC 또는 VPP)을 출력하는 전압 공급부(260)와, 상기 전압 레벨 검출부(230)의 출력 신호(venb)를 반전하는 인버터(240)와, 이 인버터(240)의 출력 신호와 상기 전압 레벨 검출부(230)의 출력 신호(venb)를 입력으로 상기 전압 공급부(260)를 제어하는 전압 스위칭부(250)로 구성한다.
상기 전압 레벨 검출 블럭(210)은 도5의 회로도에 도시한 바와 같이, 전압(VCC)을 입력으로 정전압을 출력하는 정전압부(510)와, 이 정전압부(510)의 출력 전압을 입력으로 상기 전압(VCC) 레벨을 특정 전압만큼 강하시키는 전압 강하부(520)와, 상기 정전압부(510)에서의 기준 전압과 상기 전압 강하부(520)의 출력 전압을 비교하여 전압(VCC) 레벨을 검출하는 차동 증폭기(530)와, 제어신호(istp)와 상기 차동 증폭기(530)의 출력 신호(sout)을 노아링하여 제어 신호(Ivdout)를 전압 부스터(220)에출력하는 노아 게이트(540)로 구성한다.
상기 전압 부스터(220)는 도4의 회로도에 도시한 바와 같이, 제어신호(rden)(Ivdout)를 낸딩하는 낸드 게이트(410)와, 제어신호(PROM)와 상기 낸드 게이트(410)의 출력 신호를 노아링하는 노아 게이트(420)와, 상기 제어신호(Ivdout)와 상기 노아 게이트(420)의 출력 신호를 낸딩하는 낸드 게이트(430)와, 제어신호(istp)와 상기 노아 게이트(420)의 출력 신호를 노아링하는 노아 게이트(440)와, 상기 노아 게이트(440)의 출력 신호에 의해 전압(VCC)을 충전하여 상기 낸드 게이트(430)의 출력 신호에 의해 승압 전압(cpumpout)을 전압 공급부(290)에 출력하는 전압 펌핑부(450)와, 상기 노아 게이트(440)의 출력 신호를 반전하기 위한 인버터(460)와, 이 인버터(460)의 출력 신호와 상기 노아 게이트(440)의 출력 신호에 의해 상기 전압 펌핑부(450)에 전압(VCC)을 공급하기 위한 전압 스위칭부(470)와, 상기 제어신호(PROM)를 반전하기 위한 인버터(480)와, 상기 제어신호(PROM)와 상기 인버터(480)의 출력 신호에 의해 제어신호(pcon)를 상기 전압 공급부(290)에 출력하는 전압 스위칭부(490)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
먼저, 이피롬(EPROM)에 데이터를 쓰기 위한 라이트 동작을 설명하면 다음과 같다.
우선, 라이트 신호(Wten)가 하이 레벨이므로 전압 스위칭부(280)에 구비된 엔모스 트랜지스터(HN6)가 턴온되어 피모스 트랜지스터(HP7)가 턴온됨과 아울러 전압 공급부(290)에 구비된 피모스 트랜지스터(HP9)를 턴온되어진다.
이때, 제어신호(PROM)가 하이이므로 전압 부스터(220)는 전압 스위칭부(490)에 구비된 엔모스 트랜지스터(HN45)가 턴온되어 제어신호(pcon)를 로우 레벨로 출력함으로 전압 공급부(290)에 구비된 피모스 트랜지스터(HP10)를 턴온시키게 된다.
따라서, 전압 공급부(290)는 피모스 트랜지스터(HP9)(HP10)를 통해 전압(VPP=VCON)을 출력하여 이피롬 셀에 원하는 데이터를 쓸 수 있게 한다.
또한, 이피롬(EPROM)에 저장되어 있는 데이터를 읽기 위한 동작을 설명하면 다음과 같다.
먼저, 로우 레벨의 제어신호(istp)에 의해 턴온된 피모스 트랜지스터(HP51)를 통한 전압(VCC)이 전압 레벨 검출 블럭(210)으로 입력되면 모스 트랜지스터(HP52,HP53,HN51,HN52) 및 저항(R51)으로 이루어진 정전압부(510)가 상기 전압(VCC)을 입력으로 정전압을 출력하고 전압 강하부(520)가 상기 정전압에 의해 엔모스 트랜지스터(HN53)가 턴온되어 피모스 트랜지스터(HP54)와 상기 엔모스 트랜지스터(HN53)를 통해 상기 전압(VCC)을 특정 전압만큼 강하시켜 차동 증폭기(530)로 출력하게 된다.
이때, 차동 증폭기(530)는 정전압부(510)의 출력 전압을 기준값으로 하여 전압 강하부(520)의 출력 전압을 비교하는데, 정상 동작인 경우 상기 전압 강하부(520)의 출력 전압이 기준값보다 크므로 상기 차동 증폭기(530)에 구비된 엔모스 트랜지스터(HN54)가 턴온되어 피모스 트랜지스터(HP55,HP56)를 턴온시키게 된다.
따라서, 차동 증폭기(530)의 출력 신호(sout)가 하이로 출력되므로 노아 게이트(540)는 제어신호(Ivdout)를 로우로 출력하게 된다.
이때, 전압 부스터(220)는 상기 제어신호(Ivdout)에 의해 낸드 게이트(410)(430)의 출력 신호가 하이가 되고 노아 게이트(410)의 출력 신호가 로우가 되므로 노아 게이트(440)가 하이 신호를 전압 펌핑부(450) 및 전압 스위칭부(470)로 출력하게 된다.
이에 따라, 전압 스위칭부(470)에 구비된 엔모스 트랜지스터(HN42)가 턴온되어 전압 펌핑부(450)에 구비된 피모스 트랜지스터(HP42)를 턴온시키게 되므로 상기 피모스 트랜지스터(HP42)를 통해 입력되는 전압(VCC)이 콘덴서(C41)에 충전되어진다.
이때, 전압(VPP)이 입력되는 경우라면 전압 레벨 검출부(230)는 피모스 트랜지스터(HP1)와 엔모스 트랜지스터(HN1)을 통해 상기 전압(VPP)을 분압하면 그 분압 신호(ven)가 피모스 트랜지스터(HP2)와 엔모스 트랜지스터(HN2)로 이루어진 인버터에서 로우 레벨로 반전되어 전압 스위칭부(250)에 구비된 엔모스 트랜지스터(HN3)의 게이트로 출력되고 그때의 반전 신호는 인버터(240)에서 다시 하이 레벨로 반전되어 상기 전압 스위칭부(250)에 구비된 엔모스 트랜지스터(HN4)의 게이트로 출력된다.
이에 따라, 엔모스 트랜지스터(HN4)가 턴온되어 전압 공급부(260)에 구비된 피모스 트랜지스터(HP6)가 턴온되므로 전압 스위칭부(280)에 전압(VPP)을 공급하게 된다.
이때, 라이트 신호(Wten)가 로우 레벨이어서 인버터(270)의 출력 신호가 하이 레벨이므로 전압 스위칭부(280)에 구비된 엔모스 트랜지스터(HN5)가 턴온되어 피모스 트랜지스터(HP8)를 턴온시킴과 아울러 전압 공급부(290)에 구비된 피모스 트랜지스터(HP11)는 턴온시키게 된다.
이에 따라, 상기 피모스 트랜지스터(HP8)의 턴온에 의해 전압 공급부(290)에 구비된피모스 트랜지스터(HP9)가 턴오프되어 이피롬(EPROM)으로의 전압(VPP) 공급이 차단되고 상기 피모스 트랜지스터(HP11)을 통해 전압 부스터(220)로부터의 전압(cpumpout=VCC)이 상기 이피롬으로 공급되어 그 이피롬의 저장 데이터를 읽을 수 있게 된다.
그리고, 전압(VPP)이 입력되지 않는 경우라면 전압 레벨 검출부(230)의 출력 신호(venb)가 하이가 되므로 전압 공급부(260)에 구비된 피모스 트랜지스터(HP5)가 턴온되어 전압 스위칭부(280)에는 전압(VCC)이 공급되어진다.
이 후의 동작은 상기와 동일하게 수행되어 이피롬의 저장 데이터를 읽을 수 있게 된다.
한편, 전압(VCC)이 특정 전압 이하로 떨어지는 경우 전압 레벨 검출부(210)는 전압 강하부(520)의 출력 전압이 정전압부(510)에서의 기준 전압보다 낮아지므로 차동 증폭기(530)가 로우 신호(sout)를 출력하여 노아 게이트(540)는 제어 신호(Ivdout)를 하이 레벨로 출력하게 된다.
이때, 전압 부스터(220)는 하이 레벨의 리드 신호(rden)와 제어신호(Ivdout)를 입력받은 낸드 게이트(410)가 로우 신호를 출력하고 로우 레벨의 제어 신호(PROM)와 상기 낸드 게이트(410)의 로우 신호를 입력받은 노아 게이트(420)가 하이 신호를 출력하게 된다.
따라서, 낸드 게이트(430)의 출력 신호가 로우가 되고 노아 게이트(420)의 하이 신호를 입력받은 노아 게이트(440)의 출력 신호가 로우가 되므로 전압 펌핑부(450)에 구비된 콘덴서(C51)의 충전 전위가 '2VCC'로 펌핑된다.
이에 따라, 전압 부스터(220)에서의 펌핑 전압(cpumpout=2VCC)이 전압 공급부(290)에 구비된 피모스 트랜지스터(HP11)를 통해 이피롬으로 공급되어 그 이피롬의 저장 데이터를 읽을 수 있게 된다.
이 경우를 시뮬레이션한 결과는 도6의 파형도와 같다.
상기에서 상세히 설명한 바와 같이 본 발명은 리드 모드에서 동작 전압이 특정 레벨 이하로 하강하는 경우 승압 전압을 이피롬(EPROM)에 공급하여 이피롬 셀의 리드 동작 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 이피롬에 내장된 회로로부터 승압 전압을 직접 생성하므로 별도의 승압 회로를 추가할 필요가 없어 칩 설계를 용이하게 수행할 수 있는 효과가 있다.

Claims (4)

  1. 리드 동작시 전압(VCC)을 충전하여 전압(VCC 또는 2VCC)을 출력하는 전압 부스터와, 전압(VCC)이 특정 전압 이하가 될 때 상기 전압 부스터의 승압 동작을 인에이블시키는 제1 전압 레벨 검출 수단과, 라이트 동작시 전압(VPP)을 선택하고 리드 동작시 전압(VCC) 또는 승압 전압(2VCC)을 선택하여 이피롬 셀에 공급하는 제1 전압 공급 수단과, 라이트 신호(Wten)를 입력으로 상기 제1 전압 공급 수단을 제어하는 제1 전압 스위칭 수단과, 전압(VPP) 레벨을 검출하는 제2 전압 레벨 검출 수단과, 상기 제1 전압 스위칭 수단에 전압(VCC 또는 VPP)을 출력하는 제2 전압 공급 수단과, 제2 전압 레벨 검출 수단의 출력 신호(venb)를 입력으로 상기 제2 전압 공급 수단을 제어하는 제2 전압 스위칭 수단으로 구성함을 특징으로 하는 전압 공급 제어 회로.
  2. 제1항에 있어서, 제1 전압 레벨 검출 수단은 전압(VCC)을 입력으로 정전압을 출력하는 정전압부와, 이 정전압부의 출력 전압을 입력으로 상기 전압(VCC) 레벨을 특정 전압만큼 강하시키는 전압 강하부와, 상기 정전압부에서의 기준 전압과 상기 전압 강하부의 출력 전압을 비교하여 전압(VCC) 레벨을 검출하는 차동 증폭기와, 제어신호(istp)와 상기 차동 증폭기의 출력 신호(sout)을 노아링하여 제어 신호(Ivdout)를 전압 부스터에 출력하는 노아 게이트로 구성함을 특징으로 하는 전압 공급 제어 회로.
  3. 제1항에 있어서, 전압 부스터는 리드 동작시 전압(VCC)이 특정 전압 이하인 경우 제1 전압 공급 수단으로 공급하기 위한 승압 전압(cpumpout)을 출력하는 전압 펌핑부와, 제1 전압 레벨 검출 수단의 출력을 입력으로 리드 모드시 상기 전압 펌핑부의 승압 동작을 제어하는 로직 게이트부와, 이 로직 게이트부의 제어에 의해 상기 전압 펌핑부에 전압(VCC)을 공급하기 위한 제1 전압 스위칭부를 구비하여 구성함을 특징으로 하는 전압 공급 제어 회로.
  4. 제3항에 있어서, 로직 게이트부는 제어신호(rden)(Ivdout)를 낸딩하는 제1 낸드 게이트와, 제어신호(PROM)와 상기 제1 낸드 게이트의 출력 신호를 노아링하는 제1 노아 게이트와, 상기 제어신호(Ivdout)와 제1 노아 게이트의 출력 신호를 낸딩하여 리드 동작시 전압 펌핑부의 승압 동작을 제어하는 제2 낸드 게이트와, 제어신호(istp)와 상기 제1 노아 게이트의 출력 신호를 노아링하여 상기 전압 펌핑부의 충전 동작을 제어하는 제2 노아 게이트로 구성함을 특징으로 하는 전압 공급 제어 회로.
KR1019990066236A 1999-12-30 1999-12-30 전압 공급 제어 회로 KR100336785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066236A KR100336785B1 (ko) 1999-12-30 1999-12-30 전압 공급 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066236A KR100336785B1 (ko) 1999-12-30 1999-12-30 전압 공급 제어 회로

Publications (2)

Publication Number Publication Date
KR20010058864A KR20010058864A (ko) 2001-07-06
KR100336785B1 true KR100336785B1 (ko) 2002-05-16

Family

ID=19633378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066236A KR100336785B1 (ko) 1999-12-30 1999-12-30 전압 공급 제어 회로

Country Status (1)

Country Link
KR (1) KR100336785B1 (ko)

Also Published As

Publication number Publication date
KR20010058864A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
JP4287678B2 (ja) 内部電源回路
US5856748A (en) Sensing amplifier with current mirror
JP2785732B2 (ja) 電源降圧回路
US6867641B2 (en) Internal voltage generator for semiconductor device
JPH05101658A (ja) ダイナミツク型ランダムアクセスメモリ装置
KR100336254B1 (ko) 승압 회로
US5367491A (en) Apparatus for automatically initiating a stress mode of a semiconductor memory device
JP3202481B2 (ja) 半導体集積回路
KR100452333B1 (ko) 파워 업 신호 발생기
KR20030088863A (ko) 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치
KR100293012B1 (ko) 반도체장치및그의입력회로와출력회로
KR100336785B1 (ko) 전압 공급 제어 회로
JPH07141894A (ja) 保護回路
KR0167261B1 (ko) 전원공급 제어회로
US6060873A (en) On-chip-generated supply voltage regulator with power-up mode
US5812474A (en) I/O bias circuit insensitive to inadvertent power supply variations for MOS memory
JPH03283562A (ja) 半導体集積回路装置
US6353560B1 (en) Semiconductor memory device
KR100313938B1 (ko) 이프롬셀의전원전압공급회로
KR100200927B1 (ko) 모드설정회로
JP2002245795A (ja) 半導体装置
US5949722A (en) I/O bias circuit insensitive to inadvertent power supply variations for MOS memory
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
JP3369771B2 (ja) 半導体集積回路
KR100244494B1 (ko) 번인전압 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee