KR100222349B1 - 반도체 칩 패키징 - Google Patents

반도체 칩 패키징 Download PDF

Info

Publication number
KR100222349B1
KR100222349B1 KR1019910006637A KR910006637A KR100222349B1 KR 100222349 B1 KR100222349 B1 KR 100222349B1 KR 1019910006637 A KR1019910006637 A KR 1019910006637A KR 910006637 A KR910006637 A KR 910006637A KR 100222349 B1 KR100222349 B1 KR 100222349B1
Authority
KR
South Korea
Prior art keywords
chip
lead
package
fingers
lead frame
Prior art date
Application number
KR1019910006637A
Other languages
English (en)
Other versions
KR910019187A (ko
Inventor
유끼오 아사미
히로유끼 후까자와
아끼라 고지마
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR910019187A publication Critical patent/KR910019187A/ko
Application granted granted Critical
Publication of KR100222349B1 publication Critical patent/KR100222349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

다이패드가 없는 리드프레임 내에 반도체 칩을 위치시켜 반도체 디바이스가 제조된다. 칩의 전극은 결합와이어에 의해 각 리드핑거에 연결된다. 또한 리드프레임은 칩을 둘러싸는 몰드안으로 수지 주입시에 리드프레임내의 칩의 수평이동을 제한하는 이동제한 핑거부를 가진다. 또한 몰드는 몰드 캐비터내의 칩의 수직이동을 제한하도록 수평 이동 제한 돌출부를 가진다. 칩의 수평 및 수직 이동의 제한은 수지 주입 공정시에 결합와이어의 파괴 또는 단락의 위험성을 감축한다.

Description

반도체 칩 패키징
제1도는 한쌍의 반도체 칩에 연결된 리드 프레임의 부분 사시도.
제2도는 리드 프레임과 반도체 칩을 장착한 몰딩 다이의 단면도.
제3도는 제2도의 몰딩 다이에 의하여 형성된 수지 패키지의 단면도.
제4도는 리드 프레임과 반도체 칩 조립체의 공지된 다이 패드 형태의 단면도.
제5도는 반도체 칩과 리드 프레임 조립체의 공지된 칩-온-리드 형태의 사시도.
제6도는 반도체 칩과 리드 프레임 조립체의 공지된 리드-온 형태의 사시도.
제7도는 반도체 칩과 리드 프레임 조립체의 공지된 직접 연결 형태의 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드 프레임 2 : 구멍
3 : 리드 핑거 4 : 타이 바아
5 : 프레임 부재 6 : 이동 억제 핑거
7 : 칩 8 : 와이어
9 : 전극 10 : 하형부
11 : 상형부 12 : 돌출부
13 : 패키지 14 : 채널
본 발명은 반도체 칩 패키징에 관한 것으로, 특히 본 발명의 다수관점은 패키지된 반도체 디바이스, 반도체 칩과 리드 프레임의 조합체, 반도체 디바이스 제조방법 및 반도체 칩과 다수의 리드 핑거의 조립체 주위의 수지 패키지 몰딩용 몰드에 관한 것이다.
반도체 칩이 수지 패키지에 시일드되는 다수의 공지된 반도체 디바이스 제조방법이 있다. 제4도는 칩(c)이 은 페이스트 또는 금-규소 공정 합금같은 결합재료(d)에 의해 다이-패드(a)에 결합되는 공지된 "다이패드" 구조를 나타낸다. 다이-패드(a)는 핑거(a')에 연결에 의해 리드 프레임의 주변부에 연결된다. 다수의 리드 핑거(b)는 리드 프레임의 주변부로부터 돌출하며, 각 리드 핑거(b)는 각각의 결합 와이어(e)에 의해 칩(c)의 각 전극에 연결된다. 칩(c), 다이-패드(a), 결합와이어(e)에 의해 칩(c)의 각 전극에 연결된다. 칩(c), 다이-패드(a), 결합와이어(e), 핑거(a',b)의 내측 단부는 몰딩 다이에 배치되며, 수지 패키지에 시일된다.
다른 공지된 구조의 "칩-온-리드(chip-on-lead)형태는 제5도에 도시되었다. 이 경우에 폴리이미드 쉬트같은 절연체(f)는 리드 핑거(b)의 내측 단부상에 배치되며, 반도체 칩(c)은 절연체(f)상에 배치되며, 반도체 칩(c)의 전극은 각각의 와이어(e) 결합에 의해 리드핑거(b)의 각 내측단에 연결된다. 재차, 조립체는 수지 패키지에 시일된다.
다른 공지된 구조의 "리드-온-칩" 형태는 제6도에 도시되었다. 이 경우에 전극을 제외하고는 반도체 칩(c)의 표면은 절연체(f)로 커버되며, 리드 핑거(b)는 절연체(f)상에 배치되며, 리드 핑거(b)는 각 와이어(e) 결합에 의해 각 전극에 연결된다. 재차 조립체는 수지 패키지에 시일된다.
끝으로, 제7도는 공지된 구조의 "직접 연결된" 형태를 도시하는 것으로, 반도체 칩(c)의 전극 패드(g)가 칩(c)의 상부표면으로부터 상향 돌출되며, 리드 핑거(b)의 내측 단부가 전극 패드(g)에 직접 연결된다. 조립체는 수지패키지에 시일된다.
반도체 디바이스 높이는 가능한한 작은 것이 바람직하다. 그러나 상술한 다이 패드 구조에 있어서, 다이 패드(a)와 결합재료(d) 두께가 패키지 높이에 부가된다. 상술한 구조의 칩-온-리드와 리드-온-칩 형태에 있어서, 절연체(f)와 리드 핑거(b) 두께가 패키지 높이에 부가된다. 상술한 구조의 직접 연결된 형태에 있어서, 리드 핑거(b)의 두께와 전극 패드(g)의 높이가 반도체 패키지의 전체 높이에 부가된다. 또한 다이패드 구조는 다이패드(a), 반도체 칩(c)과 패키지의 수지의 열팽창 계수 차이로 인해 열응력이 디바이스에 유도되는 문제를 받는다. 이는 칩(c)과 다이패드(a), 다이패드(a)와 수지 패키지 또는 칩(c)과 수지 패키지 사이의 결합을 붕괴시킬 수 있다.
본 발명의 목적은 감소된 높이를 갖는 반도체 디바이스를 제조하는 것이다.
본 발명의 다른 목적은 반도체 패키지내의 열 응력을 완화시키는 것이다.
본 발명의 또다른 목적은 반도체 디바이스를 신뢰성 있게 제조하도록 하여, 수지 패키지가 칩, 결합 와이어 그리고 리드 핑거 조립체 주위에 형성되면서 결합 와이어가 파괴 또는 단락되는 위험을 감소시키는 것이다.
본 발명의 한 관점에 따르면, 리드 핑거의 내단부가 반도체 칩의 상부 및 하부 표면의 평면 사이에 놓이며, 수지 패키지가 칩의 상부 및 하부 표면 모두에 직접 접촉하는 반도체 장치가 제공된다. 그래서, 감소된 높이의 패키지가 제공되어, 다이 패드의 존재로 인한 열 응력이 유도되지 않는다.
리드 핑거는 리드 프레임 부분에 의하여 제공되며, 적합하게는 칩과 접촉하지 않고 조립체 둘레의 수지 패키지를 몰딩하는 동안 리드 프레임에 대하여 칩의 측방향 이동을 제한하는 추가적인 핑거부가 제공된다.
본 발명의 다른 관점에 따르면, 다수의 전극과, 상기 칩으로부터 돌출하는 다수의 리드 핑거와, 상기 리드 핑거중 하나에 상기 전극중 하나를 접속시키는 다수의 결합 와이어를 갖는 반도체 칩을 포함하는 조립체 둘레에 수지 패키지를 몰딩하는 몰드가 제공된다. 상기 몰드는 제1, 제2보조 몰드 부분을 포함한다. 하나 이상의 돌출부는 수지가 몰드 캐비티 안으로 주입될 때 몰드 캐비티 내의 칩의 이동을 제한하는 몰드 부분에 의하여 제공된 몰드 캐비티 내부로 하나 이상 몰드 부품으로부터 돌출한다.
본 발명의 기타 목적, 특징 및 장점은 후술되는 양호한 실시예의 설명을 참조함으로써 더욱 명백하게 될 것이다. 도면에서 동일하거나 유사한 부품은 동일 참조 부호를 나타낸다.
이하, 도면을 참조하여 본 발명의 양호한 실시예를 기술한다.
제1도 내지 제3도를 참조하면, 다수의 반도체 디바이스를 제조하는 리드 프레임(1)이 일정한 간격에서 장방향 정렬하여 반도체 칩(7)을 수용하는 구멍(2)을 갖는다. 구멍(2)은 종래 구조의 다이 패드형태로 다이 패드 대신에 제공된다. 각각의 구멍(2)은 각각의 칩(7)이 구멍을 통과할 수 있는 크기이다.
리드 프레임(1)은 각각의 구멍(2) 둘레에 주변 프레임 부재(5), 각각의 칩에 대하여 리드 프레임부를 연결하는 타이 바아(4), 각각의 구멍(2)을 향하여 돌출하는 리드 핑거(3) 그리고 구멍(2)을 향하여 프레임 부재(5)의 측부로부터 내향 돌출하는 수평 이동 억제 핑거(6)를 갖는다.
각각의 반도체 칩(7)은 각각의 구멍(2)내에 위치한다. 구멍(2)(리드 핑거(3)의 내단부와 이동 억제 핑거(6)에 의하여 형성)의 크기는 리드 핑거(3)와 이동 억제 핑거(6)가 칩(7)에 접촉하지 않도록 하여야 한다.
각각의 칩(7)은 다수의 전극(9)을 가지며, 각각의 전극은 각각의 결합 와이어(8)에 의하여 각각의 리드 핑거(3)중의 하나의 내단부에 접속되며, 각각의 반도체 칩(7)은 결합 와이어(8)에 의하여 단독으로 리드 프레임(1)에 결합된다.
그래서, 칩(7)이 연결된 리드 프레임(1)은 제2도에 도시된 바와 같이 몰딩다이 내에 위치한다. 몰딩 다이는 하부형부(10)와 보조 상형부(11)를 포함하며 리드 핑거와 이동 억제 핑거는 다이부(10,11) 사이의 채널(14)을 통과한다. 다이부(10,11)는 칩(7)을 향하여 돌출하지만 칩(7)의 상부 및 하부 표면으로부터 다소 분리된 수직 이동 제한 돌출부(12)로 제공된다. 칩(7)이 단지 리드 프레임(1)과 결합 돠이어(8)에 의하여 지지된 몰딩 다이내에 위치된 후에 제3도에 도시된 바와 같이 수지 패키지(13)내의 리드 핑거(3)의 내단부와, 결합 와이어(8), 그리고 반도체 칩을 시일하기 위하여 몰딩 다이의 몰드 캐비티 내로 수지가 주입된다.
몰드 캐비티안으로 수지의 초기 주입 단계에서, 수지는 충분히 점도가 낮지만, 반도체 칩(7)의 상부 표면과 하부 표면 사이에서의 수지 유동에 대한 저항의 경미한 차이로 인해 칩(7)을 하형부(10)와 상형부(11) 중 어느 한쪽으로 수직으로 가압하는 경향이 있다. 그러나 칩(7)의 수직 운동이 수직이동 제한 돌출부(12)에 의해 제한되므로 칩(7)은 하형부(10)나 상형부(11)쪽으로 현저히 이동되지 않는다. 주입이 진행될 때, 수지는 몰드 캐비티 내에 균일하게 분포되고, 수직이동 제한 돌출부(12)의 선단과 칩(7)의 상부 표면 및 하부 표면 사이의 갭을 메우는 경향이 있다. 일단 수지의 주입이 완료되면, 칩(7)은 몰딩 다이내에서 그 초기 위치로 되돌아가는 경향이 있고 따라서 이동제한 돌출부(12)의 위치에서 칩(7)의 부분적인 노출은 발생되지 않을 것이다. 주입되는 수지의 점도는 또한 칩을 몰드 캐비티 내의 측방향으로 가압하는 경향이 있다. 그러나 칩의 측방향 이동은 결합 와이어(8)뿐 아니라 수평 이동 제한 핑거부(6)에 의해서도 제한된다. 수지가 경화된 후 하나 이상의 수평이동 제한 핑거부(6)의 팁이 칩(7)의 측면과 저촉하여 남아 있더라도, 수지 패키지(13)밖으로 돌출하는 수평이동 제한 돌출부 부분이 연속해서 절취되므로 아무런 문제가 발생하지 않는다.
수지가 경화된 후, 하형부(10)와 상형부(11)는 분리되고, 패키지가 몰딩된 리드 프레임이 제거된다. 따라서 수평이동 제한 핑거부(6)는 각 패키지(13)의 측부와 동일 높이로 절취되고, 리드 핑거(3)는 칩에 대해 각각의 연결 리이드를 형성하기 위해 수지 패키지로부터 이격된 위치에서 각각 절단된다.
첨부도면을 참고하여 본 발명의 양호한 실시예를 기술했지만 본 발명은 상기 실시예에 한정되지 않으며, 본 기술분야의 통상의 지식을 가진자에 의해 청구범위에 정의되어 있는 본 발명의 취지와 범위를 벗어나지 않는 한에서 여러가지 변화와 수정이 있을 수 있다.

Claims (12)

  1. 수지 패키지와, 상기 패키지내에 시일되며 각각 상·하부 평면에 위치하는 상부 표면과 하부 표면을 가지며 다수의 전극을 가지는 반도체 칩과, 상기 각 칩 수용 영역을 둘러싸는 주변부와, 상기 패키지 외부에 배치되는 외측단부와 상기 패키지내에 배치되며 상부 평면과 하부 평면 사이에 위치되며 상기 주변부로부터 상기 영역쪽으로 돌출하는 내측 단부를 가지는 다수의 리드 핑거와, 상기 다수의 전극중의 각각의 하나를 상기 리드 핑거의 내측 단부의 각각의 하나에 연결하는 다수의 결합 와이어를 구비하는 반도체 디바이스에 있어서, 상기 칩은 상기 수지 패키지가 상기 모든 칩에 직접 접촉하도록 상기 수지 패키지에 시일링전에 상기 어느 리드 핑거에 대한 견고한 연결없이 상기 영역에 배치되는 것을 특징으로 하는 반도체 디바이스.
  2. 다수의 전극을 가지는 반도체 칩, 리드 프레임 및 상기 칩으로부터 반도체 디바이스를 제조하는데 사용하기 위해 제1단부에서 선택적인 전극중의 하나에 각각 연결된 다수의 결합 와이어를 구비하는 조합체에 있어서, 상기 리드 프레임은, 상기 칩 수용 영역을 둘러싸는 주변부와, 상기 주변부로부터 상기 영역쪽으로 돌출하며 상기 영역 외부로 종결하는 다수의 핑거부를 구비하며, 상기 다수의 결합 와이어는 제2단부에서 상기 핑거부중의 선택적인 하나에 연결되며, 상기 칩은 리드 프레임이 상기 칩 수용 영역내에 관통구멍을 제공하도록 상기 핑거부와 접촉없이 상기 영역에 배치되며 상기 결합 와이어에 의해 관통구멍내에 지지되는 것을 특징으로 하는 조합체.
  3. 제2항에 있어서, 수지 패키지를 또한 구비하며, 상기 반도체 칩은 상기 패키지내에 시일되며, 각각 상하부 평면에 놓인 상하부 표면을 가지며, 상기 다수의 핑거부는 상기 패키지 외부에 배치된 외부단부와 상기 패키지 내에 배치되며 상기 상부 및 하부 평면 사이에 놓인 내부단부를 가지며, 상기 수지 패키지는 상기 칩의 상부표면과 하부표면 양쪽에 접촉하는 것을 특징으로 하는 조합체.
  4. 반도체 디바이스 제조방법에 있어서, 상부 표면과 하부 표면을 가지며 다수의 전극을 갖는 반도체 칩을 제공하는 단계와, 상기 칩을 수용하기 위한 영역을 둘러싸는 주변부와 상기 주변부로부터 상기 영역으로 돌출하고 상기 영역 외측에서 종료되는 다수의 리드 핑거부를 포함하는 리드 프레임을 제공하는 단계와, 상기 칩을 상기 영역내에 위치시키는 단계와, 상기 각각의 전극을 각각의 결합 와이어로 상기 각각의 리드 핑거부에 연결하는 단계와, 상기 리드 핑거부가 상기 패키지로부터 돌출되고 수지 패키지가 상기 칩의 상기 상부 표면 및 하부 표면과 직접 접촉하도록 상기 칩과 결합 와이어를 수지 패키지내에 시일링하는 단계와, 상기 프레임의 상기 주변주로부터 상기 각각의 리드 핑거부를 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  5. 반도체 디바이스 제조방법에 있어서, 상부면과 하부면을 가지며 다수의 전극을 갖는 반도체 칩을 제공하는 단계와, 상기 칩을 수용하기 위한 영역을 둘러싸는 주변부와, 상기 주변부로부터 상기 영역으로 돌출하고 상기 영역 외측에서 종료되며, 상기 상부면과 하부면에 의해 형성된 평면 사이에 배치된 다수의 리드 핑거부를 포함하는 리드 프레임을 제공하는 단계와, 상기 칩을 상기 영역내에 위치시키는 단계와, 상기 칩이 결합 와이어와 상기 리드 핑거부에 의해서만 상기 주변부에 기계적으로 연결되도록 상기 각각의 전극을 각각의 결합 와이어를 거쳐 상기 각각의 리드 핑거부중의 하나에 연결하는 단계와, 상기 리드 핑거부가 상기 패키지로부터 돌출되도록 상기 칩과 상기 결합 와이어를 수지 패키지내에 시일링하는 단계와, 상기 프레임의 상기 주변부로부터 상기 각각의 리드 핑거부를 절단하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  6. 제5항에 있어서, 상기 시일링 단계에서 상기 수지 패키지는 상기 칩의 상부 표면 및 하부 표면과 직접 접촉되는 것을 특징으로 하는 반도체 디바이스 제조방법.
  7. 제4항에 있어서, 상기 시일링 단계는 몰드 캐비티를 형성하는 벽과 상기 벽으로부터 돌출하는 적어도 하나의 돌출부를 갖는 몰드를 제공하는 단계와, 상기 돌출부가 칩과 접촉하지 않도록 상기 칩과 결합 와이어를 몰드 캐비티에 위치시키는 단계와, 수지를 몰드 캐비티내에 주입하는 단계를 포함하며, 상기 돌출부는 주입 단계동안에 상기 몰드 캐비티내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  8. 제4항에 있어서, 상기 리드 프레임은 상기 주변부로부터 상기 영역쪽으로 돌출하는 다수의 이동 제한 핑거부를 가지며, 상기 연결 단계에서 상기 리드 핑거부는 상기 이동 제한 핑거부가 상기 칩과 접촉하지 않도록 상기 전극에 연결되고, 상기 시일링 단계 동안에 상기 이동 제한 핑거부는 상기 영역내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  9. 제5항에 있어서, 상기 시일링 단계는 몰드 캐비티를 형성하는 벽과 상기 벽으로부터 돌출하는 적어도 하나의 돌출부를 갖는 몰드를 제공하는 단계와, 상기 돌출부가 칩과 접촉하지 않도록 상기 칩과 결합 와이어를 몰드 캐비티내에 위치시키는 단계와, 수지를 몰드 캐비티내에 주입하는 단계를 포함하며, 상기 돌출부는 주입 단계동안에 상기 몰드 캐비티내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  10. 제5항에 있어서, 상기 리드 프레임은 상기 주변부로부터 상기 영역으로 돌출하는 다수의 이동 제한 핑거부를 가지며, 상기 연결 단계에서 상기 리드 핑거부는 상기 이동 제한 핑거부가 상기 칩과 접촉되지 않도록 상기 전극에 연결되고, 상기 시일링 단계동안에 상기 이동 제한 핑거부는 상기 영역내의 상기 칩의 이동을 제한하는 것을 특징으로 하는 반도체 디바이스 제조방법.
  11. 제2항에 있어서, 상기 리드프레임은 상기 디바이스의 제조시에 상기 칩의 이동을 제한하는 다수의 이동 제한 핑거부를 구비하는 것을 특징으로 하는 조합체.
  12. 제3항에 있어서, 상기 수지 패이지는 상기 모든 칩과 직접 접촉하는 것을 특징으로 하는 조합체.
KR1019910006637A 1990-04-25 1991-04-25 반도체 칩 패키징 KR100222349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP109934 1990-04-25
JP2109934A JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム

Publications (2)

Publication Number Publication Date
KR910019187A KR910019187A (ko) 1991-11-30
KR100222349B1 true KR100222349B1 (ko) 1999-10-01

Family

ID=14522816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006637A KR100222349B1 (ko) 1990-04-25 1991-04-25 반도체 칩 패키징

Country Status (5)

Country Link
US (1) US5289033A (ko)
EP (1) EP0454440B1 (ko)
JP (1) JP2890662B2 (ko)
KR (1) KR100222349B1 (ko)
DE (1) DE69112693T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956423A (en) * 1985-10-29 1990-09-11 Occidental Chemical Corporation Hot-melt adhesives
FI90850C (fi) * 1992-05-29 1994-04-11 Idesco Oy Menetelmä muovista ruiskuvalettavan kuljetus- tai säilytysrakenteen varustamiseksi etäluettavalla saattomuistilla ja etäluettavalla saattomuistilla varustettu muovista ruiskuvalettu kuljetus- tai säilytysrakenne
DE4231705C2 (de) * 1992-09-22 1998-04-30 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
JPH07273669A (ja) * 1992-12-21 1995-10-20 Sony Corp エラー訂正方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US6148673A (en) * 1994-10-07 2000-11-21 Motorola, Inc. Differential pressure sensor and method thereof
US5660461A (en) * 1994-12-08 1997-08-26 Quantum Devices, Inc. Arrays of optoelectronic devices and method of making same
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
JPH1117557A (ja) * 1997-05-01 1999-01-22 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
DE10243515A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Sensor
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US8080444B2 (en) * 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
JP6104545B2 (ja) * 2012-09-19 2017-03-29 シャープ株式会社 半導体装置の製造方法、および成形部材
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4069924A (en) * 1976-11-18 1978-01-24 Western Electric Co., Inc. Methods and apparatus for positioning an article laterally on a support
US4255851A (en) * 1978-12-06 1981-03-17 Western Electric Company, Inc. Method and apparatus for indelibly marking articles during a manufacturing process
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
JPS6037754A (ja) * 1983-08-10 1985-02-27 Seiko Epson Corp フラツトパツケ−ジ
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4855807A (en) * 1986-12-26 1989-08-08 Kabushiki Kaisha Toshiba Semiconductor device
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
JPH01262115A (ja) * 1988-04-14 1989-10-19 Seiko Epson Corp Ｉｃ封止用射出成形金型
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JPH02134852A (ja) * 1988-11-15 1990-05-23 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH047848A (ja) 1992-01-13
KR910019187A (ko) 1991-11-30
DE69112693D1 (de) 1995-10-12
JP2890662B2 (ja) 1999-05-17
DE69112693T2 (de) 1996-02-01
US5289033A (en) 1994-02-22
EP0454440A1 (en) 1991-10-30
EP0454440B1 (en) 1995-09-06

Similar Documents

Publication Publication Date Title
KR100222349B1 (ko) 반도체 칩 패키징
US5334872A (en) Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US7408251B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US7410834B2 (en) Method of manufacturing a semiconductor device
JP3640557B2 (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
US5214846A (en) Packaging of semiconductor chips
US5508232A (en) Method of manufacturing a semiconductor device
JP2517691B2 (ja) 半導体装置及びその製造方法
JP3259377B2 (ja) 半導体装置
KR100454774B1 (ko) 반도체장치
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JP3185455B2 (ja) 樹脂封止型半導体装置
KR100239685B1 (ko) 반도체 패키지 구조 및 그 제작방법
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP3434633B2 (ja) 樹脂封止型半導体装置
KR200328473Y1 (ko) Bga형반도체패키지
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
KR950006232Y1 (ko) 반도체 패키지용 리드프레임 패들
JPH039538A (ja) 半導体装置用樹脂封止金型
JP2520612Y2 (ja) 樹脂封止型半導体装置
KR0119764Y1 (ko) 반도체 패키지
KR20000014539U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee