JP3185455B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP3185455B2 JP3185455B2 JP07126493A JP7126493A JP3185455B2 JP 3185455 B2 JP3185455 B2 JP 3185455B2 JP 07126493 A JP07126493 A JP 07126493A JP 7126493 A JP7126493 A JP 7126493A JP 3185455 B2 JP3185455 B2 JP 3185455B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- resin
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に、LOC(Lead On Chip)構造
のパッケージに適用される有用な技術に関するものであ
る。
関し、特に、LOC(Lead On Chip)構造
のパッケージに適用される有用な技術に関するものであ
る。
【0002】
【従来の技術】図llに従来の樹脂封止型半導体装置の
構成の一例を示す。同図に示すように、リードフレーム
2は絶縁フィルム4を介して素子(半導体チップ)3の
回路形成面の上部まで配置され、ボンディングワイヤ5
によりチップ3上の電極(ボンディングパッド)6と電
気的に接続される。そして、これらはモールド樹脂lで
封止され、全体としてLOC構造のパッケージが形成さ
れる。
構成の一例を示す。同図に示すように、リードフレーム
2は絶縁フィルム4を介して素子(半導体チップ)3の
回路形成面の上部まで配置され、ボンディングワイヤ5
によりチップ3上の電極(ボンディングパッド)6と電
気的に接続される。そして、これらはモールド樹脂lで
封止され、全体としてLOC構造のパッケージが形成さ
れる。
【0003】リードフレーム2は、図12に示すよう
に、半導体チップ3の回路形成面のY方向(紙面上で上
下方向)の中心線の近傍に位置する共用インナーリード
(バスバーインナーリード)42と、半導体チップ3の
回路形成面上に位置する櫛形のインナーリード44と、
該インナーリードを共通に結合するタイバー46とを備
えている。このような樹脂封止型半導体装置や共用イン
ナーリードが設けられた半導体装置の例は、例えば特開
昭61−241959号公報、特開平2−244746
号公報、同2−246125公報、同3−173464
号公報、同3−204965公報等に開示されている。
に、半導体チップ3の回路形成面のY方向(紙面上で上
下方向)の中心線の近傍に位置する共用インナーリード
(バスバーインナーリード)42と、半導体チップ3の
回路形成面上に位置する櫛形のインナーリード44と、
該インナーリードを共通に結合するタイバー46とを備
えている。このような樹脂封止型半導体装置や共用イン
ナーリードが設けられた半導体装置の例は、例えば特開
昭61−241959号公報、特開平2−244746
号公報、同2−246125公報、同3−173464
号公報、同3−204965公報等に開示されている。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置では、以下に記述するような種々の
問題点がある。まず、半導体チップ3上の発熱の大きい
部分(つまり各リードの部分)では、リードの量が比較
的少ないため、その放熱効果が不十分となり、そのため
に半導体装置の信頼性が劣化するという問題がある。
た従来の半導体装置では、以下に記述するような種々の
問題点がある。まず、半導体チップ3上の発熱の大きい
部分(つまり各リードの部分)では、リードの量が比較
的少ないため、その放熱効果が不十分となり、そのため
に半導体装置の信頼性が劣化するという問題がある。
【0005】また、ボンディングパッド6からインナー
リード44へ共用インナーリード42を越えてワイヤボ
ンディングを行おうとすると(12(B)参照)、ボン
ディングワイヤ5が共用インナーリード42に接触して
ショートしてしまう可能性がある。この傾向は、特にパ
ッケージ(PKG)の厚さが薄くなると一層顕著にな
る。
リード44へ共用インナーリード42を越えてワイヤボ
ンディングを行おうとすると(12(B)参照)、ボン
ディングワイヤ5が共用インナーリード42に接触して
ショートしてしまう可能性がある。この傾向は、特にパ
ッケージ(PKG)の厚さが薄くなると一層顕著にな
る。
【0006】また、吸湿半田リフローを行うと、絶縁フ
ィルム4が吸収した水分が内部で蒸発しフィルムが発泡
状態となってPKGクラックが発生し易くなる。特に、
PKGの厚さが薄くなると樹脂厚もそれに応じて薄くな
り、共用インナーリード42の部分からPKGクラック
が発生し易くなる。
ィルム4が吸収した水分が内部で蒸発しフィルムが発泡
状態となってPKGクラックが発生し易くなる。特に、
PKGの厚さが薄くなると樹脂厚もそれに応じて薄くな
り、共用インナーリード42の部分からPKGクラック
が発生し易くなる。
【0007】また、絶縁フィルム4を半導体チップ3に
接着する際、両者間に空気を巻き込んで封入しボイドV
(図12(A)参照)が生じる場合があるが、この状態
でパッケージングを行うと吸湿半田リフロー時にパッケ
ージが加熱されボイド内の水分が蒸発してPKGクラッ
クが発生し易くなる。特に、50μm程度の薄い絶縁フ
ィルムではこの傾向が顕著に現れる。
接着する際、両者間に空気を巻き込んで封入しボイドV
(図12(A)参照)が生じる場合があるが、この状態
でパッケージングを行うと吸湿半田リフロー時にパッケ
ージが加熱されボイド内の水分が蒸発してPKGクラッ
クが発生し易くなる。特に、50μm程度の薄い絶縁フ
ィルムではこの傾向が顕著に現れる。
【0008】このようなクラックの不都合は、例えば図
13に一例として示されるように、隣合うインナーリー
ド44間の絶縁フィルム4aを除去することで多少改善
される。しかしこの方法では、絶縁フィルムの張り付け
精度の向上、絶縁フィルムのカット金型の複雑化等が必
要となり、そのために、絶縁フィルムの取扱性が低下す
るといった問題が発生し、絶縁フィルムの薄膜化は困難
になる。また、多少なりともボイドV’が生じる(図1
3参照)。
13に一例として示されるように、隣合うインナーリー
ド44間の絶縁フィルム4aを除去することで多少改善
される。しかしこの方法では、絶縁フィルムの張り付け
精度の向上、絶縁フィルムのカット金型の複雑化等が必
要となり、そのために、絶縁フィルムの取扱性が低下す
るといった問題が発生し、絶縁フィルムの薄膜化は困難
になる。また、多少なりともボイドV’が生じる(図1
3参照)。
【0009】また、絶縁フィルム4とリードフレーム2
の張り付け精度が0.lmm程度のため、共用インナー
リード42をボンディングパッド6のすぐ横に配置する
と、該パッドが絶縁フィルム4に覆われてしまう場合が
ある。また、共用インナーリード42とパッド6の距離
が短すぎるとワイヤボンディングが満足に行えなくなる
ため、両者間の距離は少なくとも0.5mm程度は確保
する必要がある。
の張り付け精度が0.lmm程度のため、共用インナー
リード42をボンディングパッド6のすぐ横に配置する
と、該パッドが絶縁フィルム4に覆われてしまう場合が
ある。また、共用インナーリード42とパッド6の距離
が短すぎるとワイヤボンディングが満足に行えなくなる
ため、両者間の距離は少なくとも0.5mm程度は確保
する必要がある。
【0010】本発明は、上記従来技術における問題点に
鑑み創作されたものであって、放熱効果を向上させ、ワ
イヤボンディングの際のショートの可能性を排除すると
共に、PKGクラックの発生を抑制し、ひいては信頼性
の向上に寄与することができる樹脂封止型半導体装置の
提供を目的としている。
鑑み創作されたものであって、放熱効果を向上させ、ワ
イヤボンディングの際のショートの可能性を排除すると
共に、PKGクラックの発生を抑制し、ひいては信頼性
の向上に寄与することができる樹脂封止型半導体装置の
提供を目的としている。
【0011】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る樹脂封止型半導体装置は、半導体チッ
プと、該半導体チップの回路形成面上に位置する複数の
並列した信号用インナーリードおよび該インナーリード
先端の外側にインナーリードと略直角に配置された共用
インナーリードからなるリードフレームと、前記半導体
チップおよび前記各リードフレームの間に介在して両者
を接着する絶縁体と、前記各インナーリードと前記半導
体チップとを電気的に接続するボンディングワイヤと、
パッケージを形成するためのモールド樹脂とからなる樹
脂封止型半導体装置において、隣合う前記インナーリー
ド同士の間に配置される引き出しリードを前記共用イン
ナーリードに突設し、前記絶縁体を、前記インナーリー
ドの先端と前記引き出しリードの先端との間で前記イン
ナーリードおよび前記引き出しリードに交差させて配設
し、且つ隣接する前記インナーリードと前記引き出しリ
ードとの間の前記絶縁体に、透孔を穿設したことを特徴
とするものである。
め、本発明に係る樹脂封止型半導体装置は、半導体チッ
プと、該半導体チップの回路形成面上に位置する複数の
並列した信号用インナーリードおよび該インナーリード
先端の外側にインナーリードと略直角に配置された共用
インナーリードからなるリードフレームと、前記半導体
チップおよび前記各リードフレームの間に介在して両者
を接着する絶縁体と、前記各インナーリードと前記半導
体チップとを電気的に接続するボンディングワイヤと、
パッケージを形成するためのモールド樹脂とからなる樹
脂封止型半導体装置において、隣合う前記インナーリー
ド同士の間に配置される引き出しリードを前記共用イン
ナーリードに突設し、前記絶縁体を、前記インナーリー
ドの先端と前記引き出しリードの先端との間で前記イン
ナーリードおよび前記引き出しリードに交差させて配設
し、且つ隣接する前記インナーリードと前記引き出しリ
ードとの間の前記絶縁体に、透孔を穿設したことを特徴
とするものである。
【0012】この樹脂封止型半導体装置では、引き出し
リードを設けることにより共用インナーリードが枝分か
れした形状となり、リード部分で発生する熱が効果的に
放出されることになる。また、絶縁体が、インナーリー
ドの先端と引き出しリードの先端との間で配設される。
換言すれば、インナーリードの先端と、共用インナーリ
ードとの間、及び引き出しリードの先端と、半導体チッ
プの外縁との間には、絶縁体が配設されないことにな
る。従って、インナーリード及び共用インナーリードを
支持する絶縁体の面積が必要最小限で形成可能になる。
これに加えて、隣接するインナーリードと引き出しリー
ドとの間の絶縁体に透孔が穿設されることで、さらに絶
縁体の面積が小さく形成可能になる。これにより、チッ
プ接着時の空気巻き込みが極めて効果的に抑止され、且
つテープ自体による吸湿量も大幅に小さくなり、吸湿半
田リフロー時のPKGクラックの発生がより確実に防止
可能となる。また、隣接するインナーリードと引き出し
リードとの間の絶縁体に透孔が穿設される構造とするこ
とで、透孔穿設のための金型形状が単純となり、且つ成
形作業も容易になる。即ち、安価且つ容易に、絶縁体面
積の縮小化が可能になる。
リードを設けることにより共用インナーリードが枝分か
れした形状となり、リード部分で発生する熱が効果的に
放出されることになる。また、絶縁体が、インナーリー
ドの先端と引き出しリードの先端との間で配設される。
換言すれば、インナーリードの先端と、共用インナーリ
ードとの間、及び引き出しリードの先端と、半導体チッ
プの外縁との間には、絶縁体が配設されないことにな
る。従って、インナーリード及び共用インナーリードを
支持する絶縁体の面積が必要最小限で形成可能になる。
これに加えて、隣接するインナーリードと引き出しリー
ドとの間の絶縁体に透孔が穿設されることで、さらに絶
縁体の面積が小さく形成可能になる。これにより、チッ
プ接着時の空気巻き込みが極めて効果的に抑止され、且
つテープ自体による吸湿量も大幅に小さくなり、吸湿半
田リフロー時のPKGクラックの発生がより確実に防止
可能となる。また、隣接するインナーリードと引き出し
リードとの間の絶縁体に透孔が穿設される構造とするこ
とで、透孔穿設のための金型形状が単純となり、且つ成
形作業も容易になる。即ち、安価且つ容易に、絶縁体面
積の縮小化が可能になる。
【0013】
【実施例】図lに本発明の実施例に係る樹脂封止型半導
体装置の構成の一例を示す。図中、(A)は樹脂封止前
の平面構成を示し、(B)は(A)のA−A’線に沿っ
た樹脂封止後の断面構成を示すものである。また、10
はリードフレーム、12は共用インナーリード(バスバ
ーインナーリード)、14は信号用インナーリード、1
6は該インナーリードを共通に結合するタイバー、18
は共用インナーリード12から引き出された引き出しリ
ード、20は絶縁フィルム、22は半導体チップ、24
はボンディングパッド、26,28は金(Au)線から
成るボンディングワイヤ、30は封止用のモールド樹脂
を示す。
体装置の構成の一例を示す。図中、(A)は樹脂封止前
の平面構成を示し、(B)は(A)のA−A’線に沿っ
た樹脂封止後の断面構成を示すものである。また、10
はリードフレーム、12は共用インナーリード(バスバ
ーインナーリード)、14は信号用インナーリード、1
6は該インナーリードを共通に結合するタイバー、18
は共用インナーリード12から引き出された引き出しリ
ード、20は絶縁フィルム、22は半導体チップ、24
はボンディングパッド、26,28は金(Au)線から
成るボンディングワイヤ、30は封止用のモールド樹脂
を示す。
【0014】図1に示すように本実施例では、タイバー
16(樹脂封止後切断除去される)によって結合された
櫛形のインナーリード14は半導体チップ22の回路形
成面上に位置し、一方、共用インナーリード12は半導
体チップ22の回路形成面のY方向(紙面上で上下方
向)の中心線の近傍に位置しており、これら各リードは
全体としてリードフレームl0を構成している。また、
絶縁フィルム20はリードフレーム10と半導体チップ
22の間に介在して両者を接着している。インナーリー
ド14および共用インナーリード12は、ボンディング
ワイヤ26,28により半導体チップ22上の電極(ボ
ンディングパッド24)に電気的に接続されている。そ
して、上述した各部材はモールド樹脂30で封止され、
全体としてLOC構造のパッケージが形成される。
16(樹脂封止後切断除去される)によって結合された
櫛形のインナーリード14は半導体チップ22の回路形
成面上に位置し、一方、共用インナーリード12は半導
体チップ22の回路形成面のY方向(紙面上で上下方
向)の中心線の近傍に位置しており、これら各リードは
全体としてリードフレームl0を構成している。また、
絶縁フィルム20はリードフレーム10と半導体チップ
22の間に介在して両者を接着している。インナーリー
ド14および共用インナーリード12は、ボンディング
ワイヤ26,28により半導体チップ22上の電極(ボ
ンディングパッド24)に電気的に接続されている。そ
して、上述した各部材はモールド樹脂30で封止され、
全体としてLOC構造のパッケージが形成される。
【0015】さらに本実施例では、隣合うインナーリー
ド14同士の間に配置される引き出しリード18が、共
用インナーリード12に突設されている。また、絶縁フ
ィルム20は、インナーリード14の先端と、引き出し
リード18の先端との間で、インナーリード14および
引き出しリード18に交差するようにして配設されてい
る。つまり、引き出しリード18と各インナーリード1
4のみが部分的に絶縁フィルム20を介在して半導体チ
ップ22に接着されている。即ち、絶縁フィルム20は
インナーリード14の先端より内側に配置される。な
お、本明細書において、「内側」とはインナーリードの
先端に対し、チップ22の外縁部側を言う。
ド14同士の間に配置される引き出しリード18が、共
用インナーリード12に突設されている。また、絶縁フ
ィルム20は、インナーリード14の先端と、引き出し
リード18の先端との間で、インナーリード14および
引き出しリード18に交差するようにして配設されてい
る。つまり、引き出しリード18と各インナーリード1
4のみが部分的に絶縁フィルム20を介在して半導体チ
ップ22に接着されている。即ち、絶縁フィルム20は
インナーリード14の先端より内側に配置される。な
お、本明細書において、「内側」とはインナーリードの
先端に対し、チップ22の外縁部側を言う。
【0016】以下、作製方法について説明する。まず、
リードフレーム10をエッチングまたはプレスにより作
製する。このリードフレームl0の材質はFe−Ni系
またはCu系である。次に、長方形に切り抜いた絶縁フ
ィルム20(接着テープ−基材−接着テープの3層構造
で、接着テープはガラス転移点が160°C程度の熱可
塑性樹脂で作られる)をリードフレームl0の下に配置
し、上から5kg、温度200°C、ls程度で加圧す
ると、リードフレーム10にテープが接着される。
リードフレーム10をエッチングまたはプレスにより作
製する。このリードフレームl0の材質はFe−Ni系
またはCu系である。次に、長方形に切り抜いた絶縁フ
ィルム20(接着テープ−基材−接着テープの3層構造
で、接着テープはガラス転移点が160°C程度の熱可
塑性樹脂で作られる)をリードフレームl0の下に配置
し、上から5kg、温度200°C、ls程度で加圧す
ると、リードフレーム10にテープが接着される。
【0017】次いで、絶縁フィルム20が付着されたリ
ードフレーム10をチップ22上に位置決めし、上から
2kg、温度260°C、1s程度で加圧すると、該チ
ップ22とリードフレームl0が(絶縁フィルム20を
介在して)接着される。これをワイヤボンディングする
と、図示のようになる。そして、これをモールド樹脂3
0で封止して適宜カッティングを行えば、LOC構造の
パッケージが出来上がる。
ードフレーム10をチップ22上に位置決めし、上から
2kg、温度260°C、1s程度で加圧すると、該チ
ップ22とリードフレームl0が(絶縁フィルム20を
介在して)接着される。これをワイヤボンディングする
と、図示のようになる。そして、これをモールド樹脂3
0で封止して適宜カッティングを行えば、LOC構造の
パッケージが出来上がる。
【0018】上述した本実施例の構成によれば、以下の
利点が得られる。まず、引き出しリード18を設けたこ
とにより共用インナーリード12が枝分かれした形状と
なるので表面積が増加し、リードの部分で発生した熱を
効果的に放出することができる。つまり、放熱効果を向
上させることができる。
利点が得られる。まず、引き出しリード18を設けたこ
とにより共用インナーリード12が枝分かれした形状と
なるので表面積が増加し、リードの部分で発生した熱を
効果的に放出することができる。つまり、放熱効果を向
上させることができる。
【0019】また、共用インナーリード12をパッド2
4とインナーリード14の間のどこにでも配置できるの
で、パッド配置の自由度が増すとともに金線26と共用
インナーリード12の接触を防ぐことが可能である。ま
た、絶縁フィルム20(接着テープ)の幅を狭くできる
ので、チップ接着時の空気巻き込みを防止でき、これに
よって吸湿半田リフロー時のPKGクラックを発生し難
くすることが可能となる。また、テープ自体の吸湿量が
減少するためテープ発泡によるクラックが減少する。
4とインナーリード14の間のどこにでも配置できるの
で、パッド配置の自由度が増すとともに金線26と共用
インナーリード12の接触を防ぐことが可能である。ま
た、絶縁フィルム20(接着テープ)の幅を狭くできる
ので、チップ接着時の空気巻き込みを防止でき、これに
よって吸湿半田リフロー時のPKGクラックを発生し難
くすることが可能となる。また、テープ自体の吸湿量が
減少するためテープ発泡によるクラックが減少する。
【0020】さらに、共用インナーリード12は絶縁フ
ィルム20を用いて直接半導体チップ22に接着しない
(つまり引き出しリード18で接着する)ので、共用イ
ンナーリード12とパッド24をボンディングワイヤで
接続する場合、該ボンディングワイヤの他端側は引き出
しリード18上に接続すればよい。従って、共用インナ
ーリード12とパッド24の距離を従来形よりも短縮す
ることができる。
ィルム20を用いて直接半導体チップ22に接着しない
(つまり引き出しリード18で接着する)ので、共用イ
ンナーリード12とパッド24をボンディングワイヤで
接続する場合、該ボンディングワイヤの他端側は引き出
しリード18上に接続すればよい。従って、共用インナ
ーリード12とパッド24の距離を従来形よりも短縮す
ることができる。
【0021】また、共用インナーリードの下部には絶縁
フィルムが設けられないため、絶縁フィルムの位置決め
精度をラフにしてもパッドとの接触の問題が起こらな
い。なお、この場合共用インナーリードは素子表面から
浮いた形状となるがリードフレーム自体の強度によリワ
イヤボンディングは充分可能である。
フィルムが設けられないため、絶縁フィルムの位置決め
精度をラフにしてもパッドとの接触の問題が起こらな
い。なお、この場合共用インナーリードは素子表面から
浮いた形状となるがリードフレーム自体の強度によリワ
イヤボンディングは充分可能である。
【0022】次に、本実施例の各変形例について図2〜
図7を参照しながら説明する。図2に示す第l変形例で
は、ボンディングパッド24aを共用インナーリード1
2の内側、すなわち共用インナーリード12と信号用イ
ンナーリード14の先端との間の領域に設けたことを特
徴としている。このような構成とすれば、従来のように
ボンディングワイヤが共用インナーリードをクロスオ一
バーすることによる接触(ショート)の問題は起こらな
い。
図7を参照しながら説明する。図2に示す第l変形例で
は、ボンディングパッド24aを共用インナーリード1
2の内側、すなわち共用インナーリード12と信号用イ
ンナーリード14の先端との間の領域に設けたことを特
徴としている。このような構成とすれば、従来のように
ボンディングワイヤが共用インナーリードをクロスオ一
バーすることによる接触(ショート)の問題は起こらな
い。
【0023】図3に示す第2変形例では、共用インナー
リード12aの引出しリード18をディプレス(図中、
Pで示す部分)し屈曲変形させて共用インナーリード側
を押し下げチップ22側に近づけたことを特徴としてい
る。なお、ディプレスした共用インナーリード12aの
部分はチップ22に平行に対向させずに斜めに傾斜した
状態で屈曲した形状でもよい。
リード12aの引出しリード18をディプレス(図中、
Pで示す部分)し屈曲変形させて共用インナーリード側
を押し下げチップ22側に近づけたことを特徴としてい
る。なお、ディプレスした共用インナーリード12aの
部分はチップ22に平行に対向させずに斜めに傾斜した
状態で屈曲した形状でもよい。
【0024】このようなディプレス処理を施すことによ
り、ワイヤ越えがし易くなる。また共用インナーリード
12a上にワイヤボンディングする場合に安定してワイ
ヤボンディングを行うことができ、さらにはノイズ対策
にも有効である。また、共用インナーリードの上側の樹
脂が厚くなり強度が高まるため、従来のようにこの部分
からのクラック発生が防止される。
り、ワイヤ越えがし易くなる。また共用インナーリード
12a上にワイヤボンディングする場合に安定してワイ
ヤボンディングを行うことができ、さらにはノイズ対策
にも有効である。また、共用インナーリードの上側の樹
脂が厚くなり強度が高まるため、従来のようにこの部分
からのクラック発生が防止される。
【0025】図4,図5にそれぞれ示す第3,第4変形
例では、半導体チップ22にリードフレームを接着する
ための絶縁フィルム20a,20bを部分的に(つまり
インナーリード14と引き出しリード18の近傍部分の
みに)付着させたことを特徴としている。
例では、半導体チップ22にリードフレームを接着する
ための絶縁フィルム20a,20bを部分的に(つまり
インナーリード14と引き出しリード18の近傍部分の
みに)付着させたことを特徴としている。
【0026】図4の例では、絶縁フィルム20aはイン
ナーリード14と平行に各インナーリード14および引
き出しリード18に対応して分割されている。図5の例
では、隣接するインナーリード14と引き出しリード1
8との間の絶縁フィルム20bに、空白部(即ち、透
孔)が穿設されている。
ナーリード14と平行に各インナーリード14および引
き出しリード18に対応して分割されている。図5の例
では、隣接するインナーリード14と引き出しリード1
8との間の絶縁フィルム20bに、空白部(即ち、透
孔)が穿設されている。
【0027】このように絶縁フィルムを部分的に付ける
ことにより、接着テープの使用量を少なくでき、またリ
ード14,18で加圧される部分の接着テープ面績を少
なくできるので、接着時の空気封入防止が図られボイド
によるPKGクラックの発生およびテープ自体の吸湿に
よるクラック発生を抑制することが可能となる。
ことにより、接着テープの使用量を少なくでき、またリ
ード14,18で加圧される部分の接着テープ面績を少
なくできるので、接着時の空気封入防止が図られボイド
によるPKGクラックの発生およびテープ自体の吸湿に
よるクラック発生を抑制することが可能となる。
【0028】なお、図4,図5に示す半導体装置の作製
方法は、個別にl枚ずつ付けてもよいが、図lに示した
ように接着テープ(絶縁フィルム)を付けてから、カッ
ト金型で切り抜いてもよい。なお、現状技術のLOC構
造では、カット金型を用いてリードで加圧されない部分
を全て除くのは難しいが、この形状であれば可能であ
る。即ち、従来の図13のようなU字形に除去すること
は金型製作が複雑となり成形作業も面倒になるが、上記
本発明の形状(即ち、絶縁フィルム20a、絶縁フィル
ム20bに示した形状)であれば金型も単純となり成形
作業も容易になる。つまり、安価且つ容易に、絶縁フィ
ルム面積の縮小化が可能になる。
方法は、個別にl枚ずつ付けてもよいが、図lに示した
ように接着テープ(絶縁フィルム)を付けてから、カッ
ト金型で切り抜いてもよい。なお、現状技術のLOC構
造では、カット金型を用いてリードで加圧されない部分
を全て除くのは難しいが、この形状であれば可能であ
る。即ち、従来の図13のようなU字形に除去すること
は金型製作が複雑となり成形作業も面倒になるが、上記
本発明の形状(即ち、絶縁フィルム20a、絶縁フィル
ム20bに示した形状)であれば金型も単純となり成形
作業も容易になる。つまり、安価且つ容易に、絶縁フィ
ルム面積の縮小化が可能になる。
【0029】図6に示す第5変形例では、引き出しリー
ド18aをタイバー16に連結したことを特徴としてい
る。このような構造とすることにより、リードの変形を
少なくでき、またリード部分の量が多くなることで放熱
性の向上を図ることができ、さらには共用インナーリー
ド12上へのワイヤボンディングをより安定に行うこと
ができる。
ド18aをタイバー16に連結したことを特徴としてい
る。このような構造とすることにより、リードの変形を
少なくでき、またリード部分の量が多くなることで放熱
性の向上を図ることができ、さらには共用インナーリー
ド12上へのワイヤボンディングをより安定に行うこと
ができる。
【0030】図7に示す第6変形例では、上述した第5
変形例の構成に加えて、図3の実施例のように共用イン
ナーリード12aに対しディプレス処理(図中、Pで示
す部分)を施したことを特徴としている。このような構
造とすることにより、第5変形例で得られる放熱性の向
上や安定したワイヤボンディングの効果に加えて、前述
のように図3の第2変形例で得られるディプレスによる
効果が得られる。
変形例の構成に加えて、図3の実施例のように共用イン
ナーリード12aに対しディプレス処理(図中、Pで示
す部分)を施したことを特徴としている。このような構
造とすることにより、第5変形例で得られる放熱性の向
上や安定したワイヤボンディングの効果に加えて、前述
のように図3の第2変形例で得られるディプレスによる
効果が得られる。
【0031】図8は本発明に係る実施例のさらに別の変
形例を示す。この例は、信号用インナーリード14の先
端に対向する位置の共用インナーリード12を、ハーフ
エッチング処理等により、他の部分より薄くして薄肉部
31(斜線部)を形成したものである。このような薄肉
部31を設けることにより、ボンディングワイヤ26が
共用インナーリード12をクロスオーバーして信号用イ
ンナーリード14に接続される場合に、このボンディン
グワイヤ26と共用インナーリード12との接触防止が
さらに確実に達成される。その他の構成および作用効果
は前記図lの実施例と同様である。
形例を示す。この例は、信号用インナーリード14の先
端に対向する位置の共用インナーリード12を、ハーフ
エッチング処理等により、他の部分より薄くして薄肉部
31(斜線部)を形成したものである。このような薄肉
部31を設けることにより、ボンディングワイヤ26が
共用インナーリード12をクロスオーバーして信号用イ
ンナーリード14に接続される場合に、このボンディン
グワイヤ26と共用インナーリード12との接触防止が
さらに確実に達成される。その他の構成および作用効果
は前記図lの実施例と同様である。
【0032】図9は図8の実施例の変形例を示す。この
例は、前記薄肉部31を共用インナーリード12の全長
にわたって形成した構成であり、その他の構成および作
用効果は図8の例と同様である。
例は、前記薄肉部31を共用インナーリード12の全長
にわたって形成した構成であり、その他の構成および作
用効果は図8の例と同様である。
【0033】図l0は、上記薄肉部31を形成した共用
インナーリード12を図6の実施例に適用した構成を示
す。このような構成により、放熱性の向上等図6の構成
の効果に加えてボンディングワイヤ接触防止の効果がさ
らに高められる。なお、この薄肉部31はその他の各種
実施例における共用インナーリードに対し適用して形成
可能である。
インナーリード12を図6の実施例に適用した構成を示
す。このような構成により、放熱性の向上等図6の構成
の効果に加えてボンディングワイヤ接触防止の効果がさ
らに高められる。なお、この薄肉部31はその他の各種
実施例における共用インナーリードに対し適用して形成
可能である。
【0034】
【発明の効果】以上説明したように、本発明に係る樹脂
封止型半導体装置によれば、隣合うインナーリード同士
の間に配置される引き出しリードを共用インナーリード
に突設し、絶縁体を、インナーリードの先端と引き出し
リードの先端との間でインナーリードおよび引き出しリ
ードに交差させて配設し、且つ隣接するインナーリード
と引き出しリードとの間の絶縁体に、透孔を穿設したの
で、放熱性を向上させ、ワイヤボンディングの際のショ
ートの可能性を排除すると共に、絶縁体面積を必 要最小
限に小さくしてPKGクラックの発生を抑止することが
できる。
封止型半導体装置によれば、隣合うインナーリード同士
の間に配置される引き出しリードを共用インナーリード
に突設し、絶縁体を、インナーリードの先端と引き出し
リードの先端との間でインナーリードおよび引き出しリ
ードに交差させて配設し、且つ隣接するインナーリード
と引き出しリードとの間の絶縁体に、透孔を穿設したの
で、放熱性を向上させ、ワイヤボンディングの際のショ
ートの可能性を排除すると共に、絶縁体面積を必 要最小
限に小さくしてPKGクラックの発生を抑止することが
できる。
【図l】 本発明の一実施例としての樹脂封止型半導体
装置の構成を示す図で、(A)は樹脂封止前の平面図、
(B)は(A)のA−A’線に沿った樹脂封止後の断面
図である。
装置の構成を示す図で、(A)は樹脂封止前の平面図、
(B)は(A)のA−A’線に沿った樹脂封止後の断面
図である。
【図2】 図1の実施例の第l変形例の構成を示す図で
ある。
ある。
【図3】 図lの実施例の第2変形例の構成を示す図
で、(A)は樹脂封止前の平面図、(B)は(A)のA
−A’線に沿った断面図である。
で、(A)は樹脂封止前の平面図、(B)は(A)のA
−A’線に沿った断面図である。
【図4】 図lの実施例の第3変形例の構成を示す図で
ある。
ある。
【図5】 図lの実施例の第4変形例の構成を示す図で
ある。
ある。
【図6】 図lの実施例の第5変形例の構成を示す図で
ある。
ある。
【図7】 図lの実施例の第6変形例の構成を示す図
で、(A)は樹脂封止前の平面図、(B)は(A)のA
−A’線に沿った断面図である。
で、(A)は樹脂封止前の平面図、(B)は(A)のA
−A’線に沿った断面図である。
【図8】 本発明の別の実施例の構成を示す図で、
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った断面図である‘
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った断面図である‘
【図9】 図8の実施例の変形例の構成を示す図で、
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った断面図である。
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った断面図である。
【図l0】 図8の実施例の別の適用例の平面図であ
る。
る。
【図11】 従来形の一例としての樹脂封止型半導体装
置の構成を示す図で、(A)は一部切り欠き斜視図、
(B)は(A)の横断面図、(C)は樹脂封止前の分解
斜視図である。
置の構成を示す図で、(A)は一部切り欠き斜視図、
(B)は(A)の横断面図、(C)は樹脂封止前の分解
斜視図である。
【図12】 図8の構成に係る問題点の説明図で、
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った樹脂封止後の断面図である。
(A)は樹脂封止前の平面図、(B)は(A)のA−
A’線に沿った樹脂封止後の断面図である。
【図13】 従来形の他の例としての樹脂封止型半導体
装置の構成を示す図である。
装置の構成を示す図である。
l0…リードフレーム 12,12a…共用インナーリード(バスバーインナー
リード) 14…信号用インナーリード 16…タイバー 18,18a…引き出しリード 20,20a,20b…絶縁体(絶縁フィルム) 22…半導体チップ 24,24a…ボンディングパッド 26,28…ボンディングワイヤ(金線) 30…モールド樹脂 P…共用インナーリードのディプレスした部分
リード) 14…信号用インナーリード 16…タイバー 18,18a…引き出しリード 20,20a,20b…絶縁体(絶縁フィルム) 22…半導体チップ 24,24a…ボンディングパッド 26,28…ボンディングワイヤ(金線) 30…モールド樹脂 P…共用インナーリードのディプレスした部分
Claims (1)
- 【請求項1】 半導体チップと、該半導体チップの回路
形成面上に位置する複数の並列した信号用インナーリー
ドおよび該インナーリード先端の外側にインナーリード
と略直角に配置された共用インナーリードからなるリー
ドフレームと、前記半導体チップおよび前記リードフレ
ームの間に介在して両者を接着する絶縁体と、前記各イ
ンナーリードと前記半導体チップとを電気的に接続する
ボンディングワイヤと、パッケージを形成するためのモ
ールド樹脂とからなる樹脂封止型半導体装置において、 隣合う前記インナーリード同士の間に配置される引き出
しリードを前記共用インナーリードに突設し、 前記絶縁体を、前記インナーリードの先端と前記引き出
しリードの先端との間で前記インナーリードおよび前記
引き出しリードに交差させて配設し、 且つ隣接する前記インナーリードと前記引き出しリード
との間の前記絶縁体に、透孔を穿設したことを特徴とす
る樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07126493A JP3185455B2 (ja) | 1993-03-05 | 1993-03-05 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07126493A JP3185455B2 (ja) | 1993-03-05 | 1993-03-05 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06260592A JPH06260592A (ja) | 1994-09-16 |
JP3185455B2 true JP3185455B2 (ja) | 2001-07-09 |
Family
ID=13455697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07126493A Expired - Fee Related JP3185455B2 (ja) | 1993-03-05 | 1993-03-05 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3185455B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214933A (ja) * | 1997-01-29 | 1998-08-11 | Toshiba Corp | 半導体装置とその製造方法 |
JP2016004887A (ja) * | 2014-06-17 | 2016-01-12 | Shマテリアル株式会社 | リードフレーム、およびリードフレームの製造方法 |
-
1993
- 1993-03-05 JP JP07126493A patent/JP3185455B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06260592A (ja) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756689B2 (en) | Power device having multi-chip package structure | |
US6946722B2 (en) | Multi-part lead frame with dissimilar materials | |
JPH08222681A (ja) | 樹脂封止型半導体装置 | |
JPH08330508A (ja) | 半導体集積回路およびその製造方法 | |
JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
KR880014671A (ko) | 수지로 충진된 반도체 장치 | |
JPH0455341B2 (ja) | ||
KR960005039B1 (ko) | 수지밀봉형 반도체장치 | |
JP3684434B2 (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
JP3185455B2 (ja) | 樹脂封止型半導体装置 | |
JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
JPH03280453A (ja) | 半導体装置及びその製造方法 | |
JP2518247Y2 (ja) | リードフレーム | |
JP3406147B2 (ja) | 半導体装置 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
JP2582534B2 (ja) | 半導体装置の製造方法 | |
JP2000058738A (ja) | リードフレーム及び半導体装置 | |
JP2963952B2 (ja) | 半導体装置 | |
JPH05291473A (ja) | 樹脂封止型半導体装置およびそれに用いるリードフレーム | |
JPH0547835A (ja) | 半導体装置の実装構造 | |
JPH06291245A (ja) | 半導体装置 | |
JPH0582701A (ja) | 樹脂封止型半導体装置 | |
JPH031551A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |