JP3185455B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP3185455B2
JP3185455B2 JP07126493A JP7126493A JP3185455B2 JP 3185455 B2 JP3185455 B2 JP 3185455B2 JP 07126493 A JP07126493 A JP 07126493A JP 7126493 A JP7126493 A JP 7126493A JP 3185455 B2 JP3185455 B2 JP 3185455B2
Authority
JP
Japan
Prior art keywords
lead
inner lead
resin
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07126493A
Other languages
English (en)
Other versions
JPH06260592A (ja
Inventor
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP07126493A priority Critical patent/JP3185455B2/ja
Publication of JPH06260592A publication Critical patent/JPH06260592A/ja
Application granted granted Critical
Publication of JP3185455B2 publication Critical patent/JP3185455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に、ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造
のパッケージに適用される有用な技術に関するものであ
る。
【０００２】
【従来の技術】図ｌｌに従来の樹脂封止型半導体装置の
構成の一例を示す。同図に示すように、リードフレーム
２は絶縁フィルム４を介して素子（半導体チップ）３の
回路形成面の上部まで配置され、ボンディングワイヤ５
によりチップ３上の電極（ボンディングパッド）６と電
気的に接続される。そして、これらはモールド樹脂ｌで
封止され、全体としてＬＯＣ構造のパッケージが形成さ
れる。
【０００３】リードフレーム２は、図１２に示すよう
に、半導体チップ３の回路形成面のＹ方向（紙面上で上
下方向）の中心線の近傍に位置する共用インナーリード
（バスバーインナーリード）４２と、半導体チップ３の
回路形成面上に位置する櫛形のインナーリード４４と、
該インナーリードを共通に結合するタイバー４６とを備
えている。このような樹脂封止型半導体装置や共用イン
ナーリードが設けられた半導体装置の例は、例えば特開
昭６１−２４１９５９号公報、特開平２−２４４７４６
号公報、同２−２４６１２５公報、同３−１７３４６４
号公報、同３−２０４９６５公報等に開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置では、以下に記述するような種々の
問題点がある。まず、半導体チップ３上の発熱の大きい
部分（つまり各リードの部分）では、リードの量が比較
的少ないため、その放熱効果が不十分となり、そのため
に半導体装置の信頼性が劣化するという問題がある。
【０００５】また、ボンディングパッド６からインナー
リード４４へ共用インナーリード４２を越えてワイヤボ
ンディングを行おうとすると（１２（Ｂ）参照）、ボン
ディングワイヤ５が共用インナーリード４２に接触して
ショートしてしまう可能性がある。この傾向は、特にパ
ッケージ（ＰＫＧ）の厚さが薄くなると一層顕著にな
る。
【０００６】また、吸湿半田リフローを行うと、絶縁フ
ィルム４が吸収した水分が内部で蒸発しフィルムが発泡
状態となってＰＫＧクラックが発生し易くなる。特に、
ＰＫＧの厚さが薄くなると樹脂厚もそれに応じて薄くな
り、共用インナーリード４２の部分からＰＫＧクラック
が発生し易くなる。
【０００７】また、絶縁フィルム４を半導体チップ３に
接着する際、両者間に空気を巻き込んで封入しボイドＶ
（図１２（Ａ）参照）が生じる場合があるが、この状態
でパッケージングを行うと吸湿半田リフロー時にパッケ
ージが加熱されボイド内の水分が蒸発してＰＫＧクラッ
クが発生し易くなる。特に、５０μｍ程度の薄い絶縁フ
ィルムではこの傾向が顕著に現れる。
【０００８】このようなクラックの不都合は、例えば図
１３に一例として示されるように、隣合うインナーリー
ド４４間の絶縁フィルム４ａを除去することで多少改善
される。しかしこの方法では、絶縁フィルムの張り付け
精度の向上、絶縁フィルムのカット金型の複雑化等が必
要となり、そのために、絶縁フィルムの取扱性が低下す
るといった問題が発生し、絶縁フィルムの薄膜化は困難
になる。また、多少なりともボイドＶ’が生じる（図１
３参照）。
【０００９】また、絶縁フィルム４とリードフレーム２
の張り付け精度が０．ｌｍｍ程度のため、共用インナー
リード４２をボンディングパッド６のすぐ横に配置する
と、該パッドが絶縁フィルム４に覆われてしまう場合が
ある。また、共用インナーリード４２とパッド６の距離
が短すぎるとワイヤボンディングが満足に行えなくなる
ため、両者間の距離は少なくとも０．５ｍｍ程度は確保
する必要がある。
【００１０】本発明は、上記従来技術における問題点に
鑑み創作されたものであって、放熱効果を向上させ、ワ
イヤボンディングの際のショートの可能性を排除すると
共に、ＰＫＧクラックの発生を抑制し、ひいては信頼性
の向上に寄与することができる樹脂封止型半導体装置の
提供を目的としている。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る樹脂封止型半導体装置は、半導体チッ
プと、該半導体チップの回路形成面上に位置する複数の
並列した信号用インナーリードおよび該インナーリード
先端の外側にインナーリードと略直角に配置された共用
インナーリードからなるリードフレームと、前記半導体
チップおよび前記各リードフレームの間に介在して両者
を接着する絶縁体と、前記各インナーリードと前記半導
体チップとを電気的に接続するボンディングワイヤと、
パッケージを形成するためのモールド樹脂とからなる樹
脂封止型半導体装置において、隣合う前記インナーリー
ド同士の間に配置される引き出しリードを前記共用イン
ナーリードに突設し、前記絶縁体を、前記インナーリー
ドの先端と前記引き出しリードの先端との間で前記イン
ナーリードおよび前記引き出しリードに交差させて配設
し、且つ隣接する前記インナーリードと前記引き出しリ
ードとの間の前記絶縁体に、透孔を穿設したことを特徴
とするものである。
【００１２】この樹脂封止型半導体装置では、引き出し
リードを設けることにより共用インナーリードが枝分か
れした形状となり、リード部分で発生する熱が効果的に
放出されることになる。また、絶縁体が、インナーリー
ドの先端と引き出しリードの先端との間で配設される。
換言すれば、インナーリードの先端と、共用インナーリ
ードとの間、及び引き出しリードの先端と、半導体チッ
プの外縁との間には、絶縁体が配設されないことにな
る。従って、インナーリード及び共用インナーリードを
支持する絶縁体の面積が必要最小限で形成可能になる。
これに加えて、隣接するインナーリードと引き出しリー
ドとの間の絶縁体に透孔が穿設されることで、さらに絶
縁体の面積が小さく形成可能になる。これにより、チッ
プ接着時の空気巻き込みが極めて効果的に抑止され、且
つテープ自体による吸湿量も大幅に小さくなり、吸湿半
田リフロー時のＰＫＧクラックの発生がより確実に防止
可能となる。また、隣接するインナーリードと引き出し
リードとの間の絶縁体に透孔が穿設される構造とするこ
とで、透孔穿設のための金型形状が単純となり、且つ成
形作業も容易になる。即ち、安価且つ容易に、絶縁体面
積の縮小化が可能になる。
【００１３】
【実施例】図ｌに本発明の実施例に係る樹脂封止型半導
体装置の構成の一例を示す。図中、（Ａ）は樹脂封止前
の平面構成を示し、（Ｂ）は（Ａ）のＡ−Ａ’線に沿っ
た樹脂封止後の断面構成を示すものである。また、１０
はリードフレーム、１２は共用インナーリード（バスバ
ーインナーリード）、１４は信号用インナーリード、１
６は該インナーリードを共通に結合するタイバー、１８
は共用インナーリード１２から引き出された引き出しリ
ード、２０は絶縁フィルム、２２は半導体チップ、２４
はボンディングパッド、２６，２８は金（Ａｕ）線から
成るボンディングワイヤ、３０は封止用のモールド樹脂
を示す。
【００１４】図１に示すように本実施例では、タイバー
１６（樹脂封止後切断除去される）によって結合された
櫛形のインナーリード１４は半導体チップ２２の回路形
成面上に位置し、一方、共用インナーリード１２は半導
体チップ２２の回路形成面のＹ方向（紙面上で上下方
向）の中心線の近傍に位置しており、これら各リードは
全体としてリードフレームｌ０を構成している。また、
絶縁フィルム２０はリードフレーム１０と半導体チップ
２２の間に介在して両者を接着している。インナーリー
ド１４および共用インナーリード１２は、ボンディング
ワイヤ２６，２８により半導体チップ２２上の電極（ボ
ンディングパッド２４）に電気的に接続されている。そ
して、上述した各部材はモールド樹脂３０で封止され、
全体としてＬＯＣ構造のパッケージが形成される。
【００１５】さらに本実施例では、隣合うインナーリー
ド１４同士の間に配置される引き出しリード１８が、共
用インナーリード１２に突設されている。また、絶縁フ
ィルム２０は、インナーリード１４の先端と、引き出し
リード１８の先端との間で、インナーリード１４および
引き出しリード１８に交差するようにして配設されてい
る。つまり、引き出しリード１８と各インナーリード１
４のみが部分的に絶縁フィルム２０を介在して半導体チ
ップ２２に接着されている。即ち、絶縁フィルム２０は
インナーリード１４の先端より内側に配置される。な
お、本明細書において、「内側」とはインナーリードの
先端に対し、チップ２２の外縁部側を言う。
【００１６】以下、作製方法について説明する。まず、
リードフレーム１０をエッチングまたはプレスにより作
製する。このリードフレームｌ０の材質はＦｅ−Ｎｉ系
またはＣｕ系である。次に、長方形に切り抜いた絶縁フ
ィルム２０（接着テープ−基材−接着テープの３層構造
で、接着テープはガラス転移点が１６０°Ｃ程度の熱可
塑性樹脂で作られる）をリードフレームｌ０の下に配置
し、上から５ｋｇ、温度２００°Ｃ、ｌｓ程度で加圧す
ると、リードフレーム１０にテープが接着される。
【００１７】次いで、絶縁フィルム２０が付着されたリ
ードフレーム１０をチップ２２上に位置決めし、上から
２ｋｇ、温度２６０°Ｃ、１ｓ程度で加圧すると、該チ
ップ２２とリードフレームｌ０が（絶縁フィルム２０を
介在して）接着される。これをワイヤボンディングする
と、図示のようになる。そして、これをモールド樹脂３
０で封止して適宜カッティングを行えば、ＬＯＣ構造の
パッケージが出来上がる。
【００１８】上述した本実施例の構成によれば、以下の
利点が得られる。まず、引き出しリード１８を設けたこ
とにより共用インナーリード１２が枝分かれした形状と
なるので表面積が増加し、リードの部分で発生した熱を
効果的に放出することができる。つまり、放熱効果を向
上させることができる。
【００１９】また、共用インナーリード１２をパッド２
４とインナーリード１４の間のどこにでも配置できるの
で、パッド配置の自由度が増すとともに金線２６と共用
インナーリード１２の接触を防ぐことが可能である。ま
た、絶縁フィルム２０（接着テープ）の幅を狭くできる
ので、チップ接着時の空気巻き込みを防止でき、これに
よって吸湿半田リフロー時のＰＫＧクラックを発生し難
くすることが可能となる。また、テープ自体の吸湿量が
減少するためテープ発泡によるクラックが減少する。
【００２０】さらに、共用インナーリード１２は絶縁フ
ィルム２０を用いて直接半導体チップ２２に接着しない
（つまり引き出しリード１８で接着する）ので、共用イ
ンナーリード１２とパッド２４をボンディングワイヤで
接続する場合、該ボンディングワイヤの他端側は引き出
しリード１８上に接続すればよい。従って、共用インナ
ーリード１２とパッド２４の距離を従来形よりも短縮す
ることができる。
【００２１】また、共用インナーリードの下部には絶縁
フィルムが設けられないため、絶縁フィルムの位置決め
精度をラフにしてもパッドとの接触の問題が起こらな
い。なお、この場合共用インナーリードは素子表面から
浮いた形状となるがリードフレーム自体の強度によリワ
イヤボンディングは充分可能である。
【００２２】次に、本実施例の各変形例について図２〜
図７を参照しながら説明する。図２に示す第ｌ変形例で
は、ボンディングパッド２４ａを共用インナーリード１
２の内側、すなわち共用インナーリード１２と信号用イ
ンナーリード１４の先端との間の領域に設けたことを特
徴としている。このような構成とすれば、従来のように
ボンディングワイヤが共用インナーリードをクロスオ一
バーすることによる接触（ショート）の問題は起こらな
い。
【００２３】図３に示す第２変形例では、共用インナー
リード１２ａの引出しリード１８をディプレス（図中、
Ｐで示す部分）し屈曲変形させて共用インナーリード側
を押し下げチップ２２側に近づけたことを特徴としてい
る。なお、ディプレスした共用インナーリード１２ａの
部分はチップ２２に平行に対向させずに斜めに傾斜した
状態で屈曲した形状でもよい。
【００２４】このようなディプレス処理を施すことによ
り、ワイヤ越えがし易くなる。また共用インナーリード
１２ａ上にワイヤボンディングする場合に安定してワイ
ヤボンディングを行うことができ、さらにはノイズ対策
にも有効である。また、共用インナーリードの上側の樹
脂が厚くなり強度が高まるため、従来のようにこの部分
からのクラック発生が防止される。
【００２５】図４，図５にそれぞれ示す第３，第４変形
例では、半導体チップ２２にリードフレームを接着する
ための絶縁フィルム２０ａ，２０ｂを部分的に（つまり
インナーリード１４と引き出しリード１８の近傍部分の
みに）付着させたことを特徴としている。
【００２６】図４の例では、絶縁フィルム２０ａはイン
ナーリード１４と平行に各インナーリード１４および引
き出しリード１８に対応して分割されている。図５の例
では、隣接するインナーリード１４と引き出しリード１
８との間の絶縁フィルム２０ｂに、空白部（即ち、透
孔）が穿設されている。
【００２７】このように絶縁フィルムを部分的に付ける
ことにより、接着テープの使用量を少なくでき、またリ
ード１４，１８で加圧される部分の接着テープ面績を少
なくできるので、接着時の空気封入防止が図られボイド
によるＰＫＧクラックの発生およびテープ自体の吸湿に
よるクラック発生を抑制することが可能となる。
【００２８】なお、図４，図５に示す半導体装置の作製
方法は、個別にｌ枚ずつ付けてもよいが、図ｌに示した
ように接着テープ（絶縁フィルム）を付けてから、カッ
ト金型で切り抜いてもよい。なお、現状技術のＬＯＣ構
造では、カット金型を用いてリードで加圧されない部分
を全て除くのは難しいが、この形状であれば可能であ
る。即ち、従来の図１３のようなＵ字形に除去すること
は金型製作が複雑となり成形作業も面倒になるが、上記
本発明の形状（即ち、絶縁フィルム２０ａ、絶縁フィル
ム２０ｂに示した形状）であれば金型も単純となり成形
作業も容易になる。つまり、安価且つ容易に、絶縁フィ
ルム面積の縮小化が可能になる。
【００２９】図６に示す第５変形例では、引き出しリー
ド１８ａをタイバー１６に連結したことを特徴としてい
る。このような構造とすることにより、リードの変形を
少なくでき、またリード部分の量が多くなることで放熱
性の向上を図ることができ、さらには共用インナーリー
ド１２上へのワイヤボンディングをより安定に行うこと
ができる。
【００３０】図７に示す第６変形例では、上述した第５
変形例の構成に加えて、図３の実施例のように共用イン
ナーリード１２ａに対しディプレス処理（図中、Ｐで示
す部分）を施したことを特徴としている。このような構
造とすることにより、第５変形例で得られる放熱性の向
上や安定したワイヤボンディングの効果に加えて、前述
のように図３の第２変形例で得られるディプレスによる
効果が得られる。
【００３１】図８は本発明に係る実施例のさらに別の変
形例を示す。この例は、信号用インナーリード１４の先
端に対向する位置の共用インナーリード１２を、ハーフ
エッチング処理等により、他の部分より薄くして薄肉部
３１（斜線部）を形成したものである。このような薄肉
部３１を設けることにより、ボンディングワイヤ２６が
共用インナーリード１２をクロスオーバーして信号用イ
ンナーリード１４に接続される場合に、このボンディン
グワイヤ２６と共用インナーリード１２との接触防止が
さらに確実に達成される。その他の構成および作用効果
は前記図ｌの実施例と同様である。
【００３２】図９は図８の実施例の変形例を示す。この
例は、前記薄肉部３１を共用インナーリード１２の全長
にわたって形成した構成であり、その他の構成および作
用効果は図８の例と同様である。
【００３３】図ｌ０は、上記薄肉部３１を形成した共用
インナーリード１２を図６の実施例に適用した構成を示
す。このような構成により、放熱性の向上等図６の構成
の効果に加えてボンディングワイヤ接触防止の効果がさ
らに高められる。なお、この薄肉部３１はその他の各種
実施例における共用インナーリードに対し適用して形成
可能である。
【００３４】
【発明の効果】以上説明したように、本発明に係る樹脂
封止型半導体装置によれば、隣合うインナーリード同士
の間に配置される引き出しリードを共用インナーリード
に突設し、絶縁体を、インナーリードの先端と引き出し
リードの先端との間でインナーリードおよび引き出しリ
ードに交差させて配設し、且つ隣接するインナーリード
と引き出しリードとの間の絶縁体に、透孔を穿設したの
で、放熱性を向上させ、ワイヤボンディングの際のショ
ートの可能性を排除すると共に、絶縁体面積を必 要最小
限に小さくしてＰＫＧクラックの発生を抑止することが
できる。
【図面の簡単な説明】
【図ｌ】 本発明の一実施例としての樹脂封止型半導体
装置の構成を示す図で、（Ａ）は樹脂封止前の平面図、
（Ｂ）は（Ａ）のＡ−Ａ’線に沿った樹脂封止後の断面
図である。
【図２】 図１の実施例の第ｌ変形例の構成を示す図で
ある。
【図３】 図ｌの実施例の第２変形例の構成を示す図
で、（Ａ）は樹脂封止前の平面図、（Ｂ）は（Ａ）のＡ
−Ａ’線に沿った断面図である。
【図４】 図ｌの実施例の第３変形例の構成を示す図で
ある。
【図５】 図ｌの実施例の第４変形例の構成を示す図で
ある。
【図６】 図ｌの実施例の第５変形例の構成を示す図で
ある。
【図７】 図ｌの実施例の第６変形例の構成を示す図
で、（Ａ）は樹脂封止前の平面図、（Ｂ）は（Ａ）のＡ
−Ａ’線に沿った断面図である。
【図８】 本発明の別の実施例の構成を示す図で、
（Ａ）は樹脂封止前の平面図、（Ｂ）は（Ａ）のＡ−
Ａ’線に沿った断面図である‘
【図９】 図８の実施例の変形例の構成を示す図で、
（Ａ）は樹脂封止前の平面図、（Ｂ）は（Ａ）のＡ−
Ａ’線に沿った断面図である。
【図ｌ０】 図８の実施例の別の適用例の平面図であ
る。
【図１１】 従来形の一例としての樹脂封止型半導体装
置の構成を示す図で、（Ａ）は一部切り欠き斜視図、
（Ｂ）は（Ａ）の横断面図、（Ｃ）は樹脂封止前の分解
斜視図である。
【図１２】 図８の構成に係る問題点の説明図で、
（Ａ）は樹脂封止前の平面図、（Ｂ）は（Ａ）のＡ−
Ａ’線に沿った樹脂封止後の断面図である。
【図１３】 従来形の他の例としての樹脂封止型半導体
装置の構成を示す図である。
【符号の説明】
ｌ０…リードフレーム １２，１２ａ…共用インナーリード（バスバーインナー
リード） １４…信号用インナーリード １６…タイバー １８，１８ａ…引き出しリード ２０，２０ａ，２０ｂ…絶縁体（絶縁フィルム） ２２…半導体チップ ２４，２４ａ…ボンディングパッド ２６，２８…ボンディングワイヤ（金線） ３０…モールド樹脂 Ｐ…共用インナーリードのディプレスした部分

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップの回路
    形成面上に位置する複数の並列した信号用インナーリー
    ドおよび該インナーリード先端の外側にインナーリード
    と略直角に配置された共用インナーリードからなるリー
    ドフレームと、前記半導体チップおよび前記リードフレ
    ームの間に介在して両者を接着する絶縁体と、前記各イ
    ンナーリードと前記半導体チップとを電気的に接続する
    ボンディングワイヤと、パッケージを形成するためのモ
    ールド樹脂とからなる樹脂封止型半導体装置において、 隣合う前記インナーリード同士の間に配置される引き出
    しリードを前記共用インナーリードに突設し、 前記絶縁体を、前記インナーリードの先端と前記引き出
    しリードの先端との間で前記インナーリードおよび前記
    引き出しリードに交差させて配設し、 且つ隣接する前記インナーリードと前記引き出しリード
    との間の前記絶縁体に、透孔を穿設したことを特徴とす
    る樹脂封止型半導体装置。
JP07126493A 1993-03-05 1993-03-05 樹脂封止型半導体装置 Expired - Fee Related JP3185455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07126493A JP3185455B2 (ja) 1993-03-05 1993-03-05 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07126493A JP3185455B2 (ja) 1993-03-05 1993-03-05 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH06260592A JPH06260592A (ja) 1994-09-16
JP3185455B2 true JP3185455B2 (ja) 2001-07-09

Family

ID=13455697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07126493A Expired - Fee Related JP3185455B2 (ja) 1993-03-05 1993-03-05 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP3185455B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214933A (ja) * 1997-01-29 1998-08-11 Toshiba Corp 半導体装置とその製造方法
JP2016004887A (ja) * 2014-06-17 2016-01-12 Ｓｈマテリアル株式会社 リードフレーム、およびリードフレームの製造方法

Also Published As

Publication number Publication date
JPH06260592A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
US6756689B2 (en) Power device having multi-chip package structure
US6946722B2 (en) Multi-part lead frame with dissimilar materials
JPH08222681A (ja) 樹脂封止型半導体装置
JPH08330508A (ja) 半導体集積回路およびその製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR880014671A (ko) 수지로 충진된 반도체 장치
JPH0455341B2 (ja)
KR960005039B1 (ko) 수지밀봉형 반도체장치
JP3684434B2 (ja) チップサイズ半導体パッケージ及びその製造方法
JP3185455B2 (ja) 樹脂封止型半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JPH03280453A (ja) 半導体装置及びその製造方法
JP2518247Y2 (ja) リードフレーム
JP3406147B2 (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JP2582534B2 (ja) 半導体装置の製造方法
JP2000058738A (ja) リードフレーム及び半導体装置
JP2963952B2 (ja) 半導体装置
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム
JPH0547835A (ja) 半導体装置の実装構造
JPH06291245A (ja) 半導体装置
JPH0582701A (ja) 樹脂封止型半導体装置
JPH031551A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees