JPS6037754A - フラツトパツケ−ジ - Google Patents

フラツトパツケ−ジ

Info

Publication number
JPS6037754A
JPS6037754A JP58147012A JP14701283A JPS6037754A JP S6037754 A JPS6037754 A JP S6037754A JP 58147012 A JP58147012 A JP 58147012A JP 14701283 A JP14701283 A JP 14701283A JP S6037754 A JPS6037754 A JP S6037754A
Authority
JP
Japan
Prior art keywords
rubber
plastic
lead frame
chip
brass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58147012A
Other languages
English (en)
Inventor
Makio Goto
後藤　万亀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP58147012A priority Critical patent/JPS6037754A/ja
Publication of JPS6037754A publication Critical patent/JPS6037754A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はフラットパッケージモールド品の信頼性、特に
耐水性を向上させる構造に関するものである。
〔従来技術〕
従来、半入り体素子Ｃ以下ＩＣチップと略記）を実装す
るパソク−−ジには、セヲミツクバソケージ及びプラス
チックパッケージが利用されてきたが、セラミックは高
価であるため、ブヲスチツクが材料として一般に用いら
れてきた。
従来第１図に示す如くフラットパッケージはブラスチッ
クパッケージ措造を有していた。同し１において、１０
１はＩＣチップ、Ｊ０２はリードフレーム１，１０３け
金線、１０４はパッド、　１　（１５はブヲスチツクで
ある。
しかしながらこのようなプラスチックパッケージは、信
頼性、特に耐水性が悪いという欠点があった。
ところで、工Ｃチップ中央部には水分の影響による腐食
がなく、パッド部に腐食がみられるため水分の侵入経路
は第１図の矢印方向であると考えられる。
ここでプラスチックパッケージの耐水イてＵの悪さの原
因は、リードフレームとプラスチック部の密着性の恕さ
に起因している。
〔発明の目的〕
本発明はこの欠点を除去するもので、その目的はプラス
チツクフヲットパッケージの信頼性、特に耐水性を向上
させることに°ある。
本発明によるブヲスチツクフヲットパッケージは、ゴム
片を使うことによシプヲスチックとの密着性を向上させ
てあるとｈう特徴を持つ。
〔実施例〕
以下図面により説明する。
第２図は本発明によるセラミックフラットパッケージで
ある。
同図において、２０１け工Ｃチップ、２０２はリードフ
レーム、２０３は金線、２０４はパッド、２０５はプラ
スチック、２０６はゴム片である。
ニッケルからなるリードフレーム２０２　Ｕ、ｔｉ１ｍ
ゴム片２０６と熱加硫することにより、真中の銅とゴム
中の％ｆｔ黄の間に０％−８の結合が生じ、真鈴とゴム
は接着される。
このようにして形成されたゴム付リードフレームは、成
型時にゴムが溶融しプラスチックと接合される。
以上説明したように、リードフレームとゴム片及びゴム
片とプラスチック部は直接化学結合されているため、そ
の密着性はかなシ良いという利点がある。
このように、リードフレームとプラスチック部の密着性
を向上させることによってリードフレームとプラスチッ
クの密Ｘｉ件を向上することができ、従ってブヲスチツ
クフヲツドパッケージの欠点である耐水性の悪さが解決
され、信頼性が向上する効果を有する。
【図面の簡単な説明】
第１図は従来のフラットパッケージの断面図、第２図は
本発明のフラットパッケージの断面図である。 １０１・・工Ｃチップ　１０２・−リードフレーム　１
０３・・金線　１０４・・パッド　１０５１プヲスチツ
ク　２０１１工Ｃチツプ　２０２・・リードフレーム　
２０３１１１Ｉ−ｆ：線　２０４ｅ・パッド　２０５・
・プラスチック　２０６・・ゴム片。 以」二

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を実装するフラットパッケージにおいて、一
    部を真輸メッキされたリードフレームされ、該メッキ部
    はゴム片と接着され、該ゴム片は、プラスチック部き接
    合されていることを特徴とするフラットパッケージ。
JP58147012A 1983-08-10 1983-08-10 フラツトパツケ−ジ Pending JPS6037754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58147012A JPS6037754A (ja) 1983-08-10 1983-08-10 フラツトパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58147012A JPS6037754A (ja) 1983-08-10 1983-08-10 フラツトパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6037754A true JPS6037754A (ja) 1985-02-27

Family

ID=15420549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58147012A Pending JPS6037754A (ja) 1983-08-10 1983-08-10 フラツトパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6037754A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265845A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体装置
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5289033A (en) * 1990-04-25 1994-02-22 Sony Corporation Packaging of semiconductor chips with resin

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265845A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体装置
US5289033A (en) * 1990-04-25 1994-02-22 Sony Corporation Packaging of semiconductor chips with resin
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips

Similar Documents

Publication Publication Date Title
KR940007757Y1 (ko) 반도체 패키지
JPH11514149A (ja) 熱特性が改善された電子パッケージ
JPH01278755A (ja) リードフレームおよびこれを用いた樹脂封止型半導体装置
JPS60167454A (ja) 半導体装置
JPS6151933A (ja) 半導体装置の製法
JPS6037754A (ja) フラツトパツケ−ジ
JPH0982870A (ja) 半導体装置、リードフレーム及びその製造方法
JPS5922349A (ja) 半導体装置
JPS59154051A (ja) 半導体装置
JPH0837256A (ja) 半導体装置
JPH0334912Y2 (ja)
JPH08115941A (ja) 半導体装置
JPS63293963A (ja) 樹脂封止型半導体装置
JP2543525B2 (ja) 樹脂封止型半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPS6035552A (ja) 半導体装置
JPS6366427B2 (ja)
JPS60119765A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JPH0567069B2 (ja)
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPH03265161A (ja) 樹脂封止型半導体装置
JPH03190264A (ja) 樹脂封止型半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置