KR100215882B1 - 고체촬상소자 제조방법 - Google Patents

고체촬상소자 제조방법 Download PDF

Info

Publication number
KR100215882B1
KR100215882B1 KR1019960016466A KR19960016466A KR100215882B1 KR 100215882 B1 KR100215882 B1 KR 100215882B1 KR 1019960016466 A KR1019960016466 A KR 1019960016466A KR 19960016466 A KR19960016466 A KR 19960016466A KR 100215882 B1 KR100215882 B1 KR 100215882B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate electrode
width
vertical
gate electrodes
Prior art date
Application number
KR1019960016466A
Other languages
English (en)
Other versions
KR970077705A (ko
Inventor
김용관
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960016466A priority Critical patent/KR100215882B1/ko
Priority to US08/696,150 priority patent/US5741728A/en
Priority to JP9013236A priority patent/JP2936153B2/ja
Priority to DE19715684A priority patent/DE19715684A1/de
Publication of KR970077705A publication Critical patent/KR970077705A/ko
Application granted granted Critical
Publication of KR100215882B1 publication Critical patent/KR100215882B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 고체촬상소자에 관한 것으로서 각 폴리게이트간의 저항을 동일하게하여 전하 전송효율을 향상시키는데 적당하도록 한 고체촬상소자 제조방법을 제공하기 위한 것이다.
이를위한 본 발명의 고체촬상소자 제조방법은 기판상에 제 1 반도체층을 형성하는 스텝, 상기 제 1 반도체층상에 제 1 농도를 갖는 불순물 이온을 주입하는 스텝, 상기 제 1 반도체층을 패터닝하여 제 1 폭을 갖는 복수개의 제 1 게이트 전극라인들을 일정간격을 두고 형성하는 스텝, 상기 제 1 게이트 전극라인들과 기판의 노출된 전표면상에 제 2 반도체층을 형성하는 스텝, 상기 제 2 반도체층에 제 2 농도를 갖는 불순물 이온을 주입하는 스텝, 상기 제 2 반도체층을 패터닝하여 제 2 폭을 갖는 제 2 게이트 전극라인들을 제 1 게이트 전극라인들 사이에 형성하는 스텝으로 구비된다.

Description

고체촬상소자 제조방법
제 1 도 (a)는 종래 고체촬상소자의 레이아웃도
(b)는 A-A' 선에 따른 단면도
제 2 도는 제 1 도 (a)의 B-B' 선에 따른 단면도
제 3 도 (a) 내지 (d)는 제 1 도 (a)의 B-B' 선에 따른 본 발명의 고체촬상소자 제조 방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : VCCD영역 32 : HCCD영역
33 : VCCD-HCCD인터페이스영역 34 : 제 1 절연층
35 : 제 1 반도체층 35a : 제 1 수직 게이트전극
35b : 제 1 수평 게이트전극 36 : 베리어 마스크
37 : 제 2 절연층 38 : 제 2 반도체층
38a : 제 2 수직 게이트전극 38b : 제 2 수평 게이트전극
본 발명은 고체촬상소자에 관한 것으로 특히, 전하 전송효율을 향상시키는데 적당하도록 한 고체촬상소자 제조방법에 관한 것이다.
일반적으로 고체촬상소자는 매트릭스(Matrix) 형태로 배열되어 빛 형태의 영상을 전기적인 신호전하들로 출력하는 복수개의 포토 다이오드(PD)들과, 포토 다이오드(PD)들에서 생성된 영상신호 전하들을 수직방향으로 전송하는 복수개의 수직 전하전송 영역(VCCD)들과, 수직 전하전송 영역들의 출력단에 형성되어 수직 전하전송 영역들로 부터 전송된 영상신호 전하를 출력단을 향해 수평방향으로 전송하는 수평 전하전송 영역(HCCD)과, 수평 전하전송 영역의 출력단에 형성되어 전송된 영상신호 전하를 센싱하여 전기적인 신호로 출력하는 센싱앰프(SA)를 포함하여 구성된다.
이하 첨부된 도면을 참조하여 종래 고체촬상소자를 설명하면 다음과 같다.
제 1 도 (a)는 종래 고체촬상소자의 레이아웃도이고 제 1 도 (b)는 제 1 도의 A-A' 선에 따른 단면도이다.
먼저, 제 1 도 (a)에서와 같이 P도전형의 기판이 마련되고 기판의 표면내에는 복수개의 포토 다이오드(PD)들과 각각의 포토 다이오드에서 생성된 영상신호 전하를 수직방향으로 전송하는 복수개의 수직 전하전송 영역(VCCD)들과 수직 전하전송 영역들의 출력단에 하나의 수평 전하전송 영역(HCCD)이 형성되어진다. 그리고 기판상에는 다음과 같이 복수개의 각 게이트들이 형성된다.
먼저, 수직 전하전송 영역들상에는 각각의 포토 다이오드들에서 생성된 영상신호 전하들을 출력단을 향해 순차적으로 전송하기 위한 복수개의 제 1 수직 폴리게이트들(1), 제 2 수직 폴리게이트들(2)이 반복적으로 형성된다.
이때 각 제 2 수직 폴리게이트(2)들은 일측이 해당하는 라인의 포토 다이오드들과 부분적으로 겹치게 구성되어 트랜스퍼 게이트(Transfer Gate)로 이용된다.
즉, 포토 다이오드들에서 생성된 영상신호 전하들을 수직전하 전송영역들로 트랜스퍼 시키는 역활을 하게된다.
상기와 같이 수직 전하전송 영역들상에 반복적으로 형성된 제 1, 제 2 수직 폴리게이트(1)(2)들에는 4개의 수직클럭신호들(Vφ1, Vφ2, Vφ3, Vφ4)이 교대로 인가되어 순차적으로 영상신호 전하들을 수직방향으로 전송하게 된다.
즉, 4 페이저 클럭킹(4-Phase Clocking)으로 영상신호 전하들의 트랜스퍼 동작이 이루어진다.
그리고 수평 전하전송 영역상에는 2 페이저 클럭킹으로 수직 전하전송 영역들에서 전송되는 영상신호 전하들을 전기적인 영상신호들로 변환하여 출력하는 센싱앰프로 전송하기 위한 제 1, 제 2 수평 폴리게이트(1a)(2a)가 구성된다.
수평 전하전송 영역상에 형성된 복수개의 제 1, 제 2 수평 폴리게이트(1a)(2a)에는 Hφ1, Hφ2, 의 클럭이 교대로 인가되어 순차적으로 영상신호 전하들을 트랜스퍼하게 된다.
이와같이 구성된 종래 고체촬상소자는 제 1 도 (b)에 도시한 바와같이 각각의 화소영역에서 생성된 영상신호 전하가 Vφ1, Vφ2, Vφ3, Vφ4의 클럭에 의해 포텐셜 레벨이 변화되어 수직방향으로 전송되고 상기의 영상신호 전하는 다시 Hφ1, Hφ2의 클럭에 의해 플로우팅 게이트 영역(Floating Gate Region)으로 전송되어 센싱앰프를 거쳐 아날로그 신호로 변환되어 출력된다.
이때 포토 다이오드들의 영상신호 전하들을 VCCD영역들로 전송하기 위해서는 트랜스퍼 게이트에 높은전압을 인가한다.
제 1 도 (b)는 제 1 도의 A-A' 선에 따른 단면도로서 제 1 수직 폴리게이트와 제 2 수직 폴리게이트의 폭이 서로 다르게 형성되어 있음을 나타내었다.
즉 제 1 도 (b)에 도시한 바와같이 제 1 수직 폴리게이트(1)와 제 2 수직 폴리게이트(2)와의 폭이 서로 다르게 형성되어 있으므로 상기 제 1 수직 폴리게이트(1)와 제 2 수직 폴리게이트(2)의 도핑농도가 서로 동일할 경우 제 1 수직 폴리게이트(1)와 제 2 수직 폴리게이트(2)의 저항이 서로 다르게된다.
다시말해서 동일한 도핑농도일 경우 제 2 수직 폴리게이트(2) 보다 넓은 폭을 갖는 제 1 수직 폴리게이트(1)의 저항은 제 2 수직 폴리게이트(2)의 저항보다 낮은 저항값을 갖는다.
이때 수평 전하전송영역(HCCD)상의 제 1 수평 폴리게이트(1a)과 제 2 수평 폴리게이트(2a)의 폭은 서로 동일하게 패터닝 하므로 불순물 도핑농도가 서로 동일할 경우 문제가 되지 않는다.
그러나 상기와 같은 종래 고체촬상소자 제조방법은 제 1 수직 폴리게이트와 제 2 수직 폴리게이트의 패턴폭이 서로 다른데도 불구하고 동일한 도핑농도를 갖으므로 제 1, 제 2 수직 폴리게이트의 저항값이 서로 다르게된다. 이로인해 수직 전하전송영역들의 전하전송 효율(CTE)이 감소하게 되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 제 1, 제 2 수직 폴리게이트의 패턴 폭에 따라 도핑농도를 서로 달리하여 저항값을 동일하게하고 이로인해 전하전송 효율을 향상시키는데 적당한 고체촬상소자 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 고체촬상소자 제조방법은 기판상에 제 1 반도체층을 형성하는 스텝, 상기 제 1 반도체층상에 제 1 농도를 갖는 불순물 이온을 주입하는 스텝, 상기 제 1 반도체층을 패터닝하여 제 1 폭을 갖는 복수개의 제 1 게이트 전극라인들을 일정간격을 두고 형성하는 스텝, 상기 제 1 게이트 전극라인들과 기판의 노출된 전 표면상에 제 2 반도체층을 형성하는 스텝, 상기 제 2 반도체층에 제 2 농도를 갖는 불순물 이온을 주입하는 스텝, 상기 제 2 반도체층을 패터닝하여 제 2 폭을 갖는 제 2 게이트 전극라인들을 제 1 게이트 전극라인들 사이에 형성하는 스텝으로 구비된다.
이때 제 1, 제 2 게이트 전극라인들의 폭이 각각 동일할 경우에는 불순물의 도핑농도를 동일하게 한다.
또한 불순물의 도핑농도는 불순물주입을 선택적으로 실시하여 조절하며 넓은 폭을 갖는 게이트 전극라인들은 상대적으로 좁은 폭을 갖는 게이트 전극라인들에 비해 불순물 도핑농도가 높다.
그리고 제 1 폭은 제 2 폭 보다 작고 제 1 농도가 제 2 농도 보다 작다.
한편 기판과 제 1 게이트 전극라인들을 절연시키기 위해 제 1 절연층을 형성하고 상기 제 1 게이트 전극라인들과 제 2 게이트 전극라인들과 절연시키기 위해 제 2 절연층을 형성한다.
이하 첨부된 도면을 참조하여 본 발명의 고체촬상소자 제조방법을 상세히 설명하면 다음과 같다.
제 2 도는 제 1 도의 B-B' 선에 따른 단면도로서 VCCD영역과 HCCD영역 그리고 VCCD-HCCD 인터페이스영역위에 형성된 제 1 폴리게이트(21)와 제 2 폴리게이트(22)를 나타내었다.
제 3 도 (a) 내지 (d)는 제 1 도의 B-B' 선에 따른 본 발명의 고체촬상소자의 제조방법을 나타낸 공정단면도이다.
즉, 본 발명의 고체촬상소자 제조방법은 기판의 표면내에 복수개의 VCCD영역들, HCCD영역 그리고 VCCD-HCCD영역 사이의 인터페이스영역을 형성하는 스텝, 상기 기판의 전 표면상에 제 1 절연층과 제 1 반도체층을 형성하는 스텝, 상기 제 1 반도체층 전면에 1차 불순물 도핑을 실시하는 스텝, 상기 HCCD영역에 해당하는 제 1 반도체층에만 2차 불순물 도핑을 실시하고 상기 제 1 반도체층을 패터닝하여 복수개의 제 1 수직게이트 전극라인들과 복수개의 제 1 수평게이트 전극라인들을 형성하는 스텝, 상기 제 1 절연층과 상기 게이트전극라인들의 노출된 전표면상에 제 2 절연층과 제 2 반도체층을 차례로 형성하고 3차 불순물 도핑을 실시하는 스텝, 상기 제 2 반도체층을 패터닝하여 상기 제 1 수직게이트 전극라인들 사이에 제 1 수직게이트 전극라인 보다 큰 폭을 갖는 제 2 수직 게이트 전극라인들을, 그리고 제 1 수평게이트 전극들 사이에 제 2 수평게이트 전극들을 형성하는 스텝으로 구비된다.
이를 제 3 도 (a) 내지 (d)를 참조하여 상세히 설명하면 다음과 같다.
제 3 도 (a)에 도시한 바와같이 수직 전하전송영역(VCCD)(31)과 수평 전하전송영역(HCCD)(32)과 그리고 수직 전하전송영역(31)과 수평 전하전송영역(32)과의 인터페이스영역(33)이 형성된 기판상에 제 1 절연층(34)을 형성한다.
그리고 제 1 절연층(34)상부에 제 1 반도체층(35)을 형성한 후 전면에 1차 불순물 도핑을 실시한다.
이때 제 1 반도체층(35)은 제 1 폴리게이트로 사용된다.
이어 제 3 도 (b)에 도시한 바와같이 1차 불순물 도핑된 제 1 반도체층(35)에서 HCCD영역(32)의 제 1 반도체층(35)을 노출시킨다.
이때 HCCD영역(32)상의 제 1 반도체층(35)의 노출은 베리어 마스크(Barrier Mask)(36)를 이용한다.
노출된 HCCD영역(32)상의 제 1 반도체층(35)에 2차 불순물 도핑을 실시한다.
따라서 VCCD영역(31)상의 제 1 반도체층(35)과 HCCD영역(32)의 제 1 반도체층(35)에 주입된 불순물의 도핑농도는 서로 다르다.
이어서 제 3 도 (c)에 도시한 바와같이 2차 불순물 도핑을 완료한 후 VCCD영역(31)을 포함한 HCCD영역(32)상의 제 1 반도체층(35)을 패터닝하여 복수개의 제 1 수직 폴리게이트라인들(35a)과 복수개의 제 1 수평 폴리게이트라인(35b)들을 형성한다.
그리고 VCCD영역(31) 및 HCCD영역(32)을 포함한 전면에 제 2 절연층(37)과 제 2 반도체층(38)을 차례로 형성한다.
이어 전면에 형성된 제 2 반도체층(38)에 3차 불순물 도핑을 실시한다.
이때 제 2 반도체층(38)은 제 2 폴리게이트라인으로 사용한다.
또한 제 2 반도체층(38)에 실시된 3차 불순물의 도핑농도는 이전에 실시된 1차 불순물 도핑농도와 2차 불순물 도핑농도와의 합과 동일한 도핑농도를 갖는다.
따라서 HCCD영역(32)상의 제 1 반도체층(35)의 불순물 도핑농도와 제 2 반도체층(38)의 불순물 도핑농도는 서로 동일하다.
그리고 VCCD영역(31)상측의 제 1 반도체층(35)의 불순물 도핑농도와 제 2 반도체층(38)의 불순물 도핑농도는 서로 다르다.
또한 HCCD영역(32) 상측의 제 2 반도체층(38)의 불순물 도핑농도는 VCCD영역(31)상측의 제 2 반도체층(38)의 불순물 도핑농도와 동일하다.
이어서 제 3 도 (d)에 도시한 바와같이 제 2 반도체층(38)과 제 2 절연층(37)을 패터닝하여 상기 제 1 수직 폴리게이트라인(35a) 사이에 제 2 수직 폴리게이트라인(38a)들을 형성하고 제 1 수평 폴리게이트라인(35b) 사이에 제 2 수평 폴리게이트라인(38b)들을 형성한다.
이때 제 2 수직 폴리게이트라인(38a)의 폭은 제 1 수직 폴리게이트라인(35a)의 폭 보다 작게 패터닝하고 제 2 수평 폴리게이트라인(38b)의 폭은 제 1 수평 폴리게이트라인(35b)의 폭과 동일하게 패터닝한다.
그리고 제 1, 제 2 절연층(34, 37)은 산화물, 질화물 중 어느 하나를 사용한다.
이상 상술한 바와같이 본 발명의 고체촬상소자 제조방법은 다음과 같은 효과가 있다.
VCCD영역을 포함한 HCCD영역상의 폴리게이트Ⅰ과 폴리게이트Ⅱ의 폭에 따라 각각의 불순물 도핑농도를 다르게 하므로 폴리게이트Ⅰ과 폴리게이트Ⅱ의 도핑농도 및 폭에 따른 저항값이 동일하므로 전하전송 효율을 향상시킨다.

Claims (10)

  1. 고체촬상소자의 구성요소인 수직 전하전송 영역의 형성 공정에 있어서, 기판상에 제 1 반도체층을 형성하는 스텝;
    상기 제 1 반도체층상에 제 1 농도를 갖는 불순물 이온을 주입하는 스텝;
    상기 제 1 반도체층을 패터닝하여 제 1 폭을 갖는 복수개의 제 1 게이트전극들을 일정간격을 두고 형성하는 스텝;
    상기 제 1 게이트전극들과 기판의 노출된 전표면상에 제 2 반도체층을 형성하는 스텝;
    상기 제 2 반도체층에 상기 제 1 농도보다 큰 제 2 농도를 갖는 불순물 이온을 주입하는 스텝; 상기 제 2 반도체층을 패터닝하여 상기 제 1 폭보다 작은 제 2 폭을 갖는 제 2 게이트전극들을 제 1 게이트전극들 사이에 형성하는 스텝을 포함하여 구비됨을 특징으로 하는 고체촬상소자 제조방법.
  2. 제 1 항에 있어서, 상기 제 1, 제 2 반도체층의 물질은 폴리실리콘임을 특징으로 하는 고체촬상소자 제조방법.
  3. 기판의 표면내에 복수개의 VCCD영역들, HCCD영역 그리고 VCCD-HCCD영역 사이의 인터페이스영역을 형성하는 제 1 스텝; 상기 기판의 전표면상에 제 1 절연층과 제 1 반도체층을 형성하는 제 2 스텝; 상기 제 1 반도체층 전면에 1차 불순물 도핑을 실시하는 제 3 스텝; 상기 HCCD영역에 해당하는 제 1 반도체층에만 2차 불순물 도핑을 실시한 후 상기 HCCD영역과 VCCD영역의 제 1 반도체층을 패터닝하여 상기 복수개의 제 1 수직 게이트전극들과 복수개의 제 1 수평 게이트전극들을 형성하는 제 4 스텝; 상기 제 1 절연층과 상기 게이트전극들의 노출된 전표면상에 제 2 절연층과 제 2 반도체층을 차례로 형성하고 3차 불순물 도핑을 실시하는 제 5 스텝; 상기 제 2 반도체층을 패터닝하여 상기 제 1 수직 게이트전극들 사이에 제 1 수직 게이트전극 보다 작은 폭을 갖는 제 2 수직 게이트전극들을, 그리고 제 1 수평 게이트 전극들 사이에 제 1 수평 게이트전극과 동일한 폭을 갖는 제 2 수평 게이트전극들을 형성하는 제 6 스텝을 구비됨을 특징으로 하는 고체촬상소자 제조방법.
  4. 제 3 항에 있어서, 상기 게이트전극들의 물질은 폴리실리콘임을 특징으로 하는 고체촬상소자 제조방법.
  5. 제 3 항에 있어서, 1차로 도핑되는 불순물의 농도와 2차로 도핑되는 불순물의 농도와의 합은 3차로 도핑되는 불순물의 농도와 동일함을 특징으로 하는 고체촬상소자 제조방법.
  6. 제 3 항에 있어서,
    HCCD영역 상측의 제 1 반도체층의 불순물 도핑농도와 제 2 반도체층의 불순물 도핑농도는 서로 동일함을 특징으로 하는 고체촬상소자 제조방법.
  7. 제 3 항에 있어서,
    제 1 수직 게이트전극에 주입된 불순물의 도핑농도와 제 2 수직 게이트전극에 주입된 불순물의 도핑농도는 서로 동일하지 않음을 특징으로 하는 고체촬상소자 제조방법.
  8. 제 3 항에 있어서, 제 4 스텝은 1차 불순물 도핑이 완료된 제 1 반도체층상에서 이온주입용 마스크를 이용하여 HCCD영역만을 노출시키는 스텝; 상기 노출된 HCCD영역상의 제 1 반도체층에 2차 불순물 도핑을 실시하는 스텝; 상기 제 1 반도체층을 패터닝하는 스텝이 더 구비됨을 특징으로 하는 고체촬상소자 제조방법.
  9. 제 3 항에 있어서, 제 2 수직 게이트전극의 폭은 제 1 수직 게이트전극의 폭 보다 작게 패터닝함을 특징으로 하는 고체촬상소자 제조방법.
  10. 제 3 항에 있어서, 제 1 수평 게이트전극의 폭은 제 1 수평 게이트전극의 폭과 동일하게 패터닝함을 특징으로 하는 고체촬상소자 제조방법.
KR1019960016466A 1996-05-16 1996-05-16 고체촬상소자 제조방법 KR100215882B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960016466A KR100215882B1 (ko) 1996-05-16 1996-05-16 고체촬상소자 제조방법
US08/696,150 US5741728A (en) 1996-05-16 1996-08-13 Method for manufacturing charge-coupled device with polygates having the same resistances
JP9013236A JP2936153B2 (ja) 1996-05-16 1997-01-10 固体撮像素子の製造方法
DE19715684A DE19715684A1 (de) 1996-05-16 1997-04-15 Verfahren zum Herstellen eines ladungsgekoppelten Bauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016466A KR100215882B1 (ko) 1996-05-16 1996-05-16 고체촬상소자 제조방법

Publications (2)

Publication Number Publication Date
KR970077705A KR970077705A (ko) 1997-12-12
KR100215882B1 true KR100215882B1 (ko) 1999-08-16

Family

ID=19458923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016466A KR100215882B1 (ko) 1996-05-16 1996-05-16 고체촬상소자 제조방법

Country Status (4)

Country Link
US (1) US5741728A (ko)
JP (1) JP2936153B2 (ko)
KR (1) KR100215882B1 (ko)
DE (1) DE19715684A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011137B2 (ja) * 1997-06-27 2000-02-21 日本電気株式会社 電荷転送装置およびその製造方法
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP4348644B2 (ja) * 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501339A (nl) * 1985-05-10 1986-12-01 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
KR940010932B1 (ko) * 1991-12-23 1994-11-19 금성일렉트론주식회사 Ccd영상소자 제조방법
KR950013435B1 (ko) * 1992-05-22 1995-11-08 삼성전자주식회사 정상상 및 거울상을 위한 고체촬영소자
KR0136933B1 (ko) * 1994-05-21 1998-04-24 문정환 씨씨디(ccd) 영상소자 및 제조방법

Also Published As

Publication number Publication date
KR970077705A (ko) 1997-12-12
DE19715684A1 (de) 1997-11-20
JP2936153B2 (ja) 1999-08-23
JPH1022492A (ja) 1998-01-23
US5741728A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
KR100215882B1 (ko) 고체촬상소자 제조방법
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
KR100282424B1 (ko) 수평전하 전송소자 및 그의 제조방법
CN100527429C (zh) Cmos图像传感器及其制造方法
KR100259086B1 (ko) 고체촬상소자 및 이의 제조방법
CN100499149C (zh) Cmos图像传感器及其制造方法
KR100259084B1 (ko) 고체촬상소자및이의제조방법
US5986295A (en) Charge coupled device
KR100263467B1 (ko) 고체촬상소자 및 그의 제조방법
KR100259064B1 (ko) Ccd 영상소자 제조방법
KR100359767B1 (ko) 고체촬상소자의 제조 방법
KR100290883B1 (ko) 고체촬상소자의제조방법
KR0140634B1 (ko) 고체촬상소자의 제조방법
JPH03259570A (ja) 電荷転送素子およびその製造方法
JP3156779B2 (ja) 電荷転送素子及びその製造方法
JPH04207077A (ja) 固体撮像素子の製造方法
KR0172836B1 (ko) 씨씨디 영상소자의 제조방법
JP3076415B2 (ja) 固体撮像装置の製造方法
KR19990080799A (ko) 고체촬상소자
KR100724144B1 (ko) 고체촬상소자의 제조방법
KR100459209B1 (ko) 고체촬상소자 및 그의 제조방법
KR20010003830A (ko) 고체 촬상 소자 및 그 제조방법
KR100728471B1 (ko) 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법
JPH06181225A (ja) 信号電荷伝送装置
JP2000236082A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee