JPH06181225A - 信号電荷伝送装置 - Google Patents
信号電荷伝送装置Info
- Publication number
- JPH06181225A JPH06181225A JP5165012A JP16501293A JPH06181225A JP H06181225 A JPH06181225 A JP H06181225A JP 5165012 A JP5165012 A JP 5165012A JP 16501293 A JP16501293 A JP 16501293A JP H06181225 A JPH06181225 A JP H06181225A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- charge transmission
- electrodes
- signal
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000003389 potentiating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 電荷電送の効率の高い高速動作用信号電荷電
送装置を提供することにある。 【構成】 基板に形成される第１導電型ウェル（ｗｅｌ
ｌ）１と、前記ウェル１の上側部位に形成される第２導
電型チャネル領域と、前記チャネル領域の上側に形成さ
れるゲート絶縁膜２と、前記ゲート絶縁膜２上に一定間
隔をおいて複数の第２導電型の第１電荷伝送電極３と、
前記ゲート絶縁膜２上の第１電荷伝送電極３の間に第１
電荷伝送電極３と離して形成される複数の第１導電型の
第２電荷伝送電極４と、を含む。
送装置を提供することにある。 【構成】 基板に形成される第１導電型ウェル（ｗｅｌ
ｌ）１と、前記ウェル１の上側部位に形成される第２導
電型チャネル領域と、前記チャネル領域の上側に形成さ
れるゲート絶縁膜２と、前記ゲート絶縁膜２上に一定間
隔をおいて複数の第２導電型の第１電荷伝送電極３と、
前記ゲート絶縁膜２上の第１電荷伝送電極３の間に第１
電荷伝送電極３と離して形成される複数の第１導電型の
第２電荷伝送電極４と、を含む。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像デバイス（Ｃ
ＣＤ）映像素子に関し、特に高速に動作することができ
る水平方向信号電荷伝送装置に関する。
ＣＤ）映像素子に関し、特に高速に動作することができ
る水平方向信号電荷伝送装置に関する。
【０００２】
【従来の技術】一般に、ＣＣＤ映像素子はシリコンのよ
うな半導体基板に光の信号を電気的信号に切り換える複
数の光電切換素子（ホトダイオード）をマトリックス形
態で配列して映像信号電荷を生成する光電切換領域と、
光電切換素子間に垂直方向に形成され、かつ一定間隔を
おいて一方向に配列されて光電切換素子により生成され
た映像信号電荷を垂直方向に伝送するための垂直方向信
号電荷電送装置（Ｖｅｒｔｉｃａｌ ＣＣＤ）と、前記
垂直電荷電送装置（Ｖｅｒｔｉｃａｌ ＶＣＣＤ）によ
り伝送された映像信号電荷を水平方向に伝送するために
垂直電荷電送装置ＶＣＣＤの出力側に形成された水平方
向信号電荷電送装置ＨＣＣＤと、水平方向信号電荷電送
装置ＨＣＣＤの出力端から伝送された映像信号をセンシ
ングするためのセンシングアンプとからなる固体撮像素
子である。
うな半導体基板に光の信号を電気的信号に切り換える複
数の光電切換素子（ホトダイオード）をマトリックス形
態で配列して映像信号電荷を生成する光電切換領域と、
光電切換素子間に垂直方向に形成され、かつ一定間隔を
おいて一方向に配列されて光電切換素子により生成され
た映像信号電荷を垂直方向に伝送するための垂直方向信
号電荷電送装置（Ｖｅｒｔｉｃａｌ ＣＣＤ）と、前記
垂直電荷電送装置（Ｖｅｒｔｉｃａｌ ＶＣＣＤ）によ
り伝送された映像信号電荷を水平方向に伝送するために
垂直電荷電送装置ＶＣＣＤの出力側に形成された水平方
向信号電荷電送装置ＨＣＣＤと、水平方向信号電荷電送
装置ＨＣＣＤの出力端から伝送された映像信号をセンシ
ングするためのセンシングアンプとからなる固体撮像素
子である。
【０００３】このようなＣＣＤ映像素子中、従来の水平
方向信号電荷電送装置ＨＣＣＤを添付された図面を参照
して説明する。図１（ａ）は従来の水平方向の信号電荷
電送装置の構造を示す断面図であり、図１（ｂ）は図１
（ａ）によるポテンシャルプロフィール（Ｐｏｔｅｎｔ
ｉａｌｐｒｏｆｉｌｅ）を示すものであり、図１（ｃ）
は図１（ａ）による信号電荷伝送装置のためのクロック
タイミング図である。水平方向信号電荷電送装置の構造
は、図１（ａ）のようにｎ型シリコン基板のｐ型ウェル
１内の表面に信号電荷を伝送するためのｎ型ＢＣＣＤ
（ＢｕｒｉｅｄＣＣＤ）５が形成され、ｎ型ＢＣＣＤ５
上に絶縁膜２が形成される。
方向信号電荷電送装置ＨＣＣＤを添付された図面を参照
して説明する。図１（ａ）は従来の水平方向の信号電荷
電送装置の構造を示す断面図であり、図１（ｂ）は図１
（ａ）によるポテンシャルプロフィール（Ｐｏｔｅｎｔ
ｉａｌｐｒｏｆｉｌｅ）を示すものであり、図１（ｃ）
は図１（ａ）による信号電荷伝送装置のためのクロック
タイミング図である。水平方向信号電荷電送装置の構造
は、図１（ａ）のようにｎ型シリコン基板のｐ型ウェル
１内の表面に信号電荷を伝送するためのｎ型ＢＣＣＤ
（ＢｕｒｉｅｄＣＣＤ）５が形成され、ｎ型ＢＣＣＤ５
上に絶縁膜２が形成される。
【０００４】前記絶縁膜２上に図１（ｃ）のようなクロ
ック信号を印加するための第１電荷伝送電極３が所定間
隔をおいて複数形成され、第１電荷伝送電極３の間に第
１電荷伝送電極３とは絶縁膜２ａで離して第２電荷伝送
電極４が形成されている。この第１電荷伝送電極３と第
２電荷伝送電極４を一対としてクロック信号Ｈφ1 ，Ｈ
φ2 が交互に印加されるようになっている。ここで、第
２電荷伝送電極４の下方のＢＣＣＤ領域５には、第２電
荷伝送電極４を形成する前に第１電荷伝送電極３をマス
クとして用いたｐ型イオン注入を施して低濃度のｎ型層
である障壁層（ｂａｒｒｉｅｒ）６が形成される。
ック信号を印加するための第１電荷伝送電極３が所定間
隔をおいて複数形成され、第１電荷伝送電極３の間に第
１電荷伝送電極３とは絶縁膜２ａで離して第２電荷伝送
電極４が形成されている。この第１電荷伝送電極３と第
２電荷伝送電極４を一対としてクロック信号Ｈφ1 ，Ｈ
φ2 が交互に印加されるようになっている。ここで、第
２電荷伝送電極４の下方のＢＣＣＤ領域５には、第２電
荷伝送電極４を形成する前に第１電荷伝送電極３をマス
クとして用いたｐ型イオン注入を施して低濃度のｎ型層
である障壁層（ｂａｒｒｉｅｒ）６が形成される。
【０００５】このように構成された従来の水平方向信号
電荷電送装置の動作は次の通りである。図１（ｃ）に示
すように、クロック信号Ｈφ1 ，Ｈφ2 が互に反転され
て印加される時、図１（ｂ）に示すようにポテンシャル
が段差を持つので、電荷は移動される。すなわち、第１
電荷伝送電極３および第２電荷伝送電極４に、クロック
信号Ｈφ1 ，Ｈφ2 のいずれかが同時に印加されると第
２電荷伝送電極４下方のＢＣＣＤ領域５に障壁層６が形
成されているので、ＨＣＣＤはポテンシャル段差を持
つ。クロック信号Ｈφ1 ，Ｈφ2 が繰り返されると、一
方向へ信号電荷が伝送される。
電荷電送装置の動作は次の通りである。図１（ｃ）に示
すように、クロック信号Ｈφ1 ，Ｈφ2 が互に反転され
て印加される時、図１（ｂ）に示すようにポテンシャル
が段差を持つので、電荷は移動される。すなわち、第１
電荷伝送電極３および第２電荷伝送電極４に、クロック
信号Ｈφ1 ，Ｈφ2 のいずれかが同時に印加されると第
２電荷伝送電極４下方のＢＣＣＤ領域５に障壁層６が形
成されているので、ＨＣＣＤはポテンシャル段差を持
つ。クロック信号Ｈφ1 ，Ｈφ2 が繰り返されると、一
方向へ信号電荷が伝送される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
水平方向信号電荷電送装置は、ＢＣＣＤチャネル領域５
に、不純物を注入して電荷電送領域のポテンシャル段差
を持つように障壁層６を形成しているので、電荷が伝達
される時、その追加イオンの注入により生じるトラップ
（Ｔｒａｐ）により、電荷が捕らえられる可能性が高く
なり、高速に動作する信号電荷電送装置においては電荷
電送の効率が低下する虞がある。
水平方向信号電荷電送装置は、ＢＣＣＤチャネル領域５
に、不純物を注入して電荷電送領域のポテンシャル段差
を持つように障壁層６を形成しているので、電荷が伝達
される時、その追加イオンの注入により生じるトラップ
（Ｔｒａｐ）により、電荷が捕らえられる可能性が高く
なり、高速に動作する信号電荷電送装置においては電荷
電送の効率が低下する虞がある。
【０００７】
【課題を解決するための手段】本発明の目的は、このよ
うな問題点を解消するために提案するもので、電荷電送
の効率の高い高速動作用信号電荷電送装置を提供するこ
とにある。上記の目的を達成するために、本発明によれ
ば、第１導電型ウェル（ｗｅｌｌ）の上側部位に形成さ
れる第２導電型チャネル領域と、チャネル領域の上側に
形成されるゲート絶縁膜と、ゲート絶縁膜上に一定間隔
をおいて形成される複数の第２導電型の第１電荷伝送電
極と、第１電荷伝送電極の間に第２電荷伝送電極とは離
して形成される複数の第１導電型の第２電荷伝送電極と
からなる信号電荷伝送装置である。
うな問題点を解消するために提案するもので、電荷電送
の効率の高い高速動作用信号電荷電送装置を提供するこ
とにある。上記の目的を達成するために、本発明によれ
ば、第１導電型ウェル（ｗｅｌｌ）の上側部位に形成さ
れる第２導電型チャネル領域と、チャネル領域の上側に
形成されるゲート絶縁膜と、ゲート絶縁膜上に一定間隔
をおいて形成される複数の第２導電型の第１電荷伝送電
極と、第１電荷伝送電極の間に第２電荷伝送電極とは離
して形成される複数の第１導電型の第２電荷伝送電極と
からなる信号電荷伝送装置である。
【０００８】
【実施例】本発明は、ＢＣＣＤチャネル領域にポテンシ
ャル段差を形成するための不純物を注入せず、チャネル
上の第１電荷伝送電極と第２電荷伝送電極のドーピング
タイプ（ｄｏｐｉｎｇ ｔｙｐｅ）を互いに異なるよう
に構成して同一のパルス信号を印加してもＢＣＣＤチャ
ネルがドーピングタイプにより段差を有するようにした
もので、これを添付図面を参照して詳細に説明する。
ャル段差を形成するための不純物を注入せず、チャネル
上の第１電荷伝送電極と第２電荷伝送電極のドーピング
タイプ（ｄｏｐｉｎｇ ｔｙｐｅ）を互いに異なるよう
に構成して同一のパルス信号を印加してもＢＣＣＤチャ
ネルがドーピングタイプにより段差を有するようにした
もので、これを添付図面を参照して詳細に説明する。
【０００９】図２（ａ）は本発明の水平方向の信号電荷
伝送装置の構造を示す断面図であり、図２（ｂ）は図２
（ａ）によるポテンシャルプロフィール（Ｐｏｔｅｎｔ
ｉａｌ ｐｒｏｆｉｌｅ）を示すものであり、図２
（ｃ）は図１（ａ）による信号電荷伝送装置のためのク
ロックタイミング図である。本発明の水平方向の信号電
荷伝送装置の構造は、図２（ａ）に示すように、ｎ型シ
リコン基板上に形成されるｐ型ウェル１と、ｐ型ウェル
１内の表面に信号電荷を伝送するために形成されるｎ型
でドーピングされたＢＣＣＤチャネル領域５と、ＢＣＣ
Ｄチャネル領域５上に形成されるゲート絶縁膜２と、ゲ
ート絶縁膜２上に図２（ｃ）に示すようなクロック信号
を印加するために一定間隔をおいて形成される第１電荷
伝送電極３と、第１電荷伝送電極３の間に絶縁膜２ａに
よって第１電荷伝送電極３と離されてｐ型ポリシリコン
で形成される第２電荷伝送電極４とからなる構造であ
る。もちろん、ここで第１電荷伝送電極３と第２電荷伝
送電極４を一対としてクロック信号Ｈφ1 ，Ｈφ2 が互
に印加される。
伝送装置の構造を示す断面図であり、図２（ｂ）は図２
（ａ）によるポテンシャルプロフィール（Ｐｏｔｅｎｔ
ｉａｌ ｐｒｏｆｉｌｅ）を示すものであり、図２
（ｃ）は図１（ａ）による信号電荷伝送装置のためのク
ロックタイミング図である。本発明の水平方向の信号電
荷伝送装置の構造は、図２（ａ）に示すように、ｎ型シ
リコン基板上に形成されるｐ型ウェル１と、ｐ型ウェル
１内の表面に信号電荷を伝送するために形成されるｎ型
でドーピングされたＢＣＣＤチャネル領域５と、ＢＣＣ
Ｄチャネル領域５上に形成されるゲート絶縁膜２と、ゲ
ート絶縁膜２上に図２（ｃ）に示すようなクロック信号
を印加するために一定間隔をおいて形成される第１電荷
伝送電極３と、第１電荷伝送電極３の間に絶縁膜２ａに
よって第１電荷伝送電極３と離されてｐ型ポリシリコン
で形成される第２電荷伝送電極４とからなる構造であ
る。もちろん、ここで第１電荷伝送電極３と第２電荷伝
送電極４を一対としてクロック信号Ｈφ1 ，Ｈφ2 が互
に印加される。
【００１０】このように構成された本発明の水平方向の
信号電荷伝送装置の製造方法は、ｎ型シリコン基板にｐ
型不純物（Ｂ+ ）イオン注入により、ｐ型ウェル１を形
成し、ｐ型ウェル１の表面にｐ型不純物（Ｐ+ ）イオン
注入によりＢＣＣＤチャネル領域５を形成する。ＢＣＣ
Ｄチャネル領域５上に酸化膜としてゲート絶縁膜２を形
成し、ゲート絶縁膜２上にｎ型ポリシリコンを蒸着して
ホトエッチング工程により所定間隔をおいてｎ型ポリシ
リコンを除去して第１電荷伝送電極３をパターニングす
る。
信号電荷伝送装置の製造方法は、ｎ型シリコン基板にｐ
型不純物（Ｂ+ ）イオン注入により、ｐ型ウェル１を形
成し、ｐ型ウェル１の表面にｐ型不純物（Ｐ+ ）イオン
注入によりＢＣＣＤチャネル領域５を形成する。ＢＣＣ
Ｄチャネル領域５上に酸化膜としてゲート絶縁膜２を形
成し、ゲート絶縁膜２上にｎ型ポリシリコンを蒸着して
ホトエッチング工程により所定間隔をおいてｎ型ポリシ
リコンを除去して第１電荷伝送電極３をパターニングす
る。
【００１１】その後絶縁膜２ａを蒸着し、その上にｐ型
ポリシリコンを蒸着してホトエッチング工程により第１
電荷伝送電極３上部のｐ型ポリシリコンを選択的に除去
して第１電荷伝送電極３間に第２電荷伝送電極４をパタ
ーニングすることにより、水平方向の信号電荷伝送装置
の製造する。
ポリシリコンを蒸着してホトエッチング工程により第１
電荷伝送電極３上部のｐ型ポリシリコンを選択的に除去
して第１電荷伝送電極３間に第２電荷伝送電極４をパタ
ーニングすることにより、水平方向の信号電荷伝送装置
の製造する。
【００１２】このような本発明の水平方向の信号電荷伝
送装置の動作は次の通りである。ＢＣＣＤチャネル領域
５に障壁層がない代わりに、第１電荷伝送電極３および
第２電荷伝送電極４が互いに異なる導電型としてドーピ
ングされているので、図２（ｃ）のようなクロック信号
Ｈφ1 ，Ｈφ2 が第１電荷伝送電極３及び第２電荷伝送
電極４に交互に印加されると、ＢＣＣＤチャネル領域５
はポテンシャル段差を持つ。したがって、図２（ｂ）の
ように一方向に信号電荷を伝送することができる。
送装置の動作は次の通りである。ＢＣＣＤチャネル領域
５に障壁層がない代わりに、第１電荷伝送電極３および
第２電荷伝送電極４が互いに異なる導電型としてドーピ
ングされているので、図２（ｃ）のようなクロック信号
Ｈφ1 ，Ｈφ2 が第１電荷伝送電極３及び第２電荷伝送
電極４に交互に印加されると、ＢＣＣＤチャネル領域５
はポテンシャル段差を持つ。したがって、図２（ｂ）の
ように一方向に信号電荷を伝送することができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ＢＣＣＤチャネル領域に不純物イオンの注入によって障
壁層を形成させず、第１電荷伝送電極と第２電荷伝送電
極の不純物ドーピングタイプを互いに異なるように構成
したので、ポテンシャル段差を持たせたＢＣＣＤチャネ
ル領域において電荷が捕らえられる可能性がなくなる。
したがって、高速動作が要求される信号電荷伝送装置に
おける効率が向上する効果がある。
ＢＣＣＤチャネル領域に不純物イオンの注入によって障
壁層を形成させず、第１電荷伝送電極と第２電荷伝送電
極の不純物ドーピングタイプを互いに異なるように構成
したので、ポテンシャル段差を持たせたＢＣＣＤチャネ
ル領域において電荷が捕らえられる可能性がなくなる。
したがって、高速動作が要求される信号電荷伝送装置に
おける効率が向上する効果がある。
【図１】従来の水平方向の信号電荷伝送装置の構造を示
す断面図（ａ）と、ポテンシャルプロフィール（Ｐｏｔ
ｅｎｔｉａｌ ｐｒｏｆｉｌｅ）（ｂ）と、信号電荷伝
送装置のためのクロックタイミング図（ｃ）である。
す断面図（ａ）と、ポテンシャルプロフィール（Ｐｏｔ
ｅｎｔｉａｌ ｐｒｏｆｉｌｅ）（ｂ）と、信号電荷伝
送装置のためのクロックタイミング図（ｃ）である。
【図２】本発明の水平方向の信号電荷伝送装置の構造を
示す断面図（ａ）と、ポテンシャルプロフィール（ｂ）
と、信号電荷伝送装置のためのクロックタイミング図
（ｃ）である。
示す断面図（ａ）と、ポテンシャルプロフィール（ｂ）
と、信号電荷伝送装置のためのクロックタイミング図
（ｃ）である。
１ ｐ型ウェル ２，２ａ 絶縁膜 ３ 第１電荷伝送装置 ４ 第２電荷伝送装置 ５ ＢＣＣＤ
Claims (2)
- 【請求項１】 基板に形成される第１導電型ウェル（ｗ
ｅｌｌ）１と、 前記ウェル１の上側部位に形成される第２導電型チャネ
ル領域と、 前記チャネル領域の上側に形成されるゲート絶縁膜２
と、 前記ゲート絶縁膜２上に一定間隔をおいて複数の第２導
電型の第１電荷伝送電極３と、 前記ゲート絶縁膜２上の第１電荷伝送電極３の間に第１
電荷伝送電極３とは離して形成させた複数の第１導電型
の第２電荷伝送電極４と、を含むことを特徴とする信号
電荷伝送装置。 - 【請求項２】 第１，２電荷伝送電極３，４は、ポリシ
リコンで形成されることを特徴とする第１項記載の信号
電荷伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010135A KR940001464A (ko) | 1992-06-11 | 1992-06-11 | Ccd 영상소자 |
| KR10135/1992 | 1992-06-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181225A true JPH06181225A (ja) | 1994-06-28 |
Family
ID=19334532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165012A Pending JPH06181225A (ja) | 1992-06-11 | 1993-06-11 | 信号電荷伝送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5406101A (ja) |
| JP (1) | JPH06181225A (ja) |
| KR (1) | KR940001464A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729233A (en) * | 1995-09-22 | 1998-03-17 | Lg Semicon Co., Ltd. | Analog/digital converter using a charge coupled device with poly-gates relatively sized |
| KR100259086B1 (ko) | 1997-06-05 | 2000-06-15 | 김영환 | 고체촬상소자 및 이의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001861A (en) * | 1973-10-12 | 1977-01-04 | The United States Of America As Represented By The Secretary Of The Navy | Double-layer, polysilicon, two-phase, charge coupled device |
| US3943545A (en) * | 1975-05-22 | 1976-03-09 | Fairchild Camera And Instrument Corporation | Low interelectrode leakage structure for charge-coupled devices |
| US4132903A (en) * | 1977-05-12 | 1979-01-02 | Rca Corporation | CCD output circuit using thin film transistor |
| US4206372A (en) * | 1979-02-28 | 1980-06-03 | Rca Corporation | Reduction of sparkle noise in CCD imagers |
-
1992
- 1992-06-11 KR KR1019920010135A patent/KR940001464A/ko not_active Application Discontinuation
-
1993
- 1993-06-11 JP JP5165012A patent/JPH06181225A/ja active Pending
- 1993-06-11 US US08/075,949 patent/US5406101A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001464A (ko) | 1994-01-11 |
| US5406101A (en) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| KR940010932B1 (ko) | Ccd영상소자 제조방법 | |
| KR960015271B1 (ko) | 전하전송장치의 제조방법 | |
| JPH04247629A (ja) | 電荷結合デバイス及びその製造方法 | |
| EP0059547B1 (en) | Clock controlled anti-blooming for virtual phase ccd's | |
| JPH0964328A (ja) | 固体撮像素子及びその製造方法 | |
| JPH06181225A (ja) | 信号電荷伝送装置 | |
| KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
| JPH0666344B2 (ja) | 電荷結合素子 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| CN100423278C (zh) | Cmos图像传感器及其制造方法 | |
| KR100259064B1 (ko) | Ccd 영상소자 제조방법 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| KR100301799B1 (ko) | 고체촬상소자의제조방법 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3562128B2 (ja) | 固体撮像素子 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| KR100259084B1 (ko) | 고체촬상소자및이의제조방법 | |
| KR100290883B1 (ko) | 고체촬상소자의제조방법 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2713975B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR100268881B1 (ko) | 고체촬상소자 제조방법 | |
| KR100259065B1 (ko) | Ccd 영상소자 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 |