DE19715684A1 - Verfahren zum Herstellen eines ladungsgekoppelten Bauteils - Google Patents
Verfahren zum Herstellen eines ladungsgekoppelten BauteilsInfo
- Publication number
- DE19715684A1 DE19715684A1 DE19715684A DE19715684A DE19715684A1 DE 19715684 A1 DE19715684 A1 DE 19715684A1 DE 19715684 A DE19715684 A DE 19715684A DE 19715684 A DE19715684 A DE 19715684A DE 19715684 A1 DE19715684 A1 DE 19715684A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- gate electrodes
- hccd
- width
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines
ladungsgekoppelten Bauteils (CCD = Charged Coupled Device)
das dazu geeignet ist, den Ladungsübertragungswirkungsgrad
des Bauteils zu verbessern.
Ein CCD besteht im wesentlichen aus einer Vielzahl von Pho
todioden (PDs) die matrixförmig angeordnet sind und ein
Bild des Lichts in Form elektrischer Signalladungen erzeu
gen, einer Vielzahl vertikaler CCD(VCCD)-Bereiche, die die
von den PDs erzeugten Signalladungen in vertikaler Richtung
übertragen, einem Horiontal-CCD(HCCD)-Bereich, der an den
Ausgängen der VCCD-Bereiche entlangläuft und die von diesen
her übertragenen Signalladungen in horizontaler Richtung an
einen Ausgangsanschluß überträgt, und einem Leseverstärker
der am Ausgangsanschluß des HCCD-Bereichs ausgebildet ist
und die übertragenen Signalladungen erfaßt und sie als
elektrisches Signal ausgibt.
Nachfolgend wird ein Verfahren zum Herstellen eines herkömm
lichen CCD unter Bezugnahme auf die beigefügten Zeichnungen
1a und 1b näher beschrieben, wobei Fig. 1a ein Layoutdia
gramm eines herkömmlichen CCD ist und Fig. 1b eine Schnitt
ansicht entlang der Linie A-A′ in Fig. 1a ist.
Zunächst wird, wie es in Fig. 1a dargestellt ist, ein p-lei
tendes Substrat bereitgestellt. In einem Oberflächenab
schnitt des Substrats werden eine Vielzahl von PDs, eine
Vielzahl von VCCD-Bereichen, die die von den PDs erzeugten
Signalladungen in vertikaler Richtung übertragen, und ein
HCCD-Bereich ausgebildet, der an den Ausgangsanschlüssen der
VCCD-Bereiche entlangläuft. Ferner wird eine Vielzahl von
Toren wie folgt auf dem Substrat hergestellt.
Auf den VCCD-Bereichen werden wiederholt eine Vielzahl ers
ter vertikaler Polytore 1 und zweiter vertikaler Polytore 2
zum sequentiellen Übertragen der in jeder PD erzeugten Si
gnalladung an den Ausgangsanschluß hergestellt.
Dabei wird jedes zweite vertikale Polytor 2 so aufgebaut,
daß eine Seite desselben teilweise mit den PDs der entspre
chenden Linie überlappt, um dadurch als Übertragungstor zu
dienen. Das heißt, daß dieses Tor die Rolle spielt, die von den
PDs erzeugten Signalladungen in die VCCD-Bereiche zu über
tragen.
An die ersten und zweiten vertikalen Polytore 1 und 2, die
wiederholt wie oben beschrieben auf den VCCD-Bereichen her
gestellt sind, werden abwechselnd Vertikaltaktsignale (VΦ1,
VΦ2, VΦ3, VΦ4) angelegt, um dadurch die Signalladungen fort
laufend in vertikaler Richtung zu übertragen. Das heißt, daß
der Übertragungsvorgang für die Bildsignalladungen mittels
eines 4-phasigen Taktvorgangs ausgeführt wird.
Auf dem HCCD-Bereich werden ein erstes und ein zweites hori
zontales Polytor 1a bzw. 2a hergestellt, um die von den
VCCD-Bereichen übertragenen Signalladungen in elektrische
Signale umzusetzen und um diese Signale an den Leseverstär
ker zu übertragen.
An die Vielzahl erster und zweiter horizontaler Polytore 1a
und 2a werden abwechselnd Takte HΦ1 und HΦ2 angelegt, um die
Signalladungen fortlaufend zu übertragen.
Bei einem herkömmlichen CCD, das wie oben beschrieben aufge
baut ist, wird das Potentialniveau für die in jedem Pixelbe
reich erzeugte Bildsignalladung durch die Takte VΦ1, VΦ2,
VΦ3, VΦ4 so variiert, daß die Signalladungen in vertikaler
Richtung übertragen werden. Dann werden diese Signalladungen
durch die Takte HΦ1 und HΦ2 in einen Bereich mit potential
ungebundenem Gate übertragen, durch den Leseverstärker in
ein analoges Signal umgesetzt und ausgegeben.
Dabei wird zum Übertragen der Bildsignalladungen der PDs an
die VCCD-Bereiche eine hohe Spannung an die Übertragungstore
angelegt.
Die Schnittansicht von Fig. 1b zeigt, daß die Breite des
ersten vertikalen Polytors und die Breite des zweiten verti
kalen Polytors voneinander verschieden sind.
Das heißt, daß dann, wenn die Dotierkonzentration im ersten
vertikalen Polytor 1 und im zweiten vertikalen Polytor 2
übereinstimmen, der Widerstand des ersten vertikalen Poly
tors 1 von dem des zweiten vertikalen Polytors 2 wegen der
unterschiedlichen Breiten verschieden ist, wobei, genauer
gesagt, der Widerstand des ersten vertikalen Polytors 1 we
gen seiner größeren Breite geringer ist als der des zweiten
vertikalen Polytors 2.
Wenn die genannten Tore mit derselben Breite strukturiert
würden, träte kein Problem auf. Jedoch weisen das erste ver
tikale Polytor und das zweite vertikale Polytor beim her
kömmlichen Herstellverfahren für ein CCD dieselbe Dotie
rungskonzentration bei verschiedenen Musterbreiten auf, wes
wegen sich ihre Widerstände voneinander unterscheiden. Daher
ist der Ladungsübertragungswirkungsgrad (CTE = Charge Trans
fer Efficiency) betreffend die VCCD-Bereiche verringert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum
Herstellen eines CCD zu schaffen, bei dem erste und zweite
vertikale Polytore so hergestellt werden, daß verbesserter
Ladungsübertragungswirkungsgrad erzielbar ist.
Das erfindungsgemäße Verfahren ist durch den beigefügten
Anspruch 1 gegeben. Gemäß diesem Verfahren werden die Do
tierkonzentrationen der ersten und zweiten vertikalen Poly
tore so voneinander unterschiedlich ausgebildet, daß gerade
diejenigen Effekte kompensiert werden, die unterschiedliche
Breiten dieser Tore auf den Widerstand haben, um also glei
che Widerstände der Tore zu erzielen und damit den Ladungs
übertragungswirkungsgrad zu verbessern.
Wenn die Breite der ersten und zweiten Torelektrodenleitun
gen jeweils gleich sind, werden die Dotierkonzentrationen
der Fremdstoffe gleich gemacht.
Ferner wird die Dotierkonzentration des Fremdstoffs durch
selektives Ausführen von Fremdstoffimplantation eingestellt.
Die Fremdstoffdotierkonzentration der Gateelektrodenleitun
gen mit größerer Breite ist geringer als die von Gateelektro
denleitungen mit geringer Breite.
Wenn die erste Breite kleiner als die zweite Breite ist, ist
die erste Konzentration größer als die zweite Konzentra
tion.
Zum Isolieren des Substrats und der ersten Torelektrodenlei
tung voneinander wird eine erste Isolierschicht hergestellt.
Eine zweite Isolierschicht wird hergestellt, um die ersten
Torelektrodenleitungen und die zweiten Torelektrodenleitun
gen gegeneinander zu isolieren.
Nachfolgend wird das erfindungsgemäße Verfahren anhand eines
durch Figuren veranschaulichten Ausführungsbeispiels näher
beschrieben.
Fig. 1a ist ein Layoutdiagramm eines herkömmlichen CCD;
Fig. 1b ist eine Schnittansicht entlang der Linie A-A′;
Fig. 2 ist eine Schnittansicht entlang der Linie B-B′ von
Fig. 1a, und sie zeigt einen VCCD-Bereich, einen HCCD-Be
reich, ein erstes Polytor 21 und ein zweites Polytor 22, die
auf dem VCCD-HCCD-Grenzflächenbereich ausgebildet sind; und
Fig. 3a bis 3d sind Schnittansichten zum Veranschaulichen
eines Verfahrens zum Herstellen eines CCD gemäß einem Aus
führungsbeispiel der Erfindung, wobei die Schnitte entlang
der Linie B-B′ in Fig. 1a gebildet sind.
Das erfindungsgemäße Verfahren zum Herstellen eines CCD um
faßt die folgenden Schritte: Herstellen einer Vielzahl von
VCCD-Bereichen, eines HCCD-Bereichs und eines Grenzflächen
bereichs zwischen den VCCD- und den HCCD-Bereichen an der
Oberfläche eines Substrats; Herstellen einer ersten Isolier
schicht und einer zweiten Halbleiterschicht auf der gesamten
Oberfläche des Substrats; Ausführen einer ersten Fremdstoff
dotierung auf der gesamten Fläche der ersten Halbleiter
schicht; Ausführen einer zweiten Fremdstoffdotierung nur auf
demjenigen Abschnitt der ersten Halbleiterschicht, der dem
HCCD-Bereich entspricht, und Strukturieren der ersten Halb
leiterschicht zum Herstellen einer Vielzahl erster vertika
ler Torelektrodenleitungen und einer Vielzahl erster hori
zontaler Torelektrodenleitungen; Herstellen einer zweiten
Isolierschicht und einer zweiten Halbleiterschicht auf der
ersten Isolierschicht und der freigelegten Oberfläche der
Torelektrodenleitungen, und Ausführen einer dritten Fremd
stoffdotierung; und Strukturieren der zweiten Halbleiter
schicht zum Herstellen zweiter vertikaler Torelektrodenlei
tungen, mit einer Breite, die kleiner ist als die der ersten
vertikalen Torelektrodenleitungen zwischen den ersten Tor
elektrodenleitungen, und zweiter horizontaler Torelektroden
leitungen zwischen den ersten horizontalen Torelektrodenlei
tungen.
Dies wird nachfolgend im einzelnen unter Bezugnahme auf die
Fig. 3a und 3d beschrieben.
Wie es in Fig. 3a dargestellt ist, wird eine erste Isolier
schicht 34 auf einem Substrat hergestellt, auf dem ein
VCCD-Bereich 31, ein HCCD-Bereich 32 und ein Grenzflächenbereich
zwischen diesen Bereichen vorhanden sind.
Nach dem Herstellen einer ersten Halbleiterschicht 35 auf
der ersten Isolierschicht 34 wird eine erste Fremdstoffdo
tierung ausgeführt. Dabei dient die erste Halbleiterschicht
als erstes Polytor (Gateelektrode aus Polysilizium).
Wie es in Fig. 3b dargestellt ist, wird innerhalb der ersten
fremdstoffdotierten Halbleiterschicht 35 der HCCD-Bereich 32
freigelegt. Dabei erfolgt das Freilegen unter Verwendung
einer Sperrmaske 36. Für die freigelegte erste Halbleiter
schicht 35 wird auf dem HCCD-Bereich 32 eine zweite Fremd
stoffdotierung ausgeführt.
Demgemäß sind die Dotierkonzentrationen von Fremdstoffen,
wie sie in die erste Halbleiterschicht 35 auf dem VCCD-Be
reich 31 und die erste Halbleiterschicht 35 auf dem HCCD-Be
reich 32 implantiert sind, voneinander verschieden.
Dann wird, wie es in Fig. 3c dargestellt ist, nach dem Ab
schließen der zweiten Fremdstoffdotierung, die erste Halb
leiterschicht 35 auf dem HCCD-Bereich 32 einschließlich des
VCCD-Bereichs 31 so strukturiert, daß eine Vielzahl erster
vertikaler Polytorleitungen 35a und eine Vielzahl erster ho
rizontaler Polytorleitungen 35b gebildet wird.
Auf der gesamten Oberfläche einschließlich des VCCD-Bereichs
31 und des HCCD-Bereichs 32 werden aufeinanderfolgend eine
zweite Isolierschicht 37 und eine zweite Halbleiterschicht
38 hergestellt.
Dann wird bzgl. der zweiten Halbleiterschicht 38 eine dritte
Fremdstoffdotierung ausgeführt. Dabei dient die zweite Halb
leiterschicht 38 als zweite Polytorleitung. Ferner ist die
Dotierkonzentration des dritten Fremdstoffs, wie in der
zweiten Halbleiterschicht 38 erzielt, dieselbe wie die Summe
aus der ersten und zweiten Fremdstoffdotierkonzentration.
Demgemäß stimmt die Fremdstoffdotierkonzentration der ersten
Halbleiterschicht 35 auf dem HCCD-Bereich 32 mit der der
zweiten Halbleiterschicht 38 auf dem HCCD-Bereich 32 über
ein. Die Fremdstoffdotierkonzentration der ersten Halblei
terschicht 35 auf dem VCCD-Bereich 31 ist kleiner als die
der zweiten Halbleiterschicht 38 auf dem VCCD-Bereich
31. Die Fremdstoffdotierkonzentration der zweiten Halblei
terschicht 38 auf dem HCCD-Bereich 32 stimmt mit der der
zweiten Halbleiterschicht 38 auf dem VCCD-Bereich 31 über
ein.
Dann werden, wie es in Fig. 3d dargestellt ist, die zweite
Halbleiterschicht 38 und die zweite Isolierschicht 37 so ge
mustert, daß zweite vertikale Polytorleitungen 38a zwischen
ersten vertikalen Polytorleitungen 35a sowie zweite horizon
tale Polytorleitungen 38b zwischen ersten horizontalen Poly
torleitungen 35b erzeugt werden.
Dabei wird die zweite vertikale Polytorleitung 38a so struk
turiert, daß sie geringere Breite als die erste vertikale
Polytorleitung 35a aufweist. Die zweite horizontale Polytor
leitung 38b wird so gemustert, daß sie dieselbe Breite wie
die erste horizontale Polytorleitung 35b aufweist.
Für die erste und die zweite Isolierschicht 34 und 37 sind
Oxide und Nitride verwendbar.
Wie oben beschrieben, hat das erfindungsgemäße Verfahren zum
Herstellen eines CCD die folgende Wirkung:
- - entsprechend den Breiten des Polytors I und des Polytors II auf dem HCCD-Bereich einschließlich des VCCD-Bereichs werden die verschiedenen Fremdstoffdotierkonzentrationen voneinander verschieden ausgebildet, um dabei gleiche Wider stände für das Polytor I und das Polytor II zu erhalten, um dadurch den Ladungsübertragungs-Wirkungsgrad zu verbessern.
Claims (12)
1. Verfahren zum Herstellen eines CCD, gekennzeichnet
durch die folgenden Schritte:
- - Herstellen einer ersten Halbleiterschicht (35) auf einem Substrat;
- - Implantieren eines Fremdstoffions mit erster Konzentration in die erste Halbleiterschicht,
- - Strukturieren der ersten Halbleiterschicht zum Herstellen einer Vielzahl erster Torelektrodenleitungen mit einer ers ten Breite, die mit konstantem Abstand voneinander beabstan det sind;
- - Herstellen einer zweiten Halbleiterschicht (38) auf der ersten Torelektrodenleitung und der freigelegten gesamten Oberfläche des Substrats;
- - Implantieren eines Fremdstoffions mit zweiter Konzentra tion in der zweiten Halbleiterschicht und
- - Strukturieren der zweiten Halbleiterschicht zum Herstellen zweiter Torelektrodenleitungen mit einer zweiten Breite zwi schen den ersten Torelektrodenleitungen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die erste und die zweite Halbleiterschicht (35, 38) aus Po
lysilizium bestehen.
3. Verfahren nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die erste Breite kleiner als die
zweite Breite ist und die erste Konzentration größer als
die zweite Konzentration ist, oder umgekehrt.
4. Verfahren nach einem der vorstehenden Ansprüche, ge
kennzeichnet durch die folgenden Schritte:
- - Herstellen einer ersten Isolierschicht (34) zur Isolierung zwischen dem Substrat und den ersten Torelektroden; und
- - Herstellen einer zweiten Isolierschicht (37) zum Isolieren der ersten Torelektrode gegen die zweiten Torelektroden.
5. Verfahren nach einem der vorstehenden Ansprüche, ge
kennzeichnet durch die folgenden Schritte:
- (1) Herstellen einer Vielzahl von VCCD-Bereichen, eines HCCD-Bereichs und eines Grenzflächenbereichs zwischen den VCCD- und den HCCD-Bereichen an der Oberfläche eines Sub strats;
- (2) Herstellen einer ersten Isolierschicht (34) und einer ersten Halbleiterschicht (35) auf der gesamten Oberfläche des Substrats;
- (3) Ausführen einer ersten Fremdstoffdotierung an der gesam ten Oberfläche der ersten Halbleiterschicht;
- (4) Ausführen einer zweiten Fremdstoffdotierung nur auf dem jenigen Abschnitt der Halbleiterschicht, der dem HCCD-Be reich entspricht, und anschließendes Strukturieren der ers ten Halbleiterschicht auf dem HCCD-Bereich und dem VCCD-Be reich, um eine Vielzahl erster vertikaler Torelektroden und eine Vielzahl erster horizontaler Torelektroden herzustel len;
- (5) aufeinanderfolgendes Herstellen einer zweiten Isolier schicht (37) und einer zweiten Halbleiterschicht (38) auf der ersten Isolierschicht und der freigelegten Oberfläche der Torelektroden, und Ausführen einer dritten Fremdstoff dotierung; und
- (6) Strukturieren der zweiten Halbleiterschicht zum Herstel len zweiter vertikaler Torelektroden zwischen den ersten vertikalen Torelektroden sowie zweiter horizontaler Torelek troden zwischen den ersten horizontalen Torelektroden, wobei die zweiten vertikalen Torelektroden geringere Breite als die ersten vertikalen Torelektroden aufweisen und die zwei ten horizontalen Torelektroden dieselbe Breite wie die ers ten horizontalen Torelektroden aufweisen.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Torelektroden aus Polysilizium bestehen.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Summe aus erster und zweiter Fremdstoffdotierkonzentration gleich
der dritten Fremdstoffdatierkonzentration ist.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Fremdstoffdotierkonzentration der ersten Halbleiter
schicht auf dem HCCD-Bereich mit der der zweiten Halbleiter
schicht auf dem HCCD-Bereich übereinstimmt.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die Dotierkonzentration des in die erste vertikale Torelek
trode implantierten Fremdstoffs nicht mit derjenigen des in
die zweite vertikale Torelektrode implantierten Fremdstoffs
übereinstimmt.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
der vierte Schritt ferner folgende Unterschritte umfaßt:
- - Freilegen nur des HCCD-Bereichs auf der ersten Halbleiter schicht (35), in dem der erste Fremdstoffdotiervorgang abge schlossen ist, wobei eine Maske für die Ionenimplantation verwendet wird;
- - Ausführen der zweiten Fremdstoffdotierung auf der Halblei terschicht auf dem freigelegten HCCD-Bereich; und
- - Strukturieren der ersten Halbleiterschicht.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
die zweite vertikale Torelektrode so strukturiert wird, daß
sie eine kleinere Breite als die erste vertikale Torelektro
de aufweist.
12. Verfahren zum Herstellen eines CCD nach Anspruch 5, da
durch gekennzeichnet, daß die zweite horizontale Torelek
trode so strukturiert wird, daß sie dieselbe Breite wie die
erste horizontale Torelektrode aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960016466A KR100215882B1 (ko) | 1996-05-16 | 1996-05-16 | 고체촬상소자 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19715684A1 true DE19715684A1 (de) | 1997-11-20 |
Family
ID=19458923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19715684A Withdrawn DE19715684A1 (de) | 1996-05-16 | 1997-04-15 | Verfahren zum Herstellen eines ladungsgekoppelten Bauteils |
Country Status (4)
Country | Link |
---|---|
US (1) | US5741728A (de) |
JP (1) | JP2936153B2 (de) |
KR (1) | KR100215882B1 (de) |
DE (1) | DE19715684A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011137B2 (ja) * | 1997-06-27 | 2000-02-21 | 日本電気株式会社 | 電荷転送装置およびその製造方法 |
KR100630704B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 비평면 구조의 트랜지스터를 구비한 cmos 이미지 센서및 그 제조 방법 |
JP4348644B2 (ja) * | 2006-09-26 | 2009-10-21 | セイコーエプソン株式会社 | 薄膜トランジスタ、電気光学装置および電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
KR940010932B1 (ko) * | 1991-12-23 | 1994-11-19 | 금성일렉트론주식회사 | Ccd영상소자 제조방법 |
KR950013435B1 (ko) * | 1992-05-22 | 1995-11-08 | 삼성전자주식회사 | 정상상 및 거울상을 위한 고체촬영소자 |
KR0136933B1 (ko) * | 1994-05-21 | 1998-04-24 | 문정환 | 씨씨디(ccd) 영상소자 및 제조방법 |
-
1996
- 1996-05-16 KR KR1019960016466A patent/KR100215882B1/ko not_active IP Right Cessation
- 1996-08-13 US US08/696,150 patent/US5741728A/en not_active Expired - Lifetime
-
1997
- 1997-01-10 JP JP9013236A patent/JP2936153B2/ja not_active Expired - Fee Related
- 1997-04-15 DE DE19715684A patent/DE19715684A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR970077705A (ko) | 1997-12-12 |
JP2936153B2 (ja) | 1999-08-23 |
JPH1022492A (ja) | 1998-01-23 |
US5741728A (en) | 1998-04-21 |
KR100215882B1 (ko) | 1999-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
DE4418352B4 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE3227826C2 (de) | ||
DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
DE4028488C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE4447266C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
CH623959A5 (de) | ||
DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
DE3012363A1 (de) | Mos-vorrichtung und verfahren zu deren herstellung. | |
DE2809233A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3037431A1 (de) | Verfahren zur herstellung von elektrisch programmierbaren festwertspeichern in mos-technologie | |
DE3929129A1 (de) | Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE3941944A1 (de) | Ladungsgekoppelte vorrichtung zum verschieben von ladungen bzw. monolithischer bildwandler aus ladungsgekoppelten bausteinen und verfahren zu dessen herstellung | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE1639372B2 (de) | Isolierschicht Feldeffekttransistor | |
DE19521006C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE4425360C2 (de) | Zwei-Phasen CCD und Verfahren zu dessen Herstellung | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE19620641C1 (de) | Bidirektionale, horizontale Ladungsübertragungseinrichtung | |
DE3432801C2 (de) | ||
DE19715684A1 (de) | Verfahren zum Herstellen eines ladungsgekoppelten Bauteils | |
DE4234499C2 (de) | Verfahren zum Herstellen eines CCD-Bildsensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8139 | Disposal/non-payment of the annual fee |