KR100728471B1 - 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 - Google Patents
전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 Download PDFInfo
- Publication number
- KR100728471B1 KR100728471B1 KR1020010023576A KR20010023576A KR100728471B1 KR 100728471 B1 KR100728471 B1 KR 100728471B1 KR 1020010023576 A KR1020010023576 A KR 1020010023576A KR 20010023576 A KR20010023576 A KR 20010023576A KR 100728471 B1 KR100728471 B1 KR 100728471B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge
- charge transfer
- transfer region
- semiconductor substrate
- conductivity type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 230000008878 coupling Effects 0.000 claims abstract description 10
- 238000010168 coupling process Methods 0.000 claims abstract description 10
- 238000005859 coupling reaction Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 전하전송효율을 향상시키고 그에 따라 VCCD의 전하집전량 및 VOFD 마진을 증가시킬 수 있는 전하결합소자 및 그 제조 방법에 관한 것으로, 화소수만큼 매트릭스 형태로 복수개 배열되어 광 신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드, 상기 포토다이오드의 각 행 사이에 형성되어 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 형성된 제2 도전형의 웰 및 상기 반도체 기판 표면에 형성되며 그 중심부가 양단부 보다 전위가 높은 매몰전하전송영역을 포함하는 전하결합소자 및 그 제조 방법을 제공한다.
CCD, BCCD, 전위, 전하전송효율, 네이티브
Description
도 1은 종래 전하결합소자의 구성을 보이는 개략도,
도 2는 종래 전하결합소자의 VCCD 구성을 보이는 평면도,
도 3a 내지 도 3c는 도 2의 A-B 선을 따른 공정 단면도,
도 4는 본 발명의 실시예에 따른 전하결합소자의 VCCD 구성을 보이는 평면도,
도 5a 내지 도 5c는 도 4의 A-B 선을 따른 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
41A, 41B: p웰 42: BCCD
43: 게이트 절연막 44, 46: 게이트
45: 산화막
본 발명은 전하결합소자(charge coupled device, CCD) 제조 분야에 관한 것으로, 특히 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자 및 그 제조 방법에 관한 것이다. 종래 전하결합소자의 구성은 도 1과 같이 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드(PD)가 화소수만큼 매트릭스(Matrix) 형태로 복수개 배열되고, 상기 포토다이오드(PD)에서 생성된 영상신호전하를 수직방향으로 전송하기 위해 상기 포토다이오드(PD)각 행 사이에 수직전하전송영역(Vertical Charge Coupled Device, VCCD)이 형성되고, 상기 수직전하전송영역(VCCD)에서 전송된 영상신호전하를 수평방향으로 전송하기 위한 수평전하전송영역(Horizontal Charge Coupled Device, HCCD)이 각 수직전하전송영역(VCCD) 끝단쪽에 형성되고, 수평전하전송영역(HCCD) 끝단에는 전송된 영상신호전하를 센싱하여 전기적 신호로 외부에 출력하는 센싱앰프(Sensing Amp)가 형성된 구조를 갖는다.
도 2는 VCCD의 구조를 평면도로서, 반도체 기판 내에 형성되는 p웰(21) 상기 p웰 내(21)의 상기 반도체 기판 표면에 형성되는 매몰 CCD 즉, BCCD(buried CCD, 22) 및 제1 게이트 (24) 및 제2 게이트(26)를 보이고 있다. 이하, 도 2의 A-B선을 따른 단면도인 도 3a 내지 도 3c를 참조하여 종래 CCD 소자 제조 방법을 상세하게 설명한다.
먼저 도 3a에 도시한 바와 같이, n형의 반도체 기판(20) 내에 이온을 주입하 여 p웰(21)을 형성하고, p웰 내(21)의 반도체 기판(20) 표면에 이온을 주입하여 BCCD(22)를 형성한다.
다음으로 도 3b에 보이는 바와 같이, 반도체 기판 상에 ONO(oxide-nitride-oxide)막을 증착하여 게이트 절연막(23)을 형성한다.
이어서 도 3c에 도시한 바와 같이, 폴리실리콘막을 증착하고 패터닝하여 제1 게이트(24) 및 제2 게이트(25)를 형성하고, 산화공정을 실시하여 상기 제1 게이트(24) 및 제2 게이트(25) 표면에 산화막(26)을 형성한다. 이후, 차광막과의 격리를 위한 절연막 증착, 차광막 형성 등의 공정 등을 진행한다.
CCD에는 OFD(Over Flow Drain)가 수직방향으로 설계되어 있기 때문에 외부로부터 OFD 단자에 직류 바이어스(DC Bias)를 인가하여 기판쪽의 전위장벽(Potential Barrier)의 높이를 결정하고 이것으로 CCD의 포화전하(Saturation Charge)량을 결정하는데, 이 때의 기판 바이어스(Substrate Bias)를 VOFD(Vertical Overflow Drain)바이어스라고 한다. CCD 소자를 정확하게 동작시키기 위한 적정한 기판 바이어스를 측정하려면 먼저 소자의 포화수준(Saturation Level)의 측정을 한 후에 표준광학조건의 수백배에 해당하는 강한 빛을 조사하여 주는 동시에 기판 바이어스를 조정하면서 그 때의 출력신호(Output Signal)가 앞서 측정하였던 포화수준에 도달할 때까지 이 과정을 계속 반복하여야 한다.
전술한 종래 CCD 구조에서는 p웰(21) 내의 반도체 기판 표면에 BCCD(22)가 형성되어 BCCD(22)의 중심부와 가장자리의 전위가 동일하기 때문에 전하전송효율(charge transfer efficiency, CTE)이 저하되고, 그에 따라 VCCD의 전 하집전량이 감소되며 VOFD 마진을 확보하기 어려운 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 전하전송효율을 향상시키고, 그에 따라 VCCD의 전하집전량 및 VOFD 마진을 증가시킬 수 있는 전하결합소자 및 그 제조 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드; 상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 형성된 제2 도전형의 웰; 및 상기 반도체 기판 표면에 형성되며 그 중심부가 양단부보다 전위가 높은 매몰전하전송영역을 포함하는 전하결합소자를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드; 상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생 성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및 상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을 포함하고, 상기 수직전하전송 영역은 제1 도전형의 반도체 기판 내에 이격되어 형성된 제2 도전형의 제1 웰 및 제2 웰; 및 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하전송영역을 포함하는 전하결합소자를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은 제1 도전형의 반도체 기판 내에 이온을 주입하여 서로 이격된 제2 도전형의 제1 웰 및 제2 웰을 형성하는 단계; 및 상기 반도체 기판 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하결합영역을 형성하는 단계를 포함하는 전하결합소자 제조 방법을 제공한다.
본 발명에 따른 CCD 제조 방법은, VCCD 영역의 p웰 형성을 위한 이온주입 공정시 p웰의 중심부에 이온이 주입되지 않도록 하여 네이티브(native) 영역을 형성함으로써 이후 BCCD 형성을 위한 이온주입 공정시 BCCD 영역의 중심부와 가장자리부에 전위차를 발생하도록하여 전하전성효율을 향상시키고 VCCD의 전체적인 전하축전량 및 VOFD 마진을 증가시키는데 그 특징이 있다.
도 4는 본 발명의 실시예에 따른 CCD의 VCC의 구조를 보이는 평면도로서, n형 반도체 기판 내에 이격되어 형성된 제1 p웰(41A) 및 제2 p웰(41B), 그 양단부가 각각 상기 제1 p웰(41A) 및 제2 p웰(41B)과 중첩되고 그 중심부가 상기 제1 p웰(41A) 및 제2 p웰(41B) 사이의 상기 n형 반도체 기판과 중첩되는 매몰 CCD 즉, BCCD(42) 및 제1 게이트 (44) 및 제2 게이트(46)를 보이고 있다. 이하, 도 4의 A-B선을 따른 단면도인 도 5a 내지 도 5c를 참조하여 본 발명의 실시예에 따른 CCD 소자 제조 방법을 상세하게 설명한다.
먼저 도 5a에 도시한 바와 같이, n형의 반도체 기판(20) 내에 이온을 주입하여 p웰을 형성하면서 그 중심부에 이온이 주입되지 않도록 하여 네이티브 영역(N)을 사이에 두고 이격된 제1 p웰(41A) 및 제2 p웰(41B)을 형성하고, 상기 반도체 기판(40) 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 p웰(41A) 및 제2 p웰(41B)과 중첩되고 그 중심부가 상기 제1 p웰(41A) 및 제2 p웰(41B) 사이의 상기 n형 반도체 기판과 중첩되는 BCCD(42)를 형성한다. 상기 네이티브 영역(N)은 BCCD(42) 중심부의 전위를 증가시켜 전하전송시 중심부로 전하가 모여들게 함으로써 전하전송효율을 증가시킨다.
다음으로 도 5b에 보이는 바와 같이, 반도체 기판(40) 상에 ONO(oxide-nitride-oxide)막을 증착하여 게이트 절연막(43)을 형성한다.
이어서 도 5c에 도시한 바와 같이, 폴리실리콘막을 증착하고 패터닝하여 제1 게이트(44) 및 제2 게이트(45)를 형성하고, 산화공정을 실시하여 상기 제1 게이트(44) 및 제2 게이트(45) 표면에 산화막(46)을 형성한다.
이후, 차광막과의 격리를 위한 절연막 증착, 차광막 형성 등의 공정 등을 진행한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 BCCD 중심부의 전위를 상대적으로 높게 형성함으로써 전하전송 효율을 향상시키고, 그에 따라 VCCD의 전체적인 전하축전량 및 VOFD 마진을 증가시킬 수 있다.
Claims (5)
- 삭제
- 화소수만큼 매트릭스 형태로 복수개 배열되어 광신호를 전기적인 신호로 변환하여 영상신호전하를 생성하는 포토다이오드;상기 포토다이오드의 각 행 사이에 형성되어, 상기 포토다이오드에서 생성된 영상신호전하를 수직방향으로 전송하는 수직전하전송영역; 및상기 수직전하전송영역 일단부에 형성되어 상기 수직전하전송영역에서 전송된 영상신호전하를 수평방향으로 전송하는 수평전하전송영역을포함하고,상기 수직전하전송 영역은제1 도전형의 반도체 기판 내에 이격되어 형성된 제2 도전형의 제1 웰 및 제2 웰; 및그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하전송영역을 포함하는 전하결합소자.
- 제 2 항에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 전하결합소자.
- 상기 제2 항의 전하결합소자를 제조하는 방법에 있어서,제1 도전형의 반도체 기판 내에 이온을 주입하여 서로 이격된 제2 도전형의 제1 웰 및 제2 웰을 형성하는 단계; 및상기 반도체 기판 표면에 이온을 주입하여 그 양단부가 각각 상기 제1 웰 및 제2 웰과 중첩되고 그 중심부가 상기 제1 웰 및 제2 웰 사이의 상기 반도체 기판과 중첩되는 매몰전하결합영역을 형성하는 단계를 포함하는 전하결합소자 제조 방법.
- 제 4 항에 있어서,상기 제1 도전형은 n형이고,상기 제2 도전형은 p형인 것을 특징으로 하는 전하결합소자 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010023576A KR100728471B1 (ko) | 2001-04-30 | 2001-04-30 | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010023576A KR100728471B1 (ko) | 2001-04-30 | 2001-04-30 | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020084394A KR20020084394A (ko) | 2002-11-07 |
KR100728471B1 true KR100728471B1 (ko) | 2007-06-13 |
Family
ID=27703215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010023576A KR100728471B1 (ko) | 2001-04-30 | 2001-04-30 | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100728471B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920013739A (ko) * | 1990-12-12 | 1992-07-29 | 오가 노리오 | Ccd 고체촬상장치 |
KR930015026A (ko) * | 1991-12-23 | 1993-07-23 | 문정환 | Ccd 영상소자 및 제조방법 |
KR19990000338A (ko) * | 1997-06-04 | 1999-01-15 | 문정환 | 씨씨디(ccd) 영상소자의 제조방법 |
-
2001
- 2001-04-30 KR KR1020010023576A patent/KR100728471B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920013739A (ko) * | 1990-12-12 | 1992-07-29 | 오가 노리오 | Ccd 고체촬상장치 |
KR930015026A (ko) * | 1991-12-23 | 1993-07-23 | 문정환 | Ccd 영상소자 및 제조방법 |
KR19990000338A (ko) * | 1997-06-04 | 1999-01-15 | 문정환 | 씨씨디(ccd) 영상소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020084394A (ko) | 2002-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402450B2 (en) | Solid-state image pickup device | |
US4984047A (en) | Solid-state image sensor | |
EP1028470B1 (en) | Solid-state image-sensing device and method for producing the same | |
US8436406B2 (en) | Solid-state image sensing device and camera system using the same | |
US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
JPH1070263A (ja) | 固体撮像素子 | |
US5051798A (en) | Solid state image sensing device having an overflow drain structure | |
US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 | |
KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
KR100899546B1 (ko) | 고체촬상소자 및 그 제조 방법 | |
KR100269636B1 (ko) | 고체촬상소자 | |
KR0155783B1 (ko) | 전하결합소자형 고체촬상장치 및 그 제조방법 | |
KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
US6043523A (en) | Charge coupled device and method of fabricating the same | |
KR100724144B1 (ko) | 고체촬상소자의 제조방법 | |
KR100301799B1 (ko) | 고체촬상소자의제조방법 | |
KR100290883B1 (ko) | 고체촬상소자의제조방법 | |
JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
KR100459209B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
KR20000034227A (ko) | 고체 촬상 소자의 제조방법 | |
JP2002373980A (ja) | 固体撮像装置およびその製造方法 | |
KR100624341B1 (ko) | 시시디 고체촬상소자 | |
KR100268881B1 (ko) | 고체촬상소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |