KR0177237B1 - Audio clock generator for the lock mode of a digital video cassette recorder - Google Patents

Audio clock generator for the lock mode of a digital video cassette recorder Download PDF

Info

Publication number
KR0177237B1
KR0177237B1 KR1019950023325A KR19950023325A KR0177237B1 KR 0177237 B1 KR0177237 B1 KR 0177237B1 KR 1019950023325 A KR1019950023325 A KR 1019950023325A KR 19950023325 A KR19950023325 A KR 19950023325A KR 0177237 B1 KR0177237 B1 KR 0177237B1
Authority
KR
South Korea
Prior art keywords
signal
sampling
divider
output
sampling frequency
Prior art date
Application number
KR1019950023325A
Other languages
Korean (ko)
Other versions
KR970008022A (en
Inventor
김정규
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950023325A priority Critical patent/KR0177237B1/en
Publication of KR970008022A publication Critical patent/KR970008022A/en
Application granted granted Critical
Publication of KR0177237B1 publication Critical patent/KR0177237B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 클럭생성기는 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 락드모드용 오디오신호 샘플링을 위하여 사용되는 다수의 클럭신호를 생성하기 위한 것이다. 이를 위하여 본 장치는 비디오신호 클럭생성부에서 출력되는 클럭신호를 입력신호로 하여 락드모드용 오디오계의 샘플링시 사용되는 48K와 32K샘플링주파수를 각각 생성하는 샘플링주파수 생성부 ; 샘플링주파수 생성부에서 생성되는 48K와 32K의 샘플링주파수를 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기 ; 제1선택기에 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기 ; 위상비교기에서 출력되는 신호를 DC화하기 위한 루프필터 ; 루프필터에서 출력되는 신호를 48K샘플링주파수의 소정수배에 해당하는 주파수를 갖는 전압을 생성하는 전압제어발진기 ; 전압제어발전기에서 출력되는 신호를 1.5분주하여 32K샘플링주파수의 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기 ; 전압제어발진기에서 출력되는 신호와 제1분주기에서 출력되는 신호를 샘플링률모드 선택제어신호에 의해 제어되어 샘플링부로 선택적으로 전송하는 제2선택기 ; 제2선택기에서 출력되는 신호를 소정수배로 분주하여 추출된 샘플링주파수를 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함하도록 구성된다.This clock generator is for generating a plurality of clock signals used for sampling the audio signal for the lock mode using a single PLL in a digital video cassette recorder. To this end, the apparatus comprises a sampling frequency generation unit for generating 48K and 32K sampling frequencies, respectively, used for sampling a lock mode audio system using the clock signal output from the video signal clock generation unit as an input signal; A first selector for selectively transmitting the sampling frequencies of 48K and 32K generated by the sampling frequency generator by being controlled by the sampling rate mode selection control signal to be used by the sampling unit; A phase comparator for comparing phases using a sampling frequency output to the first selector as a reference signal; A loop filter for DCizing the signal output from the phase comparator; A voltage controlled oscillator for generating a signal having a frequency corresponding to a predetermined multiple of the 48K sampling frequency from the signal output from the loop filter; A first divider for dividing a signal output from the voltage controlled generator by 1.5 to output a signal having a frequency corresponding to a predetermined multiple of the 32K sampling frequency; A second selector configured to selectively transmit a signal output from the voltage controlled oscillator and a signal output from the first divider to a sampling unit controlled by the sampling rate mode selection control signal; And a divider 280 for dividing the signal output from the second selector by a predetermined multiple to transmit the extracted sampling frequency as a feedback input signal of the phase comparator 230.

Description

디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기Clock generators of audio system for lock mode in digital video cassette recorder

제1도는 종래의 디지털 비디오카세트레코더에 사용되는 락드모드용 오디오계의 클럭생성기의 블록도이고,1 is a block diagram of a clock generator of an audio system for a lock mode used in a conventional digital video cassette recorder.

제2도는 본 발명에 따른 디지털 비디오카세트레코더에 사용되는 락드모드용 오디오계의 클럭생성기의 블록도이다.2 is a block diagram of a clock generator of a lock mode audio system used in a digital video cassette recorder according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

200 : 비디오신호 클럭생성부 210 : 샘플링주파수생성부200: video signal clock generator 210: sampling frequency generator

220 : 제1선택기 230 : 위상비교기220: first selector 230: phase comparator

240 : 루프필터 250 : 전압제어발진기240 loop filter 250 voltage controlled oscillator

211, 212, 213, 214, 260, 280 : 분주기 270 : 제 2 선택기211, 212, 213, 214, 260, 280: Divider 270: Second selector

본 발명은 디지털 비디오카세트레코더에 있어서 오디오신호 샘플링시 사용되는 클럭을 생성하기 위한 클럭생성기에 관한 것으로, 특히 락드모드시(Locked Mode) 사용되는 클럭생성기에 관한 것이다.The present invention relates to a clock generator for generating a clock used for sampling an audio signal in a digital video cassette recorder, and more particularly to a clock generator used in a locked mode.

디지털 비디오카세트레코더에 있어서 오디오신호는 기록시 데이터를 샘플링하기 위하여 발생하는 클럭신호를 비디오신호에 동기를 맞추는 지 여부에 따라 락드모드와 언락드모드(Unlocked Mode)로 구분되어 처리되고 있다. 즉, 언락드모드의 경우는 클럭신호 발생시 비디오신호에 동기를 맞추지 않고 발생하는 경우로 정밀성이 요구되지 않는 가정용에 주로 적용되고, 사용되는 샘플링주파수는 48K, 44.1K, 32K로 3종류가 된다. 반면 락드모드의 경우는 클럭신호 발생시 비디오신호에 동기를 맞추어 발생하는 경우로 정밀성이 요구되는 전문가용에 주로 적용되고, 사용되는 샘플링주파수는 48K, 32K로 2종류가 된다.In a digital video cassette recorder, an audio signal is processed into a locked mode and an unlocked mode depending on whether or not a clock signal generated for sampling data is synchronized with the video signal. In other words, the unlocked mode is generated when the clock signal is generated without synchronizing with the video signal, and is mainly applied to households where precision is not required. The sampling frequencies used are three types of 48K, 44.1K, and 32K. On the other hand, the lock mode is generated when the clock signal is generated in synchronization with the video signal, and is mainly used for professional applications requiring precision. The sampling frequency is used in two types, 48K and 32K.

오디오계(係)에서 특히 비디오신호와 동기를 맞추도록 되어있는 락드모드는 샘플링주파수를 생성하기 위하여 제1도에 도시된 바와 같은 PLL루프를 구비한다. 즉, 인가되는 비디오신호에서 수평동기신호(fH)를 분리하고, 분리된 수평동기신호(fH)를 이용하여 기록시 비디오신호를 샘플링하기 위한 클럭신호를 생성하는 비디오신호 클럭생성부(101)에서 상술한 비디오신호에서 분리된 수평동기신호(fH)를 위상비교기(102, PC)의 입력신호로 하고, 루프필터(103)를 통해 위상비교기(102)에서 출력된 신호를 DC(직류)화한 다음 전압제어 발진기(104)를 통해 정해진 샘플링주파수(fs)에 256배한 256fs를 생성하여 오디오계의 미도시된 샘플링부의 샘플링을 위한 클럭신호로 전송함과 동시에 N분주기(105)를 통해 256fs를 분주하여 fH신호를 추출하여 위상비교기(102)의 피드백 입력신호로 제공하여 비디오신호 클럭 생성부(101)로부터 제공된 fH와 위상 비교를 하게 한다.In the audio system, the lock mode, which is specifically designed to synchronize with the video signal, has a PLL loop as shown in FIG. 1 to generate a sampling frequency. That is, the horizontal synchronizing signal from the applied video signal (f H) for separation and to separate the horizontal synchronizing signal (f H) during recording unit (101 a video signal clock generator for generating a clock signal for sampling a video signal using a The horizontal synchronization signal f H separated from the video signal described above is used as the input signal of the phase comparator 102 (PC), and the signal output from the phase comparator 102 through the loop filter 103 is DC (direct current). Next, 256 fs 256 times multiplied by the predetermined sampling frequency fs are generated through the voltage controlled oscillator 104 and transmitted as a clock signal for sampling of an unshown sampling part of the audio system and simultaneously through the N divider 105. The 256 fs are divided and the f H signal is extracted and provided as a feedback input signal of the phase comparator 102 to perform a phase comparison with the f H provided from the video signal clock generator 101.

지금까지 이와 같은 샘플링을 위한 클럭을 생성하기 위한 PLL은 48K와 32K 샘플링주파수에 대하여 각각 구비되어 회로가 복잡함은 물론 시스템의 가격을 상승시키는 요인이 되었다.Until now, PLLs for generating clocks for such sampling have been provided for 48K and 32K sampling frequencies respectively, which has not only complicated the circuit but also increased the price of the system.

따라서 본 발명의 목적은 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 락드모드용 오디오신호 샘플링을 위하여 사용되는 다수의 클럭신호를 생성하기 위한 클럭생성기를 제공하는데 있다.Accordingly, an object of the present invention is to provide a clock generator for generating a plurality of clock signals used for sampling an audio signal for a lock mode using one PLL in a digital video cassette recorder.

상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 기록시 인가되는 비디오신호를 샘플링하기 위하여 이용되는 클럭신호를 생성하는 비디오신호 클럭생성부, 오디오신호를 샘플링하기 위한 샘플링부를 포함하는 디지털 비디오카세트레코더의 락드모드용오디오계의 클럭생성기에 있어서 ; 비디오신호 클럭생성부에서 출력되는 클럭신호를 입력신호로 하여 락드모드용 오디오계의 심플링시 사용되는 48K와 32K 샘플링주파수를 각각 생성하는 샘플링주파수 생성부 ; 샘플링주파수 생성부에서 생성되는 48K와 32K의 샘플링주파수를 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기 ; 제1선택기에서 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기 ; 위상비교기에서 출력되는 신호를 DC화하기 위한 루프필터 ; 루프필터에서 출력되는 신호를 48K 샘플링주파수의 소정수배에 해당되는 주파수를 갖는 전압을 생성하는 전압제어발진기 ; 전압제어 발진기에서 출력되는 신호를 1.5분주하여 32K 샘플링주파수의 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기 ; 전압제어발진기에서 출력되는 신호와 제1분주기에서 출력되는 신호를 샘플링률모드 선택제어신호에 의해 제어되어 샘플링부로 선택적으로 전송하는 제 2 선택기 ; 제 2 선택기에서 출력되는 신호를 소정수배로 분주하여 추출된 샘플링주파수를 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함함을 특징으로 한다.In order to achieve the above object, an apparatus according to the present invention includes a digital video cassette recorder including a video signal clock generation unit for generating a clock signal used for sampling a video signal applied during recording, and a sampling unit for sampling an audio signal. A clock generator of a lock mode audio system; A sampling frequency generator for generating 48K and 32K sampling frequencies, respectively, used for simulating the lock mode audio system by using the clock signal output from the video signal clock generator as an input signal; A first selector for selectively transmitting the sampling frequencies of 48K and 32K generated by the sampling frequency generator by being controlled by the sampling rate mode selection control signal to be used by the sampling unit; A phase comparator for comparing phases using a sampling frequency output from the first selector as a reference signal; A loop filter for DCizing the signal output from the phase comparator; A voltage controlled oscillator for generating a voltage having a frequency corresponding to a predetermined multiple of the 48K sampling frequency from the signal output from the loop filter; A first divider for dividing the signal output from the voltage controlled oscillator by 1.5 and outputting a signal having a frequency corresponding to a predetermined multiple of the 32K sampling frequency; A second selector configured to selectively transmit a signal output from the voltage controlled oscillator and a signal output from the first divider to a sampling unit controlled by the sampling rate mode selection control signal; And a divider 280 for dividing the signal output from the second selector by a predetermined multiple to transmit the extracted sampling frequency as a feedback input signal of the phase comparator 230.

이어서 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.Next, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

제2도는 디지털 비디오카세트레코더에 적용되는 본 발명에 따른 PLL구조를 갖는 클럭생성기의 블록도로서, 비디오신호클럭생성부(200), 비디오신호 클럭생성부(200)의 출력단에 접속되어 락드모드에서 사용되는 48K와 32K 샘플링주파수(fs)를 각각 생성하는 샘플링주파수생성부(210), 샘플링주파수생성부(210)에서 출력되는 2개의 샘플링주파수를 선택적으로 출력하는 제1선택기(220), 제1선택기(220)에서 출력되는 신호를 입력신호로 하는 위상비교기(230), 위상비교기(230)의 출력단에 입력단을 접속한 루프필터(240), 루프필터(240)의 출력단에 입력단을 접속하여 48K 샘플링주파수에 대한 256fs를 발진하는 전압제어발진기(250), 전압제어발진기(250)에 접속되어 있는 분주기(260), 분주기(260)를 통해 출력되는 신호와 전압제어발진기(250)에서 출력되는 신호를 미도시된 오디오샘플링부로 선택적으로 출력하는 제2선택기(270) 및 제2선택기(270)에서 출력되는 신호를 256분주하여 추출된 fs를 위상비교기(230)의 피드백 입력신호로 전송하는 분주기(280)로 구성된다.2 is a block diagram of a clock generator having a PLL structure according to the present invention applied to a digital video cassette recorder, and is connected to an output terminal of the video signal clock generator 200 and the video signal clock generator 200 in a locked mode. A sampling frequency generator 210 for generating 48K and 32K sampling frequencies fs, respectively, a first selector 220 for selectively outputting two sampling frequencies output from the sampling frequency generator 210, and a first A phase comparator 230 having a signal output from the selector 220 as an input signal, a loop filter 240 having an input terminal connected to an output terminal of the phase comparator 230, and an input terminal connected to an output terminal of the loop filter 240 for 48K. Voltage controlled oscillator 250 oscillating 256fs for sampling frequency, divider 260 connected to voltage controlled oscillator 250, signal output through divider 260 and output from voltage controlled oscillator 250 Signal being not shown oh A divider 280 that transmits the extracted fs to the feedback input signal of the phase comparator 230 by dividing 256 signals output from the second selector 270 and the second selector 270 selectively output to the desampling unit. It is composed.

이와 같이 구성된 제2도는 다음과 같이 동작된다.2 configured as described above operates as follows.

우선, 제1도에 도시된 바와 동일한 기능을 하는 비디오신호 클럭생성부(200)로부터 제1도에서와 같이 비디오신호에서 분리된 수평동기신호(fH)를 입력신호로 받은 것이 아니고, 비디오신호를 샘플링하기 위하여 최종적으로 생성되는 비디오신호 클럭신호를 입력신호로 받는다. 이 때 입력되는 비디오신호 클럭신호가 18MHZ인경우를 예로 든다.First, as shown in FIG. 1, the horizontal synchronization signal f H separated from the video signal is not received as an input signal from the video signal clock generator 200 having the same function as shown in FIG. The video signal clock signal, which is finally generated, is sampled to receive the input signal. An example is a case where the input video signal clock signal is 18 MHz.

비디오신호 클럭생성부(200)로부터 받은 18MHz의 입력신호는 샘플링주파수 생성부(210)로 전송된다. 제1 내지 제4분주기(211, 212, 213, 214)로 구성된 샘플링주파수 생성부(210)는 비디오신호 생성부(200)로부터 18MHz의 클럭신호가 인가되면, 제1분주기(211)에서 3분주한 다음 각각 제2분주기(212)와 제2분주기(213)로 공급한다. 제2분주기(212)는 제1분주기(211)에서 제공된 신호에서 48K를 생성하기 위하여 125분주를 하여 출력한다. 제3분주기(213)는 출력단에 접속되어 있는 제4분주기(214)가 상술한 제2분주기(212)와 동일한 구조를 갖도록 설계되어 있으므로 제4분주기(214)를 통해 32K를 생성할 수 있도록 제1분주기(211)로부터 전송된 신호를 1.5분주하여 제4분주기(214)로 전송하고, 제4분주기(214)는 125분주를 하여 32K 샘플링주파수를 출력한다. 제2분주기(21)와 제4분주기(214)에서 출력된 각 샘플링주파수는 제1선택기(220)로 전송된다.The 18 MHz input signal received from the video signal clock generator 200 is transmitted to the sampling frequency generator 210. The sampling frequency generator 210 including the first to fourth dividers 211, 212, 213, and 214 receives a clock signal of 18 MHz from the video signal generator 200. After three divisions, the second and second dividers 212 and 213 are respectively supplied. The second divider 212 divides and outputs 125 to generate 48K from the signal provided by the first divider 211. Since the third divider 213 is designed such that the fourth divider 214 connected to the output terminal has the same structure as the second divider 212 described above, the third divider 213 generates 32K through the fourth divider 214. In order to do this, the signal transmitted from the first divider 211 is divided into 1.5 and transmitted to the fourth divider 214, and the fourth divider 214 divides 125 and outputs a 32K sampling frequency. Each sampling frequency output from the second divider 21 and the fourth divider 214 is transmitted to the first selector 220.

제1선택기(220)는 인가된 상술한 2개의 샘플링주파수를 샘플링률모드 선택제어신호에 의하여 선택적으로 출력한다. 즉, 샘플링률모드 선택제어신호에 의하여 32K모드가 선택되면 제4분주기(214)와 접속되도록 스위칭되고, 48K모드가 선택되면 제2분주기(212)와 접속되도록 스위칭된다. 제1선택기(220)에서 출력된 신호는 위상비교기(230)로 전송된다.The first selector 220 selectively outputs the above-described two sampling frequencies by the sampling rate mode selection control signal. That is, when the 32K mode is selected by the sampling rate mode selection control signal, the switch is connected to the fourth divider 214. When the 48K mode is selected, the switch is connected to the second divider 212. The signal output from the first selector 220 is transmitted to the phase comparator 230.

위상비교기(230)는 제1선택기(220)에서 출력되는 샘플링주파수(fs)를 기준으로 후술할 제6분주기(280)를 통해 피드백되는 샘플링주파수(fs)의 위상을 비교하여 출력한다. 출력된 신호는 루프필터(240)를 통해 DC화되어 전압제어발진기(250)로 전송된다. 전압제어발진기(250)는 48K샘플링주파수에 대한 256fs신호를 발진한다. 발진된 신호는 제5분주기(260)와 제2선택기(270)의 일측 입력단으로 각각 전송한다.The phase comparator 230 compares and outputs a phase of the sampling frequency fs fed back through the sixth divider 280 to be described later based on the sampling frequency fs output from the first selector 220. The output signal is converted into DC through the loop filter 240 and transmitted to the voltage controlled oscillator 250. The voltage controlled oscillator 250 oscillates a 256 fs signal for a 48K sampling frequency. The oscillated signal is transmitted to one input terminal of the fifth divider 260 and the second selector 270, respectively.

제5분주기(260)는 256fs를 1.5분주하여 32K에 해당되는 256fs를 생성하여 제2선택기(270)의 다른 입력단으로 전송한다.The fifth divider 260 divides 256 fs into 1.5 to generate 256 fs corresponding to 32 K, and transmits the 256 fs to another input terminal of the second selector 270.

제2선택기(270)는 전압제어발진기(250)와 직접 접속되어 있는 입력단을 통해 인가되는 48K에 해당되는 256fs와 제5분주기(260)로부터 제공되는 32K에 해당하는 256fs를 상술한 제1선택기(220)에서와 동일한 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 출력한다. 출력된 신호는 미도시된 오디오 샘플링부로 전송됨과 동시에 제6분주기(280)로 전송한다. 제6분주기(280)는 256fs를 256분주하여 fs를 위상비교기(230)의 피드백 입력단으로 전송한다.The second selector 270 may include 256fs corresponding to 48K applied through an input terminal directly connected to the voltage controlled oscillator 250 and 256fs corresponding to 32K provided from the fifth divider 260. Controlled by the same sampling rate mode selection control signal as in 220, and selectively output. The output signal is transmitted to the sixth divider 280 while being transmitted to the audio sampling unit. The sixth divider 280 divides 256 fs by 256 and transmits fs to a feedback input terminal of the phase comparator 230.

상술한 바와 같이 본 발명은 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 오디오신호 샘플링시 사용되는 2종류의 클럭신호를 모두 생성할 수 있도록 함으로써, 회로를 간소할 수 있는 효과가 있다.As described above, the present invention allows the digital video cassette recorder to generate both types of clock signals used for sampling audio signals using one PLL, thereby simplifying the circuit.

Claims (2)

기록시 인가되는 비디오신호를 샘플링하기 위하여 이용되는 클럭신호를 생성하는 비디오신호 클럭생성부(200), 오디오신호를 샘플링하기 위한 샘플링부를 포함하는 디지털 비디오카세트레코더의 락드모드용 오디오계의 클럭생성기에 있어서 ; 상기 비디오신호 클럭생성부(200)에서 출력되는 클럭신호를 입력신호로하여 상기 락드모드용 오디오계의 샘플링시 사용되는 48K와 32K샘플링주파수를 각각 생성하는 샘플링주파수 생성부(210) ; 상기 샘플링주파수 생성부(210)에서 생성되는 상기 48K와 32K의 샘플링주파수를 상기 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기(220) ; 제1선택기(220)에서 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기(230) ; 상기 위상비교기(230)에서 출력되는 신호를 DC화하기 위한 루프필터(240) ; 상기 루프필터(240)에서 출력되는 신호를 상기 48K샘플링주파수의 소정수배에 해당되는 주파수를 갖는 전압을 생성하는 전압제어발진기(250) ; 전압제어발진기(250)에서 출력되는 신호를 1.5분주하여 상기 32K샘플링주파수의 상기 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기(260) ; 상기 전압제어발진기(250)에서 출력되는 신호와 제1분주기(260)에서 출력되는 신호를 상기 샘플링률모드 선택제어신호에 의해 제어되어 상기 샘플링부로 선택적으로 전송하는 제2선택기(270) ; 상기 제2선택기(270)에서 출력되는 신호를 상기 소정수배로 분주하여 추출된 샘플링주파수를 상기 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함함을 특징으로 하는 디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기.A video signal clock generator 200 for generating a clock signal used for sampling a video signal applied during recording, and a clock generator for a lock mode audio system of a digital video cassette recorder including a sampling unit for sampling an audio signal. In; A sampling frequency generator 210 for generating 48K and 32K sampling frequencies, respectively, used for sampling the lock mode audio system by using the clock signal output from the video signal clock generator 200 as an input signal; A first selector (220) for selectively transmitting the 48K and 32K sampling frequencies generated by the sampling frequency generator (210) controlled by a sampling rate mode selection control signal to be used in the sampling unit; A phase comparator 230 for comparing phases using a sampling frequency output from the first selector 220 as a reference signal; A loop filter 240 for converting the signal output from the phase comparator 230 into a DC; A voltage controlled oscillator (250) for generating a signal having a frequency corresponding to a predetermined multiple of the 48K sampling frequency of the signal output from the loop filter (240); A first divider 260 for dividing the signal output from the voltage controlled oscillator 250 by 1.5 to output a signal having a frequency corresponding to the predetermined multiple of the 32K sampling frequency; A second selector (270) for selectively transmitting the signal output from the voltage controlled oscillator (250) and the signal output from the first divider (260) to the sampling unit controlled by the sampling rate mode selection control signal; And a divider 280 for transmitting the sampling frequency extracted by dividing the signal output from the second selector 270 by the predetermined number of times as a feedback input signal of the phase comparator 230. Clock generator for the audio system for the lock mode in a video cassette recorder. 제1항에 있어서, 상기 샘플링주파수 생성부(210)는 상기 비디오신호를 위한 클럭신호를 분주하여 상기 48K에 해당하는 샘플링주파수를 생성하는 분주기(211,212)와 상기 비디오신호를 위한 클럭신호를 분주하여 32K에 해당되는 샘플링주파수를 생성하는 분주기(211,213,214)로 구성됨을 특징으로 하는 디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기.The sampling frequency generator 210 divides the clock signal for the video signal to divide the clock signal for the video signal and the divider 211 and 212 for generating the sampling frequency corresponding to the 48K. And a divider (211, 213, 214) for generating a sampling frequency corresponding to 32 K. The clock generator of an audio system for a lock mode in a digital video cassette recorder.
KR1019950023325A 1995-07-31 1995-07-31 Audio clock generator for the lock mode of a digital video cassette recorder KR0177237B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023325A KR0177237B1 (en) 1995-07-31 1995-07-31 Audio clock generator for the lock mode of a digital video cassette recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023325A KR0177237B1 (en) 1995-07-31 1995-07-31 Audio clock generator for the lock mode of a digital video cassette recorder

Publications (2)

Publication Number Publication Date
KR970008022A KR970008022A (en) 1997-02-24
KR0177237B1 true KR0177237B1 (en) 1999-04-15

Family

ID=19422317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023325A KR0177237B1 (en) 1995-07-31 1995-07-31 Audio clock generator for the lock mode of a digital video cassette recorder

Country Status (1)

Country Link
KR (1) KR0177237B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467577B1 (en) * 2001-09-10 2005-01-24 삼성전자주식회사 Audio signal recorder in optical disc recording system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210036702A (en) 2019-09-26 2021-04-05 주식회사 엘지화학 Simulation method to determine the maximum stacking of boxes on a pallet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467577B1 (en) * 2001-09-10 2005-01-24 삼성전자주식회사 Audio signal recorder in optical disc recording system

Also Published As

Publication number Publication date
KR970008022A (en) 1997-02-24

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
KR0172904B1 (en) General clock generation apparatus of hdtv
US5886536A (en) Semiconductor tester synchronized with external clock
CA2125450A1 (en) Method and Apparatus for Switching of Duplexed Clock System
KR0177237B1 (en) Audio clock generator for the lock mode of a digital video cassette recorder
JPH05252151A (en) Codec
US5867545A (en) Phase-locked loop circuit
JP2962255B2 (en) Phase control method in redundant configuration of clock system
JPH11237489A (en) Reference frequency generator
JPH10290378A (en) Clock generator
GB2295937A (en) Digital clock generator system for component and composite digital video standards
JP2776334B2 (en) Phase locked loop
JP3034388B2 (en) Phase locked oscillator
JPH0267820A (en) Standard frequency clock generator
KR950003654B1 (en) Synchronous method and circuit of transmission device between slave substation
JPS60262232A (en) Synchronizing circuit system
KR100249334B1 (en) Reception circuit for fm multiple signal
JPH0683173B2 (en) Speed conversion bit multiplex circuit device
KR900002636B1 (en) A apparatus for synchronizing transmission clock signal
JPH05102952A (en) Clock switching circuit for digital transmission device
KR970011589B1 (en) Apparatus for generating a synchronization signal
JP2536959Y2 (en) Reference clock signal generator
JP2929837B2 (en) Signal synchronization circuit
JPH05292054A (en) Multiplexing device
JPH0126596B2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee